JPH1155844A - ディジタル保護継電装置 - Google Patents
ディジタル保護継電装置Info
- Publication number
- JPH1155844A JPH1155844A JP9209068A JP20906897A JPH1155844A JP H1155844 A JPH1155844 A JP H1155844A JP 9209068 A JP9209068 A JP 9209068A JP 20906897 A JP20906897 A JP 20906897A JP H1155844 A JPH1155844 A JP H1155844A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- check
- check voltage
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 チェック電圧を発生する抵抗分圧回路の初期
値偏差に起因する誤差を低減して、Ａ／Ｄ変換器の良否
の判定精度を向上する。 【解決手段】 ＤＣ／ＤＣ変換器７の出力を抵抗分圧し
た直流電圧をチェック電圧とし、このチェック電圧をチ
ェック対象のＡ／Ｄ変換器５でディジタル変換し、これ
を基準電圧として不揮発メモリ１４に記憶しておき、チ
ェック時に、Ａ／Ｄ変換器５でディジタル変換したチェ
ック電圧と基準電圧と比較することにより、初期値偏差
に起因するチェック電圧の誤差を排除して、Ａ／Ｄ変換
器の良否の判定精度を向上する。
値偏差に起因する誤差を低減して、Ａ／Ｄ変換器の良否
の判定精度を向上する。 【解決手段】 ＤＣ／ＤＣ変換器７の出力を抵抗分圧し
た直流電圧をチェック電圧とし、このチェック電圧をチ
ェック対象のＡ／Ｄ変換器５でディジタル変換し、これ
を基準電圧として不揮発メモリ１４に記憶しておき、チ
ェック時に、Ａ／Ｄ変換器５でディジタル変換したチェ
ック電圧と基準電圧と比較することにより、初期値偏差
に起因するチェック電圧の誤差を排除して、Ａ／Ｄ変換
器の良否の判定精度を向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル保護継
電装置に係り、特に電力系統の電圧、電流などの状態量
をサンプリングして、アナログ／ディジタル変換するＡ
／Ｄ変換器の良否を監視する技術に関する。
電装置に係り、特に電力系統の電圧、電流などの状態量
をサンプリングして、アナログ／ディジタル変換するＡ
／Ｄ変換器の良否を監視する技術に関する。
【０００２】
【従来の技術】ディジタル保護継電装置は、電力系統の
電圧信号及び電流信号を一定周期ごとに同期してサンプ
リングし、このサンプリングしたアナログ値をディジタ
ル値に変換（Ａ／Ｄ変換）し、ディジタル変換された電
圧、電流信号に基づいて、電力系統の故障発生等を検出
し、電力系統から保護対象を切離して保護する。このよ
うなディジタル保護継電装置においては、一般に高い精
度のＡ／Ｄ変換が要求されることから、Ａ／Ｄ変換器の
精度を監視することが従来から行われている。例えば、
特開平８−１４９６８１号公報に記載されたものによれ
ば、ツェナーダイオードを用いて一定電圧を生成し、こ
れをチェック電圧とし、サンプリング周期毎にチェック
電圧をＡ／Ｄ変換器に入力してディジタル変換し、これ
をツェナーダイオードの動作電圧に基づいて定めた基準
電圧と比較してＡ／Ｄ変換器の良否を監視するようにし
ている。
電圧信号及び電流信号を一定周期ごとに同期してサンプ
リングし、このサンプリングしたアナログ値をディジタ
ル値に変換（Ａ／Ｄ変換）し、ディジタル変換された電
圧、電流信号に基づいて、電力系統の故障発生等を検出
し、電力系統から保護対象を切離して保護する。このよ
うなディジタル保護継電装置においては、一般に高い精
度のＡ／Ｄ変換が要求されることから、Ａ／Ｄ変換器の
精度を監視することが従来から行われている。例えば、
特開平８−１４９６８１号公報に記載されたものによれ
ば、ツェナーダイオードを用いて一定電圧を生成し、こ
れをチェック電圧とし、サンプリング周期毎にチェック
電圧をＡ／Ｄ変換器に入力してディジタル変換し、これ
をツェナーダイオードの動作電圧に基づいて定めた基準
電圧と比較してＡ／Ｄ変換器の良否を監視するようにし
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、チェック電圧を抵抗分圧回路を用いて発
生する場合の問題について配慮されていない。すなわ
ち、上記の従来技術では、チェック電圧が常に一定であ
ることを前提とするものであるが、チェック電圧を抵抗
分圧回路を用いて発生しようとすると、抵抗の表示値と
実際の値との差（初期偏差）等によって所望のチェック
電圧に対して誤差を有するチェック電圧が発生されるこ
とがある。このようなチェック電圧をＡ／Ｄ変換器に入
力して、所望のチェック電圧に基づいて定めた基準電圧
と比較すると、初めから初期偏差などによる一定の誤差
が含まれることになる。したがって、Ａ／Ｄ変換器の誤
差を精度よく監視しようとしても、抵抗分圧回路に発生
する初期偏差などによるチェック電圧の誤差により監視
する精度が制限されてしまうという問題がある。本発明
が解決しようとする課題は、チェック電圧を発生する抵
抗分圧回路に起因する誤差を低減し、Ａ／Ｄ変換器良否
の判定の精度を向上することにある。
従来技術では、チェック電圧を抵抗分圧回路を用いて発
生する場合の問題について配慮されていない。すなわ
ち、上記の従来技術では、チェック電圧が常に一定であ
ることを前提とするものであるが、チェック電圧を抵抗
分圧回路を用いて発生しようとすると、抵抗の表示値と
実際の値との差（初期偏差）等によって所望のチェック
電圧に対して誤差を有するチェック電圧が発生されるこ
とがある。このようなチェック電圧をＡ／Ｄ変換器に入
力して、所望のチェック電圧に基づいて定めた基準電圧
と比較すると、初めから初期偏差などによる一定の誤差
が含まれることになる。したがって、Ａ／Ｄ変換器の誤
差を精度よく監視しようとしても、抵抗分圧回路に発生
する初期偏差などによるチェック電圧の誤差により監視
する精度が制限されてしまうという問題がある。本発明
が解決しようとする課題は、チェック電圧を発生する抵
抗分圧回路に起因する誤差を低減し、Ａ／Ｄ変換器良否
の判定の精度を向上することにある。
【０００４】
【課題を解決するための手段】上記課題は、ＤＣ／ＤＣ
変換器の出力を抵抗分圧した直流電圧をチェック電圧と
し、このチェック電圧をチェック対象のＡ／Ｄ変換器で
ディジタル変換して基準電圧として記憶しておき、チェ
ック時に、Ａ／Ｄ変換器でディジタル変換したチェック
電圧を基準電圧と比較して、Ａ／Ｄ変換器の良否を判定
することにより解決できる。すなわち、メモリに記憶さ
れた基準電圧は、抵抗分圧回路の初期値偏差などの誤差
を含んでいる。この基準電圧と抵抗分圧回路の誤差が同
様に含まれているディジタル変換されたチェック電圧と
が比較されるので、抵抗分圧回路の初期値偏差による誤
差が相殺される。その結果、Ａ／Ｄ変換器の誤差判定に
含まれるチェック電圧の初期値偏差が除かれるので、そ
の分だけＡ／Ｄ変換器の判定精度を向上できる。
変換器の出力を抵抗分圧した直流電圧をチェック電圧と
し、このチェック電圧をチェック対象のＡ／Ｄ変換器で
ディジタル変換して基準電圧として記憶しておき、チェ
ック時に、Ａ／Ｄ変換器でディジタル変換したチェック
電圧を基準電圧と比較して、Ａ／Ｄ変換器の良否を判定
することにより解決できる。すなわち、メモリに記憶さ
れた基準電圧は、抵抗分圧回路の初期値偏差などの誤差
を含んでいる。この基準電圧と抵抗分圧回路の誤差が同
様に含まれているディジタル変換されたチェック電圧と
が比較されるので、抵抗分圧回路の初期値偏差による誤
差が相殺される。その結果、Ａ／Ｄ変換器の誤差判定に
含まれるチェック電圧の初期値偏差が除かれるので、そ
の分だけＡ／Ｄ変換器の判定精度を向上できる。
【０００５】また、チェック電圧を基準電圧として記憶
する条件として、チェック電圧が予め記憶した許容され
る電圧範囲内にある場合とすることが好ましい。これ
は、ＤＣ／ＤＣ変換器、抵抗分圧回路あるいはＡ／Ｄ変
換器の不良による異常なチェック電圧を基準電圧として
記憶させないようにするためである。
する条件として、チェック電圧が予め記憶した許容され
る電圧範囲内にある場合とすることが好ましい。これ
は、ＤＣ／ＤＣ変換器、抵抗分圧回路あるいはＡ／Ｄ変
換器の不良による異常なチェック電圧を基準電圧として
記憶させないようにするためである。
【０００６】また、アナログ値をサンプリングする所定
の周期ごとにチェックを行うことが好ましい。これによ
り、Ａ／Ｄ変換器の不良発生を速やかに検知し、これに
伴う保護継電器の誤動作を予防することができる。
の周期ごとにチェックを行うことが好ましい。これによ
り、Ａ／Ｄ変換器の不良発生を速やかに検知し、これに
伴う保護継電器の誤動作を予防することができる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。図１に、本発明に係るディ
ジタル保護継電装置の入力信号処理部の一実施形態の構
成図が示されている。図示のように、入力信号処理部
は、チェック電圧生成回路１と、複数のアナログフィル
タ（ＡＦ）２と、マルチプレクサ（ＭＰＸ）３と、サン
プル／ホールド回路（Ｓ／Ｈ）４と、Ａ／Ｄ変換器５
と、演算処理手段６とを有している。
て、図面を用いて説明する。図１に、本発明に係るディ
ジタル保護継電装置の入力信号処理部の一実施形態の構
成図が示されている。図示のように、入力信号処理部
は、チェック電圧生成回路１と、複数のアナログフィル
タ（ＡＦ）２と、マルチプレクサ（ＭＰＸ）３と、サン
プル／ホールド回路（Ｓ／Ｈ）４と、Ａ／Ｄ変換器５
と、演算処理手段６とを有している。
【０００８】チェック電圧生成回路１は、ＤＣ／ＤＣ変
換器７と、固定抵抗８，９，１０，１１からなる抵抗分
圧回路とを含んで形成されている。ＤＣ／ＤＣ変換器７
は、５Ｖの直流電圧を入力として＋１５Ｖと−１５Ｖの
直流電圧を生成し、必要に応じてマルチプレクサ３、サ
ンプル／ホールド回路４、Ａ／Ｄ変換器５などのアナロ
グ回路に供給するようになっている。ＤＣ／ＤＣ変換器
７の−１５Ｖの出力ラインと接地間に、固定抵抗８と固
定抵抗９の直列回路が接続され、固定抵抗８，９の共通
接続点から−Ｖのチェック電圧が出力されるようになっ
ている。同様に、ＤＣ／ＤＣ変換器７の＋１５Ｖの出力
ラインと接地間に、固定抵抗１０と固定抵抗１１の直列
回路が接続され、それらの共通接続点から＋Ｖのチェッ
ク電圧が出力されるようになっている。
換器７と、固定抵抗８，９，１０，１１からなる抵抗分
圧回路とを含んで形成されている。ＤＣ／ＤＣ変換器７
は、５Ｖの直流電圧を入力として＋１５Ｖと−１５Ｖの
直流電圧を生成し、必要に応じてマルチプレクサ３、サ
ンプル／ホールド回路４、Ａ／Ｄ変換器５などのアナロ
グ回路に供給するようになっている。ＤＣ／ＤＣ変換器
７の−１５Ｖの出力ラインと接地間に、固定抵抗８と固
定抵抗９の直列回路が接続され、固定抵抗８，９の共通
接続点から−Ｖのチェック電圧が出力されるようになっ
ている。同様に、ＤＣ／ＤＣ変換器７の＋１５Ｖの出力
ラインと接地間に、固定抵抗１０と固定抵抗１１の直列
回路が接続され、それらの共通接続点から＋Ｖのチェッ
ク電圧が出力されるようになっている。
【０００９】各アナログフィルタ２は、それぞれ交流入
力信号ＩＮ1〜ＩＮnを入力し、それらの信号に含まれる
高調波成分を除去してマルチプレクサ３に出力してい
る。マルチプレクサ３は、入力される複数の交流入力信
号ＩＮ1〜ＩＮnと、チェック電圧±Ｖの一つを順次選択
してサンプル／ホールド回路４へ出力する。サンプル／
ホールド回路４は、マルチプレクサ３で選択された信号
の電圧を所定のサンプリング周期に同期してサンプリン
グし、一定時間ホールドする。Ａ／Ｄ変換器５は、サン
プル／ホールド回路４にホールドされている電圧信号を
ディジタル変換して出力するようになっている。
力信号ＩＮ1〜ＩＮnを入力し、それらの信号に含まれる
高調波成分を除去してマルチプレクサ３に出力してい
る。マルチプレクサ３は、入力される複数の交流入力信
号ＩＮ1〜ＩＮnと、チェック電圧±Ｖの一つを順次選択
してサンプル／ホールド回路４へ出力する。サンプル／
ホールド回路４は、マルチプレクサ３で選択された信号
の電圧を所定のサンプリング周期に同期してサンプリン
グし、一定時間ホールドする。Ａ／Ｄ変換器５は、サン
プル／ホールド回路４にホールドされている電圧信号を
ディジタル変換して出力するようになっている。
【００１０】演算処理手段６は、ディジタルフィルタ
（ＤＦ）１２と、比較手段１３と、不揮発性メモリ１４
とを含んで形成されている。ディジタルフィルタ１２
は、Ａ／Ｄ変換器５の出力信号に含まれる高周波成分を
除去する低域通過形ディジタルフィルタであり、例え
ば、ディジタルシグナルプロセッサ（ＤＳＰ）等を用い
た高速演算処理により実現される。不揮発性メモリ１４
は、ディジタルフィルタ１２から出力されるディジタル
変換されたチェック電圧を基準電圧として格納するもの
であり、例えば、ＥＥＰＲＯＭが用いられる。比較手段
１３は、チェック時に、Ａ／Ｄ変換器５でディジタル変
換されたチェック電圧を取り込み、不揮発性メモリ１４
に書き込まれている基準電圧とを比較して、Ａ／Ｄ変換
器５の良否を判定するようになっている。
（ＤＦ）１２と、比較手段１３と、不揮発性メモリ１４
とを含んで形成されている。ディジタルフィルタ１２
は、Ａ／Ｄ変換器５の出力信号に含まれる高周波成分を
除去する低域通過形ディジタルフィルタであり、例え
ば、ディジタルシグナルプロセッサ（ＤＳＰ）等を用い
た高速演算処理により実現される。不揮発性メモリ１４
は、ディジタルフィルタ１２から出力されるディジタル
変換されたチェック電圧を基準電圧として格納するもの
であり、例えば、ＥＥＰＲＯＭが用いられる。比較手段
１３は、チェック時に、Ａ／Ｄ変換器５でディジタル変
換されたチェック電圧を取り込み、不揮発性メモリ１４
に書き込まれている基準電圧とを比較して、Ａ／Ｄ変換
器５の良否を判定するようになっている。
【００１１】このように構成される実施の形態の動作を
次に説明する。アナログ信号の交流入力信号ＩＮ1〜Ｉ
Ｎnは、アナログフィルタ２によって高調波成分が除去
された後、マルチプレクサ３で順次選択され、サンプル
ホールド回路４を介してＡ／Ｄ変換器５に入力される。
Ａ／Ｄ変換器５に入力された交流入力信号ＩＮ1〜ＩＮn
はディジタル信号に変換され、演算処理手段６を介して
図示していない保護継電演算を行う手段に供給される。
保護継電演算を行う手段は、ディジタル変換された交流
入力信号ＩＮ1〜ＩＮnに基づいて電力系統の故障発生等
を検出し、必要な制御及び保護を行うものであるから、
ディジタル変換された交流入力信号ＩＮ1〜ＩＮnには一
定の精度が要求される。例えば、Ａ／Ｄ変換器５に動作
不良などの不良が発生して、ディジタル変換された交流
入力信号ＩＮ1〜ＩＮnに誤差が含まれると、これに基づ
いて行う保護継電演算手段の誤動作につながる。そこ
で、図１の実施の形態では、チェック電圧をＡ／Ｄ変換
器５に入力し、デジタル変換されたチェック電圧を確認
することにより、Ａ／Ｄ変換器５の良否を判定するよう
にしている。
次に説明する。アナログ信号の交流入力信号ＩＮ1〜Ｉ
Ｎnは、アナログフィルタ２によって高調波成分が除去
された後、マルチプレクサ３で順次選択され、サンプル
ホールド回路４を介してＡ／Ｄ変換器５に入力される。
Ａ／Ｄ変換器５に入力された交流入力信号ＩＮ1〜ＩＮn
はディジタル信号に変換され、演算処理手段６を介して
図示していない保護継電演算を行う手段に供給される。
保護継電演算を行う手段は、ディジタル変換された交流
入力信号ＩＮ1〜ＩＮnに基づいて電力系統の故障発生等
を検出し、必要な制御及び保護を行うものであるから、
ディジタル変換された交流入力信号ＩＮ1〜ＩＮnには一
定の精度が要求される。例えば、Ａ／Ｄ変換器５に動作
不良などの不良が発生して、ディジタル変換された交流
入力信号ＩＮ1〜ＩＮnに誤差が含まれると、これに基づ
いて行う保護継電演算手段の誤動作につながる。そこ
で、図１の実施の形態では、チェック電圧をＡ／Ｄ変換
器５に入力し、デジタル変換されたチェック電圧を確認
することにより、Ａ／Ｄ変換器５の良否を判定するよう
にしている。
【００１２】以下、本発明の特徴であるＡ／Ｄ変換器の
良否の判定に関する動作を説明する。チェック電圧±Ｖ
は、ＤＣ／ＤＣ変換器７の出力直流電圧±１５Ｖを用い
て抵抗分圧回路により生成される。ＤＣ／ＤＣ変換器７
の出力直流電圧は、入力電圧が±１０％変動しても安定
しているが、抵抗分圧回路の固定抵抗８，９，１０，１
１の抵抗値には、表示値と実際値との間に±１％程度の
初期値偏差があることが知られている。この初期値偏差
は、そのままチェック電圧の精度に影響を与え、ひいて
はＡ／Ｄ変換器５の良否判定の精度に影響を及ぼすこと
になる。なお、抵抗分圧回路の温度変化や、ＤＣ／ＤＣ
変換器７の電圧変動もチェック電圧の精度に影響を与え
るが、上述した初期値偏差に比べると、無視し得る程度
である。
良否の判定に関する動作を説明する。チェック電圧±Ｖ
は、ＤＣ／ＤＣ変換器７の出力直流電圧±１５Ｖを用い
て抵抗分圧回路により生成される。ＤＣ／ＤＣ変換器７
の出力直流電圧は、入力電圧が±１０％変動しても安定
しているが、抵抗分圧回路の固定抵抗８，９，１０，１
１の抵抗値には、表示値と実際値との間に±１％程度の
初期値偏差があることが知られている。この初期値偏差
は、そのままチェック電圧の精度に影響を与え、ひいて
はＡ／Ｄ変換器５の良否判定の精度に影響を及ぼすこと
になる。なお、抵抗分圧回路の温度変化や、ＤＣ／ＤＣ
変換器７の電圧変動もチェック電圧の精度に影響を与え
るが、上述した初期値偏差に比べると、無視し得る程度
である。
【００１３】そこで、図１の実施の形態では、抵抗分圧
回路の初期値偏差に起因するチェック電圧の誤差を取り
除くようにしている。すなわち、予め調整時に、抵抗分
圧回路により生成されたチェック電圧をＡ／Ｄ変換器５
によってディジタル変換し、そのディジタル変換したチ
ェック電圧を基準電圧として不揮発性メモリ１４に記憶
する。そして、Ａ／Ｄ変換器５の良否を判定する運用時
には、抵抗分圧回路により生成されたチェック電圧をＡ
／Ｄ変換器５に入力してディジタル変換し、これと不揮
発性メモリ１４に記憶されている基準電圧とを比較し
て、Ａ／Ｄ変換器５の良否を判定するようにしている。
回路の初期値偏差に起因するチェック電圧の誤差を取り
除くようにしている。すなわち、予め調整時に、抵抗分
圧回路により生成されたチェック電圧をＡ／Ｄ変換器５
によってディジタル変換し、そのディジタル変換したチ
ェック電圧を基準電圧として不揮発性メモリ１４に記憶
する。そして、Ａ／Ｄ変換器５の良否を判定する運用時
には、抵抗分圧回路により生成されたチェック電圧をＡ
／Ｄ変換器５に入力してディジタル変換し、これと不揮
発性メモリ１４に記憶されている基準電圧とを比較し
て、Ａ／Ｄ変換器５の良否を判定するようにしている。
【００１４】図２に、調整時の動作手順のフローチャー
トを示す。調整時とは、必要に応じてディジタル保護継
電装置の運用者が任意に決めることができ、例えば、本
実施形態のディジタル保護継電装置の運用を開始する時
などである。同図に示すように、まず、マルチプレクサ
３とサンプルホールド回路４を介して、チェック電圧＋
Ｖとチェック電圧−ＶをＡ／Ｄ変換器５に順次取り込む
（ブロック２ａ）。そして、Ａ／Ｄ変換器５によりディ
ジタル変換されたチェック電圧＋Ｖ、−Ｖを、それぞれ
ディジタルフィルタ１２でフィルタ演算処理してノイズ
成分などを除去する（ブロック２ｂ）。次いで、フィル
タ演算処理されたチェック電圧を予め不揮発性メモリ１
４などに設定されている許容範囲±ε内か否かを判定す
る（ブロック２ｃ）。この許容範囲±εは、ディジタル
変換されたチェック電圧＋Ｖ、−Ｖを基準電圧として設
定するのにふさわしいか否かを判定するために設定する
ものである。つまり、許容範囲±εを外れる場合は、Ｄ
Ｃ／ＤＣ変換器７、固定抵抗８，９，１０，１１あるい
はＡ／Ｄ変換器５に、何らかの不良があるとして基準電
圧の設定をしないで、調整時の処理を終了する（ブロッ
ク２ｃ）。この場合、外部に異常を知らせるようにして
もよい。一方、チェック電圧＋Ｖ、−Ｖが許容範囲±ε
内のときは、それらのチェック電圧を不揮発性メモリ１
４に基準電圧（＋）、（−）として記憶する（ブロック
２ｄ）。記憶された基準電圧（＋）、（−）は、不揮発
性メモリ１４の電源が断たれた場合でも内容を保持し続
けるので、書き替えないかぎり、この基準電圧は使用環
境や経年変化により変化することがない。
トを示す。調整時とは、必要に応じてディジタル保護継
電装置の運用者が任意に決めることができ、例えば、本
実施形態のディジタル保護継電装置の運用を開始する時
などである。同図に示すように、まず、マルチプレクサ
３とサンプルホールド回路４を介して、チェック電圧＋
Ｖとチェック電圧−ＶをＡ／Ｄ変換器５に順次取り込む
（ブロック２ａ）。そして、Ａ／Ｄ変換器５によりディ
ジタル変換されたチェック電圧＋Ｖ、−Ｖを、それぞれ
ディジタルフィルタ１２でフィルタ演算処理してノイズ
成分などを除去する（ブロック２ｂ）。次いで、フィル
タ演算処理されたチェック電圧を予め不揮発性メモリ１
４などに設定されている許容範囲±ε内か否かを判定す
る（ブロック２ｃ）。この許容範囲±εは、ディジタル
変換されたチェック電圧＋Ｖ、−Ｖを基準電圧として設
定するのにふさわしいか否かを判定するために設定する
ものである。つまり、許容範囲±εを外れる場合は、Ｄ
Ｃ／ＤＣ変換器７、固定抵抗８，９，１０，１１あるい
はＡ／Ｄ変換器５に、何らかの不良があるとして基準電
圧の設定をしないで、調整時の処理を終了する（ブロッ
ク２ｃ）。この場合、外部に異常を知らせるようにして
もよい。一方、チェック電圧＋Ｖ、−Ｖが許容範囲±ε
内のときは、それらのチェック電圧を不揮発性メモリ１
４に基準電圧（＋）、（−）として記憶する（ブロック
２ｄ）。記憶された基準電圧（＋）、（−）は、不揮発
性メモリ１４の電源が断たれた場合でも内容を保持し続
けるので、書き替えないかぎり、この基準電圧は使用環
境や経年変化により変化することがない。
【００１５】図３に、通常の運用時における演算処理手
段６の動作のフローチャートを示す。ここで、運用時と
は、ディジタル保護継電装置が運用されている通常状態
をいう。同図に示すように、まず、イニシャル処理を行
う（ブロック３ａ）。次いで、Ａ／Ｄ変換器の良否判定
を行う割り込み信号を待つ（ブロック３ｂ）。この割り
込み信号は、マルチプレクサ３がチェック電圧＋Ｖ、−
Ｖをサンプリングし、かつＡ／Ｄ変換器５によるデジタ
ル変換が終了したタイミングに出力される。この割り込
み信号があったとき、ディジタル変換されたチェック電
圧＋Ｖ、−Ｖを取り込み（ブロック３ｃ）、ディジタル
フィルタ１２でフィルタ処理を実行する（ブロック３
ｄ）。このディジタルフィルタ処理されたチェック電圧
は、比較手段１３に入力され、ここで、不揮発性メモリ
１４に記憶されている基準電圧（＋）、（−）とそれぞ
れ比較され、チェック電圧と基準電圧との差が許容範囲
（図示例では、基準電圧の±１．５％以内）であるか否
かを判断する（ブロック３ｅ）。この判断において、チ
ェック電圧が許容範囲を満たしているときは、Ａ／Ｄ精
度チェックフラグをクリアし（ブロック３ｆ）、そのフ
ラグの内容を出力して（ブロック３ｇ）ブロック３ｂに
戻り、次の割り込み信号を待つ。一方、ブロック３ｅの
判断において、チェック電圧が許容範囲を超えていると
きは、ブロック３ｈに進み、チェック電圧が許容範囲を
超えている継続時間を計時するとともに、その継続時間
が設定時間（図示例では１０秒）以上であるか否かを判
定する。この判定で、設定時間未満であれば、ブロック
３ｆ、３ｇに進んで上述のように処理する。一方、チェ
ック電圧が許容範囲を超えている継続時間が設定時間以
上の場合は、Ａ／Ｄ精度チェックフラグをセットした後
（ブロック３ｉ）、そのフラグの内容を出力して（ブロ
ック３ｇ）ブロック３ｂに戻って割り込み信号待ちの状
態になる。Ａ／Ｄ精度チェックフラグがセットされた状
態が保護継電演算手段へ送信された場合には、Ａ／Ｄ変
換器５が不良又は異常ありと判断し、ディジタル保護継
電装置は、電力系統から保護対象を切離して保護し、機
能を停止する。
段６の動作のフローチャートを示す。ここで、運用時と
は、ディジタル保護継電装置が運用されている通常状態
をいう。同図に示すように、まず、イニシャル処理を行
う（ブロック３ａ）。次いで、Ａ／Ｄ変換器の良否判定
を行う割り込み信号を待つ（ブロック３ｂ）。この割り
込み信号は、マルチプレクサ３がチェック電圧＋Ｖ、−
Ｖをサンプリングし、かつＡ／Ｄ変換器５によるデジタ
ル変換が終了したタイミングに出力される。この割り込
み信号があったとき、ディジタル変換されたチェック電
圧＋Ｖ、−Ｖを取り込み（ブロック３ｃ）、ディジタル
フィルタ１２でフィルタ処理を実行する（ブロック３
ｄ）。このディジタルフィルタ処理されたチェック電圧
は、比較手段１３に入力され、ここで、不揮発性メモリ
１４に記憶されている基準電圧（＋）、（−）とそれぞ
れ比較され、チェック電圧と基準電圧との差が許容範囲
（図示例では、基準電圧の±１．５％以内）であるか否
かを判断する（ブロック３ｅ）。この判断において、チ
ェック電圧が許容範囲を満たしているときは、Ａ／Ｄ精
度チェックフラグをクリアし（ブロック３ｆ）、そのフ
ラグの内容を出力して（ブロック３ｇ）ブロック３ｂに
戻り、次の割り込み信号を待つ。一方、ブロック３ｅの
判断において、チェック電圧が許容範囲を超えていると
きは、ブロック３ｈに進み、チェック電圧が許容範囲を
超えている継続時間を計時するとともに、その継続時間
が設定時間（図示例では１０秒）以上であるか否かを判
定する。この判定で、設定時間未満であれば、ブロック
３ｆ、３ｇに進んで上述のように処理する。一方、チェ
ック電圧が許容範囲を超えている継続時間が設定時間以
上の場合は、Ａ／Ｄ精度チェックフラグをセットした後
（ブロック３ｉ）、そのフラグの内容を出力して（ブロ
ック３ｇ）ブロック３ｂに戻って割り込み信号待ちの状
態になる。Ａ／Ｄ精度チェックフラグがセットされた状
態が保護継電演算手段へ送信された場合には、Ａ／Ｄ変
換器５が不良又は異常ありと判断し、ディジタル保護継
電装置は、電力系統から保護対象を切離して保護し、機
能を停止する。
【００１６】図４に、図３のブロック３ｅの処理を行う
比較手段１３の機能ブロック図を示す。図において、ブ
ロック４ａは、チェック電圧＋Ｖと、調整時に予め不揮
発性メモリ１４に記憶してある基準電圧（＋）とを比較
し、チェック電圧と基準電圧との差が許容範囲（図示例
では、基準電圧の±１．５％以内）であるか否かを判断
する。同様に、ブロック４ｂは、チェック電圧−Ｖと、
調整時に予め不揮発性メモリ１４に記憶してある基準電
圧（−）とを比較し、チェック電圧と基準電圧との差が
許容範囲（図示例では、基準電圧の±１．５％以内）で
あるか否かを判断する。チェック電圧が許容範囲内であ
れば、ブロック４ａ、４ｂから「１」が出力され、許容
範囲を超えていれば「０」が出力される。これらの出力
は、ＯＲゲート４ｃに入力され、それらの論理和がチェ
ック結果として出力される。
比較手段１３の機能ブロック図を示す。図において、ブ
ロック４ａは、チェック電圧＋Ｖと、調整時に予め不揮
発性メモリ１４に記憶してある基準電圧（＋）とを比較
し、チェック電圧と基準電圧との差が許容範囲（図示例
では、基準電圧の±１．５％以内）であるか否かを判断
する。同様に、ブロック４ｂは、チェック電圧−Ｖと、
調整時に予め不揮発性メモリ１４に記憶してある基準電
圧（−）とを比較し、チェック電圧と基準電圧との差が
許容範囲（図示例では、基準電圧の±１．５％以内）で
あるか否かを判断する。チェック電圧が許容範囲内であ
れば、ブロック４ａ、４ｂから「１」が出力され、許容
範囲を超えていれば「０」が出力される。これらの出力
は、ＯＲゲート４ｃに入力され、それらの論理和がチェ
ック結果として出力される。
【００１７】以上説明したように、不揮発性メモリ１４
に記憶される基準電圧には、抵抗分圧回路の初期値偏差
に起因する誤差を含んでいるが、運用時にＡ／Ｄ変換器
５に入力されるチェック電圧にもその初期誤差が含まれ
ているので、それらを比較することにより、初期値偏差
に起因する誤差が相殺される。その結果、Ａ／Ｄ変換器
５の良否判定をチェック電圧の初期値偏差を除いて行え
るので、その分だけＡ／Ｄ変換器５の良否の判定精度を
向上できる。
に記憶される基準電圧には、抵抗分圧回路の初期値偏差
に起因する誤差を含んでいるが、運用時にＡ／Ｄ変換器
５に入力されるチェック電圧にもその初期誤差が含まれ
ているので、それらを比較することにより、初期値偏差
に起因する誤差が相殺される。その結果、Ａ／Ｄ変換器
５の良否判定をチェック電圧の初期値偏差を除いて行え
るので、その分だけＡ／Ｄ変換器５の良否の判定精度を
向上できる。
【００１８】また、図２のブロック２ｃの処理により、
初期故障などによる異常な基準電圧の設定を排除するこ
とができる。また、複数の交流入力信号のサンプリング
が一巡する周期ごとに、Ａ／Ｄ変換器５の良否の判定を
しているので、Ａ／Ｄ変換器５の不良発生を速やかに検
知し、これに伴う保護継電装置の誤動作を予防すること
ができる。
初期故障などによる異常な基準電圧の設定を排除するこ
とができる。また、複数の交流入力信号のサンプリング
が一巡する周期ごとに、Ａ／Ｄ変換器５の良否の判定を
しているので、Ａ／Ｄ変換器５の不良発生を速やかに検
知し、これに伴う保護継電装置の誤動作を予防すること
ができる。
【００１９】図５に、図１の入力信号処理部を適用した
ディジタル保護継電装置の全体構成図を示す。図５にお
いて、図１実施の形態と同一の機能を有する部品には、
同一の符号を付して説明を省略する。なお、図５のＡ／
Ｄ変換器４５には、図１のサンプルホールド回路４が内
蔵されている。図示のように、入力処理ユニット１００
は、チェック電圧生成回路１と、マルチプレクサ３と、
サンプルホールド回路内蔵のＡ／Ｄ変換器４５と、ディ
ジタルシグナルプロセッサ（ＤＳＰ）５ａと、リードオ
ンリメモリ（ＲＯＭ）５ｂと、デュアルポートメモリ
（ＤＰＲＡＭ）５ｃと、データバス５ｄと、デュアルポ
ートメモリ（ＤＰＲＡＭ）５ｅとを含んで形成される。
主制御ユニット２００は、ＣＰＵ５ｇと、リードオンリ
メモリ（ＲＯＭ）５ｈと、電気的に読み書き可能な不揮
発性メモリであるＥＥＰＲＯＭ５ｉと、データバス５ｊ
と、インターフェース（Ｉ／Ｆ）５ｋとを含んで形成さ
れる。ＣＰＵ５ｇは、リードオンリメモリ５ｈに予め記
憶されているプログラムに従い動作するようになってい
る。リードオンリメモリ５ｈと、ＥＥＰＲＯＭ５ｉとＣ
ＰＵ５ｇは、データバス５ｊを介して接続されている。
また、データバス５ｊはインターフェース５ｋとシステ
ムバス５ｆを介して入力処理ユニット１００に接続され
ており、主制御ユニット２００から入力処理ユニット１
００を制御するようになっている。そして、図１の演算
処理手段６は、ＤＳＰ５ａの機能によって実現され、Ｄ
ＳＰ５ａで実行されるプログラムはＲＯＭ５ｂに記憶さ
れ、図１の不揮発メモリ１４はＥＥＰＲＯＭ５ｉに割り
当てられている。
ディジタル保護継電装置の全体構成図を示す。図５にお
いて、図１実施の形態と同一の機能を有する部品には、
同一の符号を付して説明を省略する。なお、図５のＡ／
Ｄ変換器４５には、図１のサンプルホールド回路４が内
蔵されている。図示のように、入力処理ユニット１００
は、チェック電圧生成回路１と、マルチプレクサ３と、
サンプルホールド回路内蔵のＡ／Ｄ変換器４５と、ディ
ジタルシグナルプロセッサ（ＤＳＰ）５ａと、リードオ
ンリメモリ（ＲＯＭ）５ｂと、デュアルポートメモリ
（ＤＰＲＡＭ）５ｃと、データバス５ｄと、デュアルポ
ートメモリ（ＤＰＲＡＭ）５ｅとを含んで形成される。
主制御ユニット２００は、ＣＰＵ５ｇと、リードオンリ
メモリ（ＲＯＭ）５ｈと、電気的に読み書き可能な不揮
発性メモリであるＥＥＰＲＯＭ５ｉと、データバス５ｊ
と、インターフェース（Ｉ／Ｆ）５ｋとを含んで形成さ
れる。ＣＰＵ５ｇは、リードオンリメモリ５ｈに予め記
憶されているプログラムに従い動作するようになってい
る。リードオンリメモリ５ｈと、ＥＥＰＲＯＭ５ｉとＣ
ＰＵ５ｇは、データバス５ｊを介して接続されている。
また、データバス５ｊはインターフェース５ｋとシステ
ムバス５ｆを介して入力処理ユニット１００に接続され
ており、主制御ユニット２００から入力処理ユニット１
００を制御するようになっている。そして、図１の演算
処理手段６は、ＤＳＰ５ａの機能によって実現され、Ｄ
ＳＰ５ａで実行されるプログラムはＲＯＭ５ｂに記憶さ
れ、図１の不揮発メモリ１４はＥＥＰＲＯＭ５ｉに割り
当てられている。
【００２０】このように構成される第２の実施の形態の
動作を、図１の実施形態の動作と対比して説明する。チ
ェック電圧＋Ｖ、−ＶがＡ／Ｄ変換器４５でディジタル
変換されるまでの動作は、第１の実施形態と同様であ
る。このディジタル変換されたチェック電圧＋Ｖ、−Ｖ
は、ＤＰＲＡＭ５ｃとデータバス５ｄを介してＤＳＰ５
ａに取り込まれ、ここにおいてディジタルフィルタの演
算処理がなされる。このフィルタ処理されたチェック電
圧は、第１の実施形態と同様に、調整時に基準電圧
（＋）、（−）としてＥＥＰＲＯＭ５ｉに記憶され、運
用時にはＥＥＰＲＯＭ５ｉに記憶された基準電圧
（＋）、（−）が読み出されて、チェック電圧＋Ｖ、−
Ｖとそれぞれ比較され、図３に示したフローチャートに
沿って、Ａ／Ｄ変換器４５の良否の判定が実行される。
動作を、図１の実施形態の動作と対比して説明する。チ
ェック電圧＋Ｖ、−ＶがＡ／Ｄ変換器４５でディジタル
変換されるまでの動作は、第１の実施形態と同様であ
る。このディジタル変換されたチェック電圧＋Ｖ、−Ｖ
は、ＤＰＲＡＭ５ｃとデータバス５ｄを介してＤＳＰ５
ａに取り込まれ、ここにおいてディジタルフィルタの演
算処理がなされる。このフィルタ処理されたチェック電
圧は、第１の実施形態と同様に、調整時に基準電圧
（＋）、（−）としてＥＥＰＲＯＭ５ｉに記憶され、運
用時にはＥＥＰＲＯＭ５ｉに記憶された基準電圧
（＋）、（−）が読み出されて、チェック電圧＋Ｖ、−
Ｖとそれぞれ比較され、図３に示したフローチャートに
沿って、Ａ／Ｄ変換器４５の良否の判定が実行される。
【００２１】以上説明したように、図５の実施形態によ
れば、図１の実施形態と同様に、ＥＥＰＲＯＭ５ｉに記
憶される基準電圧には、抵抗分圧回路の初期値偏差に起
因する誤差を含んでいるが、運用時にＡ／Ｄ変換器４５
に入力されるチェック電圧にもその初期誤差が含まれて
いるので、それらを比較することにより、初期値偏差に
起因する誤差が相殺される。その結果、Ａ／Ｄ変換器４
５の良否判定をチェック電圧の初期値偏差を除いて行え
るので、その分だけＡ／Ｄ変換器４５の良否の判定精度
を向上できる。
れば、図１の実施形態と同様に、ＥＥＰＲＯＭ５ｉに記
憶される基準電圧には、抵抗分圧回路の初期値偏差に起
因する誤差を含んでいるが、運用時にＡ／Ｄ変換器４５
に入力されるチェック電圧にもその初期誤差が含まれて
いるので、それらを比較することにより、初期値偏差に
起因する誤差が相殺される。その結果、Ａ／Ｄ変換器４
５の良否判定をチェック電圧の初期値偏差を除いて行え
るので、その分だけＡ／Ｄ変換器４５の良否の判定精度
を向上できる。
【００２２】次に、ＤＳＰにより行うディジタルフィル
タ処理について、図６を用いて説明する。同図は、ディ
ジタルフィルタのブロック構成およびフィルタ係数導出
式の一例（ローパスノッチフィルタ）を示すものであ
り、ＤＳＰの演算処理により実現する。
タ処理について、図６を用いて説明する。同図は、ディ
ジタルフィルタのブロック構成およびフィルタ係数導出
式の一例（ローパスノッチフィルタ）を示すものであ
り、ＤＳＰの演算処理により実現する。
【００２３】図６の(a)において、６ａ，６ｂ，６ｃ，
６ｄ，６ｅは乗算ブロック、６ｆ，６ｇは遅延回路ブロ
ック、６ｈ，６ｉ，６ｊ，６ｋは加算回路を示す。以下
に図６（ａ）に示したディジタルフィルタの一例である
２次バイクワッド形IIRフィルタの伝達関数を示す（II
R:Infinite Impulse Response 再帰形フィルタ）。
６ｄ，６ｅは乗算ブロック、６ｆ，６ｇは遅延回路ブロ
ック、６ｈ，６ｉ，６ｊ，６ｋは加算回路を示す。以下
に図６（ａ）に示したディジタルフィルタの一例である
２次バイクワッド形IIRフィルタの伝達関数を示す（II
R:Infinite Impulse Response 再帰形フィルタ）。
【００２４】
【数１】
【００２５】（１）式において、Ａ１，Ａ２，Ｂ１，Ｂ
２，Ｈ０は図６（ｂ）の係数導出式より求めることがで
きる。係数導出式において、ｆｚはフィルタの伝送零点
周波数、ｆｏはしゃ断周波数、Ｑは選択度、Ｔはサンプ
リング周期（１／ｆｓ）を示すこの式から、フィルタの
伝送零点周波数ｆｚなどの特性は任意に決定できる。
２，Ｈ０は図６（ｂ）の係数導出式より求めることがで
きる。係数導出式において、ｆｚはフィルタの伝送零点
周波数、ｆｏはしゃ断周波数、Ｑは選択度、Ｔはサンプ
リング周期（１／ｆｓ）を示すこの式から、フィルタの
伝送零点周波数ｆｚなどの特性は任意に決定できる。
【００２６】図７は図６にて示したディジタルフィルタ
の特性例を示す。同図（ａ）は制御・保護演算する際に
必要な高調波除去用のディジタルフィルタの周波数特性
例を示す。図７において、ｆ１は基本波（５０Ｈｚまた
は６０Ｈｚ）、ｆ１１、ｆ１２、ｆ１３はそれぞれ基本
波の１１，１２，１３倍の周波数を示す。ｆ１２に伝送
零点があるのは、制御・保護演算がｆ１２（６００Ｈ
ｚ，または７２０Ｈｚ）の周期で実行されるために、ｆ
１２±ｆ１の周波数の信号がｆ１として折り返されて現
れるので、この影響を低減させるために、ｆ１１とｆ１
２がそれぞれゲインＧａ，Ｇｂ以下とするように、中間
のｆ１２を伝送零点に設定する。このフィルタは過渡時
の応答が比較的早いために、主に主保護用フィルタとし
て使用する。
の特性例を示す。同図（ａ）は制御・保護演算する際に
必要な高調波除去用のディジタルフィルタの周波数特性
例を示す。図７において、ｆ１は基本波（５０Ｈｚまた
は６０Ｈｚ）、ｆ１１、ｆ１２、ｆ１３はそれぞれ基本
波の１１，１２，１３倍の周波数を示す。ｆ１２に伝送
零点があるのは、制御・保護演算がｆ１２（６００Ｈ
ｚ，または７２０Ｈｚ）の周期で実行されるために、ｆ
１２±ｆ１の周波数の信号がｆ１として折り返されて現
れるので、この影響を低減させるために、ｆ１１とｆ１
２がそれぞれゲインＧａ，Ｇｂ以下とするように、中間
のｆ１２を伝送零点に設定する。このフィルタは過渡時
の応答が比較的早いために、主に主保護用フィルタとし
て使用する。
【００２７】図７（ｂ）はディジタル制御・保護装置の
後備保護用の用途に適用する周波数特性例を示す。この
フィルタは、バンドパス形であり、直流成分・低周波領
域及び高周波領域が阻止域となる。減衰量としては、基
本波の３倍の周波数（ｆ３）で−１８ｄＢ以上の減衰量
を確保する。チェック電圧は直流電圧であるために、デ
ィジタルフィルタ処理は上記した図７（ａ）に示したフ
ィルタを通過させる。あるいは、フィルタを通過させず
にＡ／Ｄ変換した信号そのものでもよい。
後備保護用の用途に適用する周波数特性例を示す。この
フィルタは、バンドパス形であり、直流成分・低周波領
域及び高周波領域が阻止域となる。減衰量としては、基
本波の３倍の周波数（ｆ３）で−１８ｄＢ以上の減衰量
を確保する。チェック電圧は直流電圧であるために、デ
ィジタルフィルタ処理は上記した図７（ａ）に示したフ
ィルタを通過させる。あるいは、フィルタを通過させず
にＡ／Ｄ変換した信号そのものでもよい。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
チェック電圧を発生する抵抗分圧回路の初期値偏差に起
因する誤差を低減し、Ａ／Ｄ変換器の良否の判定精度を
向上できる。
チェック電圧を発生する抵抗分圧回路の初期値偏差に起
因する誤差を低減し、Ａ／Ｄ変換器の良否の判定精度を
向上できる。
【図１】本発明に係るディジタル保護継電装置の入力信
号処理部の第１の実施の形態の構成図である。
号処理部の第１の実施の形態の構成図である。
【図２】図１の実施形態に係る調整時のフローチャート
である。
である。
【図３】図１の実施形態に係る運用時のフローチャート
である。
である。
【図４】図３の３ｅのブロックの処理内容を示す図であ
る。
る。
【図５】本発明に係るディジタル保護継電装置の入力信
号処理部の第２の実施の形態の構成図である。
号処理部の第２の実施の形態の構成図である。
【図６】本発明に係る実施形態のディジタルフィルタの
ブロック構成およびフィルタ係数導出式の一例（ローパ
スノッチフィルタ）を示す図である。
ブロック構成およびフィルタ係数導出式の一例（ローパ
スノッチフィルタ）を示す図である。
【図７】図６にて示したディジタルフィルタの特性例を
示す図である。
示す図である。
１ チェック電圧生成回路 ２ アナログフィルタ ３ マルチプレクサ ４ サンプルホールド回路 ５ Ａ／Ｄ変換器 ６ 演算処理手段 ７ ＤＣ／ＤＣ変換器 ８，９，１０，１１ 固定抵抗 １２ ディジタルフィルタ １３ 比較手段 １４ 不揮発性メモリ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年８月８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (3)
- 【請求項１】 アナログ値をＡ／Ｄ変換器でディジタル
変換して、電力系統の故障発生などを検出するディジタ
ル保護継電装置において、ＤＣ／ＤＣ変換器の出力を抵
抗分圧した直流電圧をチェック電圧とし、前記チェック
電圧を前記Ａ／Ｄ変換器でディジタル変換して基準電圧
として記憶しておき、チェック時に、前記チェック電圧
を前記Ａ／Ｄ変換器でディジタル変換し、ディジタル変
換された前記チェック電圧と前記基準電圧とを比較し
て、前記Ａ／Ｄ変換器の良否を判定する手段を設けたこ
とを特徴とするディジタル保護継電装置。 - 【請求項２】 請求項１に記載のディジタル保護継電装
置において、ディジタル変換された前記チェック電圧が
予め設定された許容範囲内のときに、前記基準電圧とし
て記憶することを特徴とするディジタル保護継電装置。 - 【請求項３】 請求項１または２において、前記チェッ
ク時とは、前記アナログ値をサンプリングする周期ごと
であることを特徴とするディジタル保護継電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209068A JPH1155844A (ja) | 1997-08-04 | 1997-08-04 | ディジタル保護継電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209068A JPH1155844A (ja) | 1997-08-04 | 1997-08-04 | ディジタル保護継電装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155844A true JPH1155844A (ja) | 1999-02-26 |
Family
ID=16566727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9209068A Pending JPH1155844A (ja) | 1997-08-04 | 1997-08-04 | ディジタル保護継電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155844A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011147084A (ja) * | 2010-01-18 | 2011-07-28 | Hitachi Automotive Systems Ltd | 車載制御装置 |
| WO2014208769A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社デンソー | 電子装置の製造方法および限界値設定装置 |
| EP3125388A1 (en) * | 2015-07-28 | 2017-02-01 | LSIS Co., Ltd. | Power failure monitoring device of digital protection relay |
-
1997
- 1997-08-04 JP JP9209068A patent/JPH1155844A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011147084A (ja) * | 2010-01-18 | 2011-07-28 | Hitachi Automotive Systems Ltd | 車載制御装置 |
| WO2014208769A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社デンソー | 電子装置の製造方法および限界値設定装置 |
| JP2015012478A (ja) * | 2013-06-28 | 2015-01-19 | 株式会社デンソー | 電子装置の製造方法および限界値設定装置 |
| US9882573B2 (en) | 2013-06-28 | 2018-01-30 | Denso Corporation | Method of fabricating electronic device and limit value setting apparatus |
| EP3125388A1 (en) * | 2015-07-28 | 2017-02-01 | LSIS Co., Ltd. | Power failure monitoring device of digital protection relay |
| CN106405440A (zh) * | 2015-07-28 | 2017-02-15 | Ls 产电株式会社 | 数字保护继电器的电源故障监视设备 |
| US9997048B2 (en) | 2015-07-28 | 2018-06-12 | Lsis Co., Ltd. | Power failure monitoring device of digital protection relay |
| CN106405440B (zh) * | 2015-07-28 | 2019-05-03 | Ls 产电株式会社 | 数字保护继电器的电源故障监视设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337517A (en) | Method of automatically calibrating a microprocessor controlled digital multimeter | |
| EP0041701A2 (en) | Multiple digital controller system | |
| US7233470B2 (en) | Distance relay apparatus | |
| JPH1155844A (ja) | ディジタル保護継電装置 | |
| KR100275571B1 (ko) | 디지탈 계전기의 오차 보정방법 | |
| JP2858754B2 (ja) | テジタル保護継電装置 | |
| JPH07245865A (ja) | 配電盤とデジタル継電装置 | |
| JP3263763B2 (ja) | ディジタル形保護制御装置 | |
| JPH0568321A (ja) | デイジタル保護継電器の自動監視装置 | |
| JPH01198213A (ja) | ディジタル保護継電器 | |
| JPH11175875A (ja) | バンプ抑制フィルタ | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| KR102782242B1 (ko) | 부하전류를 이용한 동작치 자동 정정 기능을 갖는 과전류 계전기 및 그 동작 방법 | |
| JPH06284552A (ja) | ディジタルリレーの自動点検方式 | |
| JP3196441B2 (ja) | ディジタル型保護継電装置 | |
| JPH02276955A (ja) | プロセス分析計 | |
| US10838009B2 (en) | Low pass filter and filter diagnostics | |
| JP2740024B2 (ja) | ディジタルリレーの自動点検方式 | |
| JPH05344641A (ja) | 保護継電器 | |
| JPH0919044A (ja) | ディジタル形保護継電装置の試験方法 | |
| JPS59200934A (ja) | 測温抵抗体計測方式 | |
| JP3074347B2 (ja) | デジタル保護リレー装置 | |
| JPH1169598A (ja) | アナログ信号監視装置及び電力系統のディジタル保護・制御装置 | |
| JPH0568320A (ja) | アナログ入力回路の監視装置 | |
| JP3235402B2 (ja) | ディジタル保護継電器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060110 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |