JPH056863A - 半導体装置用基板及びその製造方法 - Google Patents
半導体装置用基板及びその製造方法Info
- Publication number
- JPH056863A JPH056863A JP3156591A JP15659191A JPH056863A JP H056863 A JPH056863 A JP H056863A JP 3156591 A JP3156591 A JP 3156591A JP 15659191 A JP15659191 A JP 15659191A JP H056863 A JPH056863 A JP H056863A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- substrate
- layer portion
- semiconductor device
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hall/Mr Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 比較的低濃度で深くイオン注入した後、ＲＴ
Ａによりアニールする場合においても局所的な歪みが生
じない半導体装置用基板を提供する 【構成】 半絶縁性ＧａＡｓ基板１の能動層部２に28Ｓ
ｉ+をイオン注入し、非能動層部３に31Ｐ+を注入する。
その後ＲＴＡ装置により熱処理することにより能動層部
を活性化する。このように能動層部及び非能動層部に不
純物をイオン注入すると発生する結晶欠陥の量が能動層
部と非能動層部でほぼ同じになるため、熱処理したとき
の基板の発熱量が均一になり局所的な歪みが生じない。
Ａによりアニールする場合においても局所的な歪みが生
じない半導体装置用基板を提供する 【構成】 半絶縁性ＧａＡｓ基板１の能動層部２に28Ｓ
ｉ+をイオン注入し、非能動層部３に31Ｐ+を注入する。
その後ＲＴＡ装置により熱処理することにより能動層部
を活性化する。このように能動層部及び非能動層部に不
純物をイオン注入すると発生する結晶欠陥の量が能動層
部と非能動層部でほぼ同じになるため、熱処理したとき
の基板の発熱量が均一になり局所的な歪みが生じない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に用いる基板
に関する。さらに詳しくは、パワー用ＦＥＴ、ホール素
子等に用いる基板に関する。
に関する。さらに詳しくは、パワー用ＦＥＴ、ホール素
子等に用いる基板に関する。
【０００２】
【従来の技術】高速、高周波デバイスに適する半導体
は、電子の移動度及び飽和ドリフト速度が大きくなけれ
ばならない。その代表としては、ヒ化ガリウム（ＧａＡ
ｓ）がある。ＧａＡｓはＳｉに比べて優れた物理的性質
をもっているため、現在ＬＳＩ化の研究が活発に行われ
ている。まず、高純度ＧａＡｓ中における電子の移動度
は、Ｓｉ中よりも４〜５倍程度大きい。また、ドリフト
速度も、そのピーク速度がＳｉの約２倍程度大きい。し
かも、電子の移動度が大きいために、ピークに達する電
界の強さがＳｉに比べて小さい。これらの諸性質は、い
ずれも高速、高周波デバイスの作成に適している。従っ
て、本明細書では、以下、ＧａＡｓの場合を例にとって
発明の内容について説明する。
は、電子の移動度及び飽和ドリフト速度が大きくなけれ
ばならない。その代表としては、ヒ化ガリウム（ＧａＡ
ｓ）がある。ＧａＡｓはＳｉに比べて優れた物理的性質
をもっているため、現在ＬＳＩ化の研究が活発に行われ
ている。まず、高純度ＧａＡｓ中における電子の移動度
は、Ｓｉ中よりも４〜５倍程度大きい。また、ドリフト
速度も、そのピーク速度がＳｉの約２倍程度大きい。し
かも、電子の移動度が大きいために、ピークに達する電
界の強さがＳｉに比べて小さい。これらの諸性質は、い
ずれも高速、高周波デバイスの作成に適している。従っ
て、本明細書では、以下、ＧａＡｓの場合を例にとって
発明の内容について説明する。
【０００３】ＧａＡｓを用いて、トランジスタや集積回
路を作製する場合、寄生容量が低減でき、素子間分離が
容易である等の理由から半絶縁性基板が用いられる。こ
の半絶縁性基板を用いて、その上にトランジスタや集積
回路を作成する場合、基板表面に能動層を形成しなけれ
ばならない。この能動層の形成には、イオン注入法が用
いられ、さらに８００℃以上のアニールを行って注入し
た不純物を電気的に活性化する必要がある。前記アニー
ルはＧａＡｓＬＳＩの製造工程の中でも最も高温を必要
とするが、現在、広く用いられている方法として、抵抗
加熱方式の電気炉を用いる方法がある。この方法はプロ
セスの安定性、均一性に優れているが、装置の熱容量が
大きいため、制御可能な最短熱処理時間が数分から数十
分かかる。このようにアニールの時間が長いと注入不純
物の縦方向、横方向の熱拡散や耐熱ゲート金属とＧａＡ
ｓ間の相互作用を助長する等の原因となり、高性能化、
大規模化を図るうえでの障害となる。
路を作製する場合、寄生容量が低減でき、素子間分離が
容易である等の理由から半絶縁性基板が用いられる。こ
の半絶縁性基板を用いて、その上にトランジスタや集積
回路を作成する場合、基板表面に能動層を形成しなけれ
ばならない。この能動層の形成には、イオン注入法が用
いられ、さらに８００℃以上のアニールを行って注入し
た不純物を電気的に活性化する必要がある。前記アニー
ルはＧａＡｓＬＳＩの製造工程の中でも最も高温を必要
とするが、現在、広く用いられている方法として、抵抗
加熱方式の電気炉を用いる方法がある。この方法はプロ
セスの安定性、均一性に優れているが、装置の熱容量が
大きいため、制御可能な最短熱処理時間が数分から数十
分かかる。このようにアニールの時間が長いと注入不純
物の縦方向、横方向の熱拡散や耐熱ゲート金属とＧａＡ
ｓ間の相互作用を助長する等の原因となり、高性能化、
大規模化を図るうえでの障害となる。
【０００４】近年、赤外線ランプを用いた短時間アニー
ル法（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎｎｅａｌ：以下
ＲＴＡ）により迅速かつ均一にアニールが行えるように
なった。ＲＴＡでは、赤外線ランプによって赤外線を直
接基板に照射し、その赤外線エネルギーを分子（あるい
は原子）に直接吸収させて加熱を行うが、秒単位のアニ
ールを行うことが可能となる。従って、電気炉を用いた
熱処理に比べて熱拡散が抑制され、基板内で急峻な不純
物分布が得られるという特徴を有する。また、ＲＴＡは
ＬＳＩ用ＦＥＴに用いられる比較的浅く高濃度のイオン
注入層だけでなく、特にホール素子やパワー用ＦＥＴに
用いられる深く低濃度のイオン注入層に対して有効であ
る（中川他「ＧａＡｓ ｎ型層形成に及ぼす加熱速度の
効果」、８９春応物３ｐ−Ｖ−３）。
ル法（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎｎｅａｌ：以下
ＲＴＡ）により迅速かつ均一にアニールが行えるように
なった。ＲＴＡでは、赤外線ランプによって赤外線を直
接基板に照射し、その赤外線エネルギーを分子（あるい
は原子）に直接吸収させて加熱を行うが、秒単位のアニ
ールを行うことが可能となる。従って、電気炉を用いた
熱処理に比べて熱拡散が抑制され、基板内で急峻な不純
物分布が得られるという特徴を有する。また、ＲＴＡは
ＬＳＩ用ＦＥＴに用いられる比較的浅く高濃度のイオン
注入層だけでなく、特にホール素子やパワー用ＦＥＴに
用いられる深く低濃度のイオン注入層に対して有効であ
る（中川他「ＧａＡｓ ｎ型層形成に及ぼす加熱速度の
効果」、８９春応物３ｐ−Ｖ−３）。
【０００５】
【発明が解決しようとする課題】ＲＴＡによるアニール
では赤外線ランプにより半導体基板に光を照射すると、
まず半導体基板の基礎吸収端による光吸収のためゆっく
り加熱される。同時に基板内の自由キャリアの吸収によ
る加熱も行われる。次にランプの色温度の上昇により急
速に加熱されるが、この際イオン注入層のキャリア濃度
の増加や基礎吸収端の長波長側へのシフトによっても温
度は上昇する。
では赤外線ランプにより半導体基板に光を照射すると、
まず半導体基板の基礎吸収端による光吸収のためゆっく
り加熱される。同時に基板内の自由キャリアの吸収によ
る加熱も行われる。次にランプの色温度の上昇により急
速に加熱されるが、この際イオン注入層のキャリア濃度
の増加や基礎吸収端の長波長側へのシフトによっても温
度は上昇する。
【０００６】発明者らはＲＴＡによる活性化過程の研究
を行い、半導体基板の温度上昇は上述の原因のほかにイ
オン注入により半導体基板に導入される結晶欠陥も光を
吸収して発熱することを発見し、さらに、この発熱量は
イオン注入による結晶欠陥の量が多いほど大きいことを
発見した（福山他「ＲＴＡによるイオン注入ＧａＡｓ層
の活性化過程」、９１春応物３０Ｐ−Ｋ−７）。
を行い、半導体基板の温度上昇は上述の原因のほかにイ
オン注入により半導体基板に導入される結晶欠陥も光を
吸収して発熱することを発見し、さらに、この発熱量は
イオン注入による結晶欠陥の量が多いほど大きいことを
発見した（福山他「ＲＴＡによるイオン注入ＧａＡｓ層
の活性化過程」、９１春応物３０Ｐ−Ｋ−７）。
【０００７】ＬＳＩ用ＦＥＴに用いられるような比較的
高濃度で浅くイオン注入する場合には以下のような問題
は発生しないが、例えば、パワー用ＦＥＴに用いられる
図２（ａ）に示すような半導体基板２０では、ＦＥＴの
能動層であるｎ層２１や高濃度層であるｎ+層２２はイ
オン注入により結晶欠陥が導入されているため、アニー
ルするとイオン注入されていない非能動層２３に比べて
発熱量が大きくなる。特にＲＴＡ装置は１０秒程度で急
速に昇温、降温するため発熱量の不均一性により半導体
基板に熱歪みが生じ、図２（ｂ）に示したように局所的
に変形する。このように局所的に変形が生じるとマスク
のアライメント精度が悪くなるためゲート電極の位置が
ばらつき、素子特性の低下と素子間の不均一を招く。ま
たＭＥＳＦＥＴではピエゾ効果による電荷が発生した
り、移動度が低下したりするため、所望のＦＥＴ特性が
得られなくなる等の問題が発生する。尚、図２（ａ）に
おいて、２４はハロゲンランプであり２５は赤外線であ
る。
高濃度で浅くイオン注入する場合には以下のような問題
は発生しないが、例えば、パワー用ＦＥＴに用いられる
図２（ａ）に示すような半導体基板２０では、ＦＥＴの
能動層であるｎ層２１や高濃度層であるｎ+層２２はイ
オン注入により結晶欠陥が導入されているため、アニー
ルするとイオン注入されていない非能動層２３に比べて
発熱量が大きくなる。特にＲＴＡ装置は１０秒程度で急
速に昇温、降温するため発熱量の不均一性により半導体
基板に熱歪みが生じ、図２（ｂ）に示したように局所的
に変形する。このように局所的に変形が生じるとマスク
のアライメント精度が悪くなるためゲート電極の位置が
ばらつき、素子特性の低下と素子間の不均一を招く。ま
たＭＥＳＦＥＴではピエゾ効果による電荷が発生した
り、移動度が低下したりするため、所望のＦＥＴ特性が
得られなくなる等の問題が発生する。尚、図２（ａ）に
おいて、２４はハロゲンランプであり２５は赤外線であ
る。
【０００８】本発明は、ＲＴＡ装置によりアニールする
場合においても局所的な歪みが生じない半導体装置用基
板を提供することを目的とする。
場合においても局所的な歪みが生じない半導体装置用基
板を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、半導体装置に
用いる半導体基板であって、能動層部及び非能動層部に
不純物が添加されていることを特徴とする。また、本発
明は前記非能動層部の不純物が半導体基板に対して電気
的に不活性であることを特徴とする。さらに、前記半導
体装置用基板の製造方法は、能動層部に不純物を添加す
る工程と、非能動層部に不純物を添加する工程と、半導
体基板を加熱処理する工程とからなることを特徴とす
る。
用いる半導体基板であって、能動層部及び非能動層部に
不純物が添加されていることを特徴とする。また、本発
明は前記非能動層部の不純物が半導体基板に対して電気
的に不活性であることを特徴とする。さらに、前記半導
体装置用基板の製造方法は、能動層部に不純物を添加す
る工程と、非能動層部に不純物を添加する工程と、半導
体基板を加熱処理する工程とからなることを特徴とす
る。
【００１０】上記半導体装置用基板の材料としてはIII
−Ｖ族半導体、IV族半導体、II−VI族半導体等が使用さ
れる。また、能動層部に添加される不純物イオンとして
は、基板に対して電気的に活性なイオンが使用される
が、III−Ｖ族の半導体基板に対してはII族イオン、28
Ｓｉ+等のIV族イオン、32Ｓ+、79Ｓｅ+等のVI族イオ
ン、IV族半導体基板に対しては11Ｂ+等のIII族イオン、
31Ｐ+、75Ａｓ+等のＶ族イオン、II−VI族半導体に対し
てはＩ族イオン、III族イオン、Ｖ族イオン、VII族イオ
ンが使用される。
−Ｖ族半導体、IV族半導体、II−VI族半導体等が使用さ
れる。また、能動層部に添加される不純物イオンとして
は、基板に対して電気的に活性なイオンが使用される
が、III−Ｖ族の半導体基板に対してはII族イオン、28
Ｓｉ+等のIV族イオン、32Ｓ+、79Ｓｅ+等のVI族イオ
ン、IV族半導体基板に対しては11Ｂ+等のIII族イオン、
31Ｐ+、75Ａｓ+等のＶ族イオン、II−VI族半導体に対し
てはＩ族イオン、III族イオン、Ｖ族イオン、VII族イオ
ンが使用される。
【００１１】非能動層部に使用される不純物イオンとし
ては、基板に対して電気的に不活性なイオンが好まし
く、III−Ｖ族の半導体基板に対してはIII族イオン、Ｖ
族イオン、IV族半導体基板に対してはIV族イオン、II−
VI族半導体に対してはII族イオン、VI族イオンが使用さ
れる。また、上記のそれぞれの基板に対して40Ａｒ+、4
Ｈｅ+等の不活性ガスイオンが用いられる。
ては、基板に対して電気的に不活性なイオンが好まし
く、III−Ｖ族の半導体基板に対してはIII族イオン、Ｖ
族イオン、IV族半導体基板に対してはIV族イオン、II−
VI族半導体に対してはII族イオン、VI族イオンが使用さ
れる。また、上記のそれぞれの基板に対して40Ａｒ+、4
Ｈｅ+等の不活性ガスイオンが用いられる。
【００１２】
【作用】本発明では、非能動層に不純物イオンを注入す
ることにより、能動層と同程度の結晶欠陥を形成させて
いるため、能動層を活性化する際のアニール工程におい
て、非能動層と能動層の発熱量をほぼ同じにすることが
できる。従って、表面に歪みのない、半導体装置用基板
を得ることができる。
ることにより、能動層と同程度の結晶欠陥を形成させて
いるため、能動層を活性化する際のアニール工程におい
て、非能動層と能動層の発熱量をほぼ同じにすることが
できる。従って、表面に歪みのない、半導体装置用基板
を得ることができる。
【００１３】
【実施例】＜実施例１＞以下本発明の１実施例について
図面を用いて説明する。図１は本発明の半導体基板であ
り、１は半絶縁性ＧａＡｓ基板（以下ＧａＡｓ基板）、
２は前記ＧａＡｓ基板に28Ｓｉ+をドープした能動層で
あり、３は31Ｐ＋をドープした非能動層である。
図面を用いて説明する。図１は本発明の半導体基板であ
り、１は半絶縁性ＧａＡｓ基板（以下ＧａＡｓ基板）、
２は前記ＧａＡｓ基板に28Ｓｉ+をドープした能動層で
あり、３は31Ｐ＋をドープした非能動層である。
【００１４】上記の半導体装置用基板の製造方法につい
て、図４（ａ）乃至（ｄ）に基づいて説明する。まず図
４（ａ）において、ＧａＡｓ基板１上にポジレジスト４
であるＯＦＰＲ−８００（東京応化製）を形成し、フォ
トリソグラフィーによりパターニングした後、能動層部
２にＧａＡｓ基板１に対して電気的に活性な２８Ｓｉ+
５をイオン注入する。この時のイオン注入は２段階で行
い、注入条件は、１回目はドーズ量２．０×１０13ｃｍ
-2、加速エネルギー５０ｋｅｖ、２回目はドーズ量６．
０×１０13ｃｍ-2、加速エネルギー１００ｋｅｖで行っ
た。
て、図４（ａ）乃至（ｄ）に基づいて説明する。まず図
４（ａ）において、ＧａＡｓ基板１上にポジレジスト４
であるＯＦＰＲ−８００（東京応化製）を形成し、フォ
トリソグラフィーによりパターニングした後、能動層部
２にＧａＡｓ基板１に対して電気的に活性な２８Ｓｉ+
５をイオン注入する。この時のイオン注入は２段階で行
い、注入条件は、１回目はドーズ量２．０×１０13ｃｍ
-2、加速エネルギー５０ｋｅｖ、２回目はドーズ量６．
０×１０13ｃｍ-2、加速エネルギー１００ｋｅｖで行っ
た。
【００１５】次に図４（ｂ）において、ポジレジスト４
を取り除いた後ネガレジスト６であるＬＭＲ（富士薬品
製）を塗布し、能動層部２に用いたのと同じマスクを用
いてフォトリソグラフィーによりパターニングする。そ
して、ＧａＡｓ基板１に対して不活性な31Ｐ+７を注入
する。このときのイオン注入は上記28Ｓｉ+５と同様２
段階で行い、注入条件も同一とした。続いて、ネガレジ
スト６を除去した後ＲＴＡ装置によりアニールを行い、
能動層部２の活性化をする。本実施例では、変形のない
表面の平坦な変形のない半導体装置用基板を得ることが
できた。図３にエリプソメトリにより測定した本実施例
の半導体装置用基板表面の消衰係数分布図を示す。
を取り除いた後ネガレジスト６であるＬＭＲ（富士薬品
製）を塗布し、能動層部２に用いたのと同じマスクを用
いてフォトリソグラフィーによりパターニングする。そ
して、ＧａＡｓ基板１に対して不活性な31Ｐ+７を注入
する。このときのイオン注入は上記28Ｓｉ+５と同様２
段階で行い、注入条件も同一とした。続いて、ネガレジ
スト６を除去した後ＲＴＡ装置によりアニールを行い、
能動層部２の活性化をする。本実施例では、変形のない
表面の平坦な変形のない半導体装置用基板を得ることが
できた。図３にエリプソメトリにより測定した本実施例
の半導体装置用基板表面の消衰係数分布図を示す。
【００１６】図３（ａ）は消衰係数分布の平面図であ
り、図３（ｂ）はその斜視図である。図３（ａ）及び
（ｂ）から明らかなように本実施例の半導体基板の表面
は平坦な事がわかる。
り、図３（ｂ）はその斜視図である。図３（ａ）及び
（ｂ）から明らかなように本実施例の半導体基板の表面
は平坦な事がわかる。
【００１７】本実施例により作製した半導体基板を用い
て半導体装置を作製した例を図５に示す。図５におい
て、５１はソース電極、５３はドレイン電極、５２はゲ
ート電極である。尚、図５において図１と同一の部分は
同一の符号を付して説明を省略する。図５の半導体装置
では基板の歪みによるゲート電極の位置のずれが発生し
ないので素子特性の低下が発生しない。本実施例のイオ
ン注入条件及び結果を表１の実施例１の欄に示す。ま
た、能動層部に28Ｓｉ+をイオン注入した条件を表１の
Ｎｏ．０の欄に示す。
て半導体装置を作製した例を図５に示す。図５におい
て、５１はソース電極、５３はドレイン電極、５２はゲ
ート電極である。尚、図５において図１と同一の部分は
同一の符号を付して説明を省略する。図５の半導体装置
では基板の歪みによるゲート電極の位置のずれが発生し
ないので素子特性の低下が発生しない。本実施例のイオ
ン注入条件及び結果を表１の実施例１の欄に示す。ま
た、能動層部に28Ｓｉ+をイオン注入した条件を表１の
Ｎｏ．０の欄に示す。
【００１８】＜実施例２〜３＞非能動層に31Ｐ+を添加
する際のイオン注入条件を変えたということ以外は実施
例１と同様にして半導体基板を作製した他の実施例のイ
オン注入条件及び実験結果を表１の実施例２〜３の欄に
示す。
する際のイオン注入条件を変えたということ以外は実施
例１と同様にして半導体基板を作製した他の実施例のイ
オン注入条件及び実験結果を表１の実施例２〜３の欄に
示す。
【００１９】＜比較例１、２＞非能動層に31Ｐ+を添加
する際のイオン注入条件を変えたということ以外は実施
例１と同様にして半導体基板を作製した比較例のイオン
注入条件及び実験結果を表１の比較例１〜２の欄に示
す。また、比較例１により作製した半導体装置用基板の
表面形状をエリプソメトリにより評価した消衰係数分布
図を図６（ａ）及び（ｂ）に示す。図６（ａ）は消衰係
数分布の平面図であり、図６（ｂ）はその斜視図であ
る。図６（ｂ）は凹凸の激しい分布になっているが、こ
れはＧａＡｓ基板表面の変形のため、エリプソメトリで
用いるレーザ光が著しく偏光されているためである。
する際のイオン注入条件を変えたということ以外は実施
例１と同様にして半導体基板を作製した比較例のイオン
注入条件及び実験結果を表１の比較例１〜２の欄に示
す。また、比較例１により作製した半導体装置用基板の
表面形状をエリプソメトリにより評価した消衰係数分布
図を図６（ａ）及び（ｂ）に示す。図６（ａ）は消衰係
数分布の平面図であり、図６（ｂ）はその斜視図であ
る。図６（ｂ）は凹凸の激しい分布になっているが、こ
れはＧａＡｓ基板表面の変形のため、エリプソメトリで
用いるレーザ光が著しく偏光されているためである。
【００２０】
【表１】
【００２１】表１から（加速エネルギー×ドーズ量）の
総和の値が能動層と非能動層においてほぼ等しい場合に
半導体基板が変形していないことが分かる。即ち、（加
速エネルギー×ドーズ量）の総和を制御することにより
結晶欠陥の量が制御できる。実施例１〜３では、31Ｐ+
は能動層部に用いた28Ｓｉ+と質量数が近いため、能動
層部及び非能動層部の（加速エネルギー×ドーズ量）を
ほぼ同じにすれば、28Ｓｉ+のイオン注入条件を変えた
場合においても両者に簡単に同程度の結晶欠陥を形成さ
せることができ基板の変形を防ぐことができる。
総和の値が能動層と非能動層においてほぼ等しい場合に
半導体基板が変形していないことが分かる。即ち、（加
速エネルギー×ドーズ量）の総和を制御することにより
結晶欠陥の量が制御できる。実施例１〜３では、31Ｐ+
は能動層部に用いた28Ｓｉ+と質量数が近いため、能動
層部及び非能動層部の（加速エネルギー×ドーズ量）を
ほぼ同じにすれば、28Ｓｉ+のイオン注入条件を変えた
場合においても両者に簡単に同程度の結晶欠陥を形成さ
せることができ基板の変形を防ぐことができる。
【００２２】＜実施例４＞以下に本発明の他の実施例と
して、能動層部に添加する不純物として28Ｓｉ+を用
い、非能動層部に添加する不純物として40Ａｒ+を用い
た半導体装置用基板について述べる。
して、能動層部に添加する不純物として28Ｓｉ+を用
い、非能動層部に添加する不純物として40Ａｒ+を用い
た半導体装置用基板について述べる。
【００２３】本実施例の半導体装置用基板は非能動層に
添加されている不純物が40Ａｒ+であるということ以外
は実施例１と同様の構造である。製造方法についても40
Ａｒ+を非能動層部に添加する際にイオン注入を加速エ
ネルギー１００ｋｅｖ、ドーズ量５．０×１０13の条件
で行った以外は実施例１と同様にした。本実施例を表２
の実施例２の欄に示す。また、能動層に28Ｓｉ+をイオ
ン注入した条件を表２のＮｏ．０の欄に示す。
添加されている不純物が40Ａｒ+であるということ以外
は実施例１と同様の構造である。製造方法についても40
Ａｒ+を非能動層部に添加する際にイオン注入を加速エ
ネルギー１００ｋｅｖ、ドーズ量５．０×１０13の条件
で行った以外は実施例１と同様にした。本実施例を表２
の実施例２の欄に示す。また、能動層に28Ｓｉ+をイオ
ン注入した条件を表２のＮｏ．０の欄に示す。
【００２４】＜比較例３〜６＞非能動層に40Ａｒ+を添
加する際のイオン注入条件を変えた以外は本実施例と同
様にして半導体基板を作製した比較例のイオン注入条件
及び実験結果を表２の比較例３〜６の欄に示す。
加する際のイオン注入条件を変えた以外は本実施例と同
様にして半導体基板を作製した比較例のイオン注入条件
及び実験結果を表２の比較例３〜６の欄に示す。
【００２５】
【表２】
【００２６】実施例４のように、非能動層に40Ａｒ+を
注入する際のイオン注入条件は能動層に28Ｓｉ+を添加
したイオン注入条件よりも（加速エネルギー×ドーズ
量）の総和が小さくなければならないことが表２からわ
かる。これは実施例１の場合は能動層に添加する不純物
イオンと非能動層に添加する不純物イオンの質量がほぼ
同じなのに対して本実施例では非能動層に添加する不純
物イオンの方が重いため、同じイオン注入条件では非能
動層に形成される結晶欠陥が能動層に形成される結晶欠
陥の量が多くなるためである。従って、本実施例とは逆
に非能動層に能動層よりも軽い不純物イオンを添加した
場合には、非能動層に不純物を添加する際のイオン注入
条件は、（加速エネルギー×ドーズ量）の総和を能動層
よりも小さくしなければならない。 ＜比較例７＞能動層にのみ不純物を添加し、非能動層に
は不純物を添加しない半導体装置用基板を作製した比較
例について述べる。本比較例の半導体装置の構造は、非
能動層に不純物を添加していないということ以外は図１
に示した実施例と同様であり、以下の方法で作製した。
注入する際のイオン注入条件は能動層に28Ｓｉ+を添加
したイオン注入条件よりも（加速エネルギー×ドーズ
量）の総和が小さくなければならないことが表２からわ
かる。これは実施例１の場合は能動層に添加する不純物
イオンと非能動層に添加する不純物イオンの質量がほぼ
同じなのに対して本実施例では非能動層に添加する不純
物イオンの方が重いため、同じイオン注入条件では非能
動層に形成される結晶欠陥が能動層に形成される結晶欠
陥の量が多くなるためである。従って、本実施例とは逆
に非能動層に能動層よりも軽い不純物イオンを添加した
場合には、非能動層に不純物を添加する際のイオン注入
条件は、（加速エネルギー×ドーズ量）の総和を能動層
よりも小さくしなければならない。 ＜比較例７＞能動層にのみ不純物を添加し、非能動層に
は不純物を添加しない半導体装置用基板を作製した比較
例について述べる。本比較例の半導体装置の構造は、非
能動層に不純物を添加していないということ以外は図１
に示した実施例と同様であり、以下の方法で作製した。
【００２７】半絶縁性基板にフォトリソグラフィーによ
り非能動層部にマスクを形成し、マスクを形成していな
い能動層部にイオン注入により28Ｓｉ+を添加した。こ
のときのイオン注入は２段階で行い、注入条件は、１回
目はドーズ量を２．０×１０13、加速エネルギーを５０
ｋｅｖ、２回目はド−ズ量を６．０×１０13、加速エネ
ルギーを１００ｋｅｖで行った。その後、前記非能動層
部のマスクを除去し、ＲＴＡ装置により能動層部の活性
化を行った。
り非能動層部にマスクを形成し、マスクを形成していな
い能動層部にイオン注入により28Ｓｉ+を添加した。こ
のときのイオン注入は２段階で行い、注入条件は、１回
目はドーズ量を２．０×１０13、加速エネルギーを５０
ｋｅｖ、２回目はド−ズ量を６．０×１０13、加速エネ
ルギーを１００ｋｅｖで行った。その後、前記非能動層
部のマスクを除去し、ＲＴＡ装置により能動層部の活性
化を行った。
【００２８】本比較例により作製した半導体基板の表面
をエリプソメトリにより評価したところ比較例１の半導
体基板同様、表面に局所的な歪みが形成されていた。
をエリプソメトリにより評価したところ比較例１の半導
体基板同様、表面に局所的な歪みが形成されていた。
【００２９】本比較例を表３の比較例７の欄に示す。
【００３０】＜比較例８〜１２＞能動層部に不純物を添
加する際のイオン注入条件を変えた以外は比較例７と同
様にして半導体基板を作製した比較例のイオン注入条件
及び実験結果を表３の比較例８〜１２の欄に示す。
加する際のイオン注入条件を変えた以外は比較例７と同
様にして半導体基板を作製した比較例のイオン注入条件
及び実験結果を表３の比較例８〜１２の欄に示す。
【００３１】
【表３】
【００３２】表３から分かるようにＬＳＩ用ＦＥＴに用
いる程度に不純物を比較的浅く高濃度にイオン注入した
場合には基板表面の歪みは生じないが（比較例９〜１
２）、パワー用ＦＥＴやホール素子に用いる程度に不純
物を深く低濃度にイオン注入した場合には基板表面に歪
みが生じている。
いる程度に不純物を比較的浅く高濃度にイオン注入した
場合には基板表面の歪みは生じないが（比較例９〜１
２）、パワー用ＦＥＴやホール素子に用いる程度に不純
物を深く低濃度にイオン注入した場合には基板表面に歪
みが生じている。
【００３３】＜比較例１３＞図７（ａ）及び図７（ｂ）
にＧａＡｓ基板１の能動層部７２と非能動層部７３に28
Ｓｉ+をイオン注入した比較例を示す。図７（ａ）にお
いて、能動層部７２及び非能動層部７３に28Ｓｉ+を同
時にイオン注入した。このときのイオン注入は２段階で
行い、注入条件は１回目はドーズ量２．０×１０13ｃｍ
-2、加速エネルギー５０ｋｅｖ、２回目はドーズ量６．
０×１０13ｃｍ-2、加速エネルギー１００ｋｅｖで行っ
た。
にＧａＡｓ基板１の能動層部７２と非能動層部７３に28
Ｓｉ+をイオン注入した比較例を示す。図７（ａ）にお
いて、能動層部７２及び非能動層部７３に28Ｓｉ+を同
時にイオン注入した。このときのイオン注入は２段階で
行い、注入条件は１回目はドーズ量２．０×１０13ｃｍ
-2、加速エネルギー５０ｋｅｖ、２回目はドーズ量６．
０×１０13ｃｍ-2、加速エネルギー１００ｋｅｖで行っ
た。
【００３４】次に、ＲＴＡ装置によりアニールを行った
後、素子分離するためにフォトリソグラフィー法及びエ
ッチングにより非能動層部７３を取り除いた（図７
（ｂ））。
後、素子分離するためにフォトリソグラフィー法及びエ
ッチングにより非能動層部７３を取り除いた（図７
（ｂ））。
【００３５】本比較例のように能動層部と非能動層部の
両方に、基板に対して活性なイオンを注入しても基板の
歪みは防止できるが、上述のようにＲＴＡ装置によりア
ニールした後に非能動層を取り除いたり、非能動層にＨ
+を注入したりして素子分離工程を追加する必要がある
ため、有用な方法ではない。
両方に、基板に対して活性なイオンを注入しても基板の
歪みは防止できるが、上述のようにＲＴＡ装置によりア
ニールした後に非能動層を取り除いたり、非能動層にＨ
+を注入したりして素子分離工程を追加する必要がある
ため、有用な方法ではない。
【００３６】
【発明の効果】本発明によれば、能動層を活性化する際
に、ＲＴＡ装置によりアニールする場合においても局所
的な歪みが生じない半導体装置用基板を提供することが
できる。従って、前記半導体装置用基板を用いるとゲー
ト電極の位置のばらつきによる素子特性の不均一が発生
しない特性の良い半導体装置を得ることができる。
に、ＲＴＡ装置によりアニールする場合においても局所
的な歪みが生じない半導体装置用基板を提供することが
できる。従って、前記半導体装置用基板を用いるとゲー
ト電極の位置のばらつきによる素子特性の不均一が発生
しない特性の良い半導体装置を得ることができる。
【図１】本発明の半導体装置用基板の一実施例を示す断
面図である。
面図である。
【図２】従来の半導体装置用基板の断面図である。
【図３】本発明の一実施例半導体装置用基板の表面をエ
リプソメトリにより評価した説明図である。
リプソメトリにより評価した説明図である。
【図４】半導体装置用基板の製造方法の工程を示す断面
図である。
図である。
【図５】本発明の半導体装置用基板を用いて作製した半
導体装置の断面図である。
導体装置の断面図である。
【図６】比較例の半導体装置用基板の表面をエリプソメ
トリにより評価した説明図である。
トリにより評価した説明図である。
【図７】従来の半導体装置用基板の断面図である。
１ 半絶縁性ＧａＡｓ基板
２ 能動層
３ 非能動層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 21/26 Ｌ 8617−4Ｍ
29/804
43/10 7342−4Ｍ
7739−4Ｍ Ｈ０１Ｌ 29/80 Ａ
Claims (3)
- 【請求項１】 半導体装置に用いる基板であって、能動
層部及び非能動層部に不純物が添加されていることを特
徴とする半導体装置用基板。 - 【請求項２】 前記非能動層部の不純物が基板に対して
電気的に不活性であることを特徴とする請求項１記載の
半導体装置用基板。 - 【請求項３】 能動層部に不純物を添加する工程と、非
能動層部に不純物を添加する工程と、半導体基板を加熱
処理する工程とからなることを特徴とする請求項１又は
２記載の半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03156591A JP3084089B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体装置用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03156591A JP3084089B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体装置用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056863A true JPH056863A (ja) | 1993-01-14 |
| JP3084089B2 JP3084089B2 (ja) | 2000-09-04 |
Family
ID=15631110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03156591A Expired - Fee Related JP3084089B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体装置用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084089B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960178A (en) * | 1987-09-30 | 1990-10-02 | Hitachi, Ltd. | Motor-driven power steering apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216532A (ja) * | 1985-07-15 | 1987-01-24 | Matsushita Electric Ind Co Ltd | ＧａＡｓ集積回路の製造方法 |
-
1991
- 1991-06-27 JP JP03156591A patent/JP3084089B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216532A (ja) * | 1985-07-15 | 1987-01-24 | Matsushita Electric Ind Co Ltd | ＧａＡｓ集積回路の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960178A (en) * | 1987-09-30 | 1990-10-02 | Hitachi, Ltd. | Motor-driven power steering apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3084089B2 (ja) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399506A (en) | Semiconductor fabricating process | |
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| KR100341535B1 (ko) | 소스/드레인 접합부에서 측방 도핑 분포를 급경사지게형성하는 방법 및 소자 | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| JPH07153961A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH09232567A (ja) | Ｍｏｓゲートパワーデバイス及びその製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPS61501805A (ja) | イオン注入チャネル層を有するＧａＡｓＦＥＴ製造プロセス | |
| US5861329A (en) | Method of fabricating metal-oxide semiconductor (MOS) transistors with reduced level of degradation caused by hot carriers | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| US5192696A (en) | Field effect transistor and method of fabricating | |
| JP3161379B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2528660B2 (ja) | 化合物半導体導電層の形成方法 | |
| JPH0734478B2 (ja) | 半導体装置の製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPS6317227B2 (ja) | ||
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JPH01256124A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0567579A (ja) | 半導体装置の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JP2541260B2 (ja) | 半導体装置の製法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |