JPH056892A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH056892A JPH056892A JP18528291A JP18528291A JPH056892A JP H056892 A JPH056892 A JP H056892A JP 18528291 A JP18528291 A JP 18528291A JP 18528291 A JP18528291 A JP 18528291A JP H056892 A JPH056892 A JP H056892A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- ground
- less
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 ＴＡＢ技術を適用した半導体装置４の電源・
グランド用バンプ１ｃの寸法を横幅７０μｍ以下、奥行
き１００μｍ以下にし、かつ、全てのバンプ寸法を同一
サイズにする。 【効果】 全バンプにかかる荷重が均一となり、従っ
て、パッシベーション膜やパッドにクラックが入りにく
くなり、電気的導通がとれなくなるという問題が生じに
くくなる。
グランド用バンプ１ｃの寸法を横幅７０μｍ以下、奥行
き１００μｍ以下にし、かつ、全てのバンプ寸法を同一
サイズにする。 【効果】 全バンプにかかる荷重が均一となり、従っ
て、パッシベーション膜やパッドにクラックが入りにく
くなり、電気的導通がとれなくなるという問題が生じに
くくなる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に半導体装置の実装方法の一手段であるタブ（以下、
ＴＡＢと称す）技術における突起電極を改良したものに
関するものである。
特に半導体装置の実装方法の一手段であるタブ（以下、
ＴＡＢと称す）技術における突起電極を改良したものに
関するものである。
【０００２】
【従来の技術】一般にＴＡＢ（tape automated bondin
g）とは、半導体素子（チップ）上の電極パッドとパッ
ケージのリードあるいはプリント配線基板のパターンと
を電気的に接続する方法である。
g）とは、半導体素子（チップ）上の電極パッドとパッ
ケージのリードあるいはプリント配線基板のパターンと
を電気的に接続する方法である。
【０００３】図４は従来の半導体装置を示し、ＴＡＢに
おいて使用される突起電極（以下、バンプと称す）の周
辺を示す断面概略図である。図において、１ａは横幅７
０μｍ，奥行き１００μｍの信号入出力用バンプ、１ｂ
は横幅１１０μｍ，奥行き１００μｍの電源・グランド
用バンプ、２はパッシベーション膜、３ａは横幅９０μ
ｍ，奥行き１２０μｍの信号入出力用パッド、３ｂは横
幅１３０μｍ，奥行き１２０μｍの電源・グランド用パ
ッド、４は能動機能を持つ半導体装置である。
おいて使用される突起電極（以下、バンプと称す）の周
辺を示す断面概略図である。図において、１ａは横幅７
０μｍ，奥行き１００μｍの信号入出力用バンプ、１ｂ
は横幅１１０μｍ，奥行き１００μｍの電源・グランド
用バンプ、２はパッシベーション膜、３ａは横幅９０μ
ｍ，奥行き１２０μｍの信号入出力用パッド、３ｂは横
幅１３０μｍ，奥行き１２０μｍの電源・グランド用パ
ッド、４は能動機能を持つ半導体装置である。
【０００４】また、図５は前記図４に示す半導体装置に
リードを位置合わせした斜視図であり、図において、５
ａは信号入出力用バンプ１ａに対応する幅４５μｍの信
号入出力用リード、５ｂは電源・グランド用バンプ１ｂ
に対応する幅８０μｍの電源・グランド用リードであ
る。図６は前記半導体装置と前記リードとを熱圧着によ
り一括ボンディングする工程を示す断面概略図であり、
図において、６は約５００℃に加熱されたボンディング
・ツールである。
リードを位置合わせした斜視図であり、図において、５
ａは信号入出力用バンプ１ａに対応する幅４５μｍの信
号入出力用リード、５ｂは電源・グランド用バンプ１ｂ
に対応する幅８０μｍの電源・グランド用リードであ
る。図６は前記半導体装置と前記リードとを熱圧着によ
り一括ボンディングする工程を示す断面概略図であり、
図において、６は約５００℃に加熱されたボンディング
・ツールである。
【０００５】通常、半導体装置を動作させるために、５
Ｖ程度の電圧をかける。その電圧は、電源・グランド間
にかかるが、電源・グランド用バンプは信号入出力バン
プに比べ大きいものになる。その理由は電源・グランド
間バンプに流れる電流が信号入出力バンプのそれより大
きいためである。従って、おのずと電源・グランド用バ
ンプに相当するリードも幅広となる。
Ｖ程度の電圧をかける。その電圧は、電源・グランド間
にかかるが、電源・グランド用バンプは信号入出力バン
プに比べ大きいものになる。その理由は電源・グランド
間バンプに流れる電流が信号入出力バンプのそれより大
きいためである。従って、おのずと電源・グランド用バ
ンプに相当するリードも幅広となる。
【０００６】現在のところ、バンプとリードの接合は図
６に示すような熱圧着一括ボンディングが行われてい
る。図６(a) に示すように、信号入出力用バンプ１ａと
信号入出力用リード５ａ、電源・グランド用バンプ１ｂ
と電源・グランド用リード５ｂの位置合わせを終えた半
導体装置４に、図６(b) に示すように、約５００℃に加
熱したボンディング・ツール６を一定荷重で押しつけ
る。その結果、図６(c) に示すように、信号入出力用バ
ンプ１ａと信号入出力用リード５ａ、電源・グランド用
バンプ１ｂと電源・グランド用リード５ｂが同時に、そ
れぞれ熱圧着接合される。以上の工程により、リードの
先端に電圧を加えたり、入出力信号を得たり、与えたり
することが可能となる。
６に示すような熱圧着一括ボンディングが行われてい
る。図６(a) に示すように、信号入出力用バンプ１ａと
信号入出力用リード５ａ、電源・グランド用バンプ１ｂ
と電源・グランド用リード５ｂの位置合わせを終えた半
導体装置４に、図６(b) に示すように、約５００℃に加
熱したボンディング・ツール６を一定荷重で押しつけ
る。その結果、図６(c) に示すように、信号入出力用バ
ンプ１ａと信号入出力用リード５ａ、電源・グランド用
バンプ１ｂと電源・グランド用リード５ｂが同時に、そ
れぞれ熱圧着接合される。以上の工程により、リードの
先端に電圧を加えたり、入出力信号を得たり、与えたり
することが可能となる。
【０００７】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、従来の電源・グランド
用バンプのサイズではボンディング・ツールの押しつけ
量が少し多くなっただけで、クラックが入ってしまう。
即ち、図６(c) に示すように、バンプ幅が１１０μｍの
場合であると、バンプ幅が７０μｍの場合よりもパッシ
ベーション膜にかかる応力が大きいため、バンプ下のパ
ッシベーション膜やパッドにクラックが入り、電気的導
通がとれなくなることがあるなどの問題点があった。
上のように構成されているので、従来の電源・グランド
用バンプのサイズではボンディング・ツールの押しつけ
量が少し多くなっただけで、クラックが入ってしまう。
即ち、図６(c) に示すように、バンプ幅が１１０μｍの
場合であると、バンプ幅が７０μｍの場合よりもパッシ
ベーション膜にかかる応力が大きいため、バンプ下のパ
ッシベーション膜やパッドにクラックが入り、電気的導
通がとれなくなることがあるなどの問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、バンプ下のパッシベーション膜
やパッドにクラックが入らないようにするとともに、そ
れにより電気的導通がとれなくなることを防ぐ半導体装
置を得ることを目的とする。
ためになされたもので、バンプ下のパッシベーション膜
やパッドにクラックが入らないようにするとともに、そ
れにより電気的導通がとれなくなることを防ぐ半導体装
置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、電源・グランド用のバンプ寸法を幅７０μｍ以
下，奥行き１００μｍ以下とし、かつ、全てのバンプを
同一寸法としたものである。
置は、電源・グランド用のバンプ寸法を幅７０μｍ以
下，奥行き１００μｍ以下とし、かつ、全てのバンプを
同一寸法としたものである。
【００１０】
【作用】この発明における半導体装置は、バンプ寸法を
７０μｍ×１００μｍ以下にすることにより、パッシベ
ーション膜にかかる応力を減少し、かつ同一バンプ寸法
にすることにより、全バンプにかかる荷重が均一となる
ので、パッシベーション膜やパッドにクラックが入りに
くくなり、それによる電気的導通がとれなくなるのを防
ぐことができる。
７０μｍ×１００μｍ以下にすることにより、パッシベ
ーション膜にかかる応力を減少し、かつ同一バンプ寸法
にすることにより、全バンプにかかる荷重が均一となる
ので、パッシベーション膜やパッドにクラックが入りに
くくなり、それによる電気的導通がとれなくなるのを防
ぐことができる。
【００１１】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体装置を示
し、ＴＡＢにおいて使用されるバンプの周辺を示す断面
概略図である。図において、図４と同一符号は同一また
は相当部分を示し、１ｃは横幅７０μｍ，奥行き１００
μｍの電源・グランド用バンプ、３ｃは横幅９０μｍ，
奥行き１２０μｍの電源・グランド用パッドである。な
お、電源・グランド用バンプ１ｃは信号入出力用バンプ
１ａと、また電源・グランド用パッド３ｃは信号入出力
用パッド３ａと同一寸法である。
する。図１はこの発明の一実施例による半導体装置を示
し、ＴＡＢにおいて使用されるバンプの周辺を示す断面
概略図である。図において、図４と同一符号は同一また
は相当部分を示し、１ｃは横幅７０μｍ，奥行き１００
μｍの電源・グランド用バンプ、３ｃは横幅９０μｍ，
奥行き１２０μｍの電源・グランド用パッドである。な
お、電源・グランド用バンプ１ｃは信号入出力用バンプ
１ａと、また電源・グランド用パッド３ｃは信号入出力
用パッド３ａと同一寸法である。
【００１２】また、図２は図１に示す半導体装置にリー
ドを位置合わせした斜視図であり、図において、５ｃは
電源・グランド用バンプ１ｃに対応する幅４５μｍの電
源・グランド用リードである。図３は前記半導体装置と
リードとを熱圧着により一括ボンディングする工程を示
す断面概略図である。
ドを位置合わせした斜視図であり、図において、５ｃは
電源・グランド用バンプ１ｃに対応する幅４５μｍの電
源・グランド用リードである。図３は前記半導体装置と
リードとを熱圧着により一括ボンディングする工程を示
す断面概略図である。
【００１３】バンプとリードの接合は、図３に示すよう
に行われる。図３(a) に示すように、信号入出力用バン
プ１ａと信号入出力用リード５ａ、電源・グランド用バ
ンプ１ｃと電源・グランド用リード５ｃの位置合わせを
終えた半導体装置４に、図３(b) に示すように、約５０
０℃に加熱したボンディング・ツール６を一定荷重で押
しつける。その結果、図３(c) に示すように、信号入出
力用バンプ１ａと信号入出力用リード５ａ、電源・グラ
ンド用バンプ１ｃと電源・グランド用リード５ｃが同時
に、それぞれ熱圧着接合される。
に行われる。図３(a) に示すように、信号入出力用バン
プ１ａと信号入出力用リード５ａ、電源・グランド用バ
ンプ１ｃと電源・グランド用リード５ｃの位置合わせを
終えた半導体装置４に、図３(b) に示すように、約５０
０℃に加熱したボンディング・ツール６を一定荷重で押
しつける。その結果、図３(c) に示すように、信号入出
力用バンプ１ａと信号入出力用リード５ａ、電源・グラ
ンド用バンプ１ｃと電源・グランド用リード５ｃが同時
に、それぞれ熱圧着接合される。
【００１４】この実施例によれば、信号入出力用バン
プ、電源・グランド用バンプとも同一サイズとしたの
で、パッシベーション膜やパッドにかかる応力が減少
し、クラックが入りにくくなり、それにともない、電気
的導通がとれるようになる。
プ、電源・グランド用バンプとも同一サイズとしたの
で、パッシベーション膜やパッドにかかる応力が減少
し、クラックが入りにくくなり、それにともない、電気
的導通がとれるようになる。
【００１５】なお、上記実施例では幅７０μｍ，奥行き
１００μｍのバンプの場合を示したが、幅が７０μｍ以
下、奥行き１００μｍ以下であればよく、上記実施例と
同様の効果を奏する。
１００μｍのバンプの場合を示したが、幅が７０μｍ以
下、奥行き１００μｍ以下であればよく、上記実施例と
同様の効果を奏する。
【００１６】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、電源・グランド用のバンプ寸法を幅７０μ
ｍ以下，奥行き１００μｍ以下とし、かつ、全てのバン
プを同一寸法としたので、パッシベーション膜にかかる
応力が減少し、ボンディング・ツールを一定荷重で押し
つけてもパッシベーション膜やパッドにクラックが入り
にくくなり、電気的導通がとれないという問題が発生し
にくくなるという効果がある。
置によれば、電源・グランド用のバンプ寸法を幅７０μ
ｍ以下，奥行き１００μｍ以下とし、かつ、全てのバン
プを同一寸法としたので、パッシベーション膜にかかる
応力が減少し、ボンディング・ツールを一定荷重で押し
つけてもパッシベーション膜やパッドにクラックが入り
にくくなり、電気的導通がとれないという問題が発生し
にくくなるという効果がある。
【図１】この発明の一実施例による半導体装置を示す断
面概略図である。
面概略図である。
【図２】この発明の一実施例を用いてバンプとリードの
位置合わせをした斜視図である。
位置合わせをした斜視図である。
【図３】この発明における半導体装置とリードとを熱圧
着により一括ボンディングする工程を示す断面概略図で
ある。
着により一括ボンディングする工程を示す断面概略図で
ある。
【図４】従来の半導体装置を示す断面概略図である。
【図５】図４に示す半導体装置を用いてバンプとリード
の位置合わせをした斜視図である。
の位置合わせをした斜視図である。
【図６】従来の半導体装置とリードとを熱圧着により一
括ボンディングする工程を示す断面概略図である。
括ボンディングする工程を示す断面概略図である。
１ａ 信号入出力用バンプ １ｃ 電源・グランド用バンプ ２ パッシベーション膜 ３ａ 信号入出力用パッド ３ｃ 電源・グランド用パッド ４ 半導体装置 ５ａ 信号入出力用リード ５ｃ 電源・グランド用リード ６ ボンディング・ツール
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体装置の一主面上に作られた配線に
連なる電極と、上記半導体装置の表面において該電極以
外の部分を被う絶縁体からなるパッシベーション膜と、
上記電極上にあり、上記電極とリードとを電気的，機械
的に接続する突起電極とを備えた半導体装置において、
上記突起電極寸法が、横幅７０μｍ以下、奥行き１００
μｍ以下であり、かつ全ての突起電極寸法が同一である
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18528291A JPH056892A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18528291A JPH056892A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056892A true JPH056892A (ja) | 1993-01-14 |
Family
ID=16168114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18528291A Pending JPH056892A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056892A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116326A (ja) * | 1989-06-28 | 1991-05-17 | Digital Equip Corp <Dec> | 高速並列乗算器回路 |
| US8434547B2 (en) | 2007-07-10 | 2013-05-07 | Kabushiki Kaisha Yaskawa Denki | Electronic apparatus |
-
1991
- 1991-06-27 JP JP18528291A patent/JPH056892A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116326A (ja) * | 1989-06-28 | 1991-05-17 | Digital Equip Corp <Dec> | 高速並列乗算器回路 |
| US8434547B2 (en) | 2007-07-10 | 2013-05-07 | Kabushiki Kaisha Yaskawa Denki | Electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
| JPH1197616A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2000323523A (ja) | フリップチップ実装構造 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH056892A (ja) | 半導体装置 | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JP3883612B2 (ja) | 半導体装置 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JPH07169871A (ja) | 半導体装置 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP3365218B2 (ja) | 半導体ベアチップのバーンイン用キャリア及びその製造方法 | |
| JP3609542B2 (ja) | 半導体装置 | |
| JPH05251513A (ja) | 半導体装置 | |
| JP2000357716A (ja) | Ｔａｂテープ、ｃｏｆ用テープ、半導体装置及びその製造方法 | |
| JPH056921A (ja) | 半導体装置 | |
| JPH0511661B2 (ja) | ||
| JPH07263490A (ja) | フリップチップボンディング型半導体装置及びマイクロボンディング方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP2000232118A (ja) | ベアｉｃチップおよび半導体装置製造方法 | |
| JP2001217278A (ja) | 半導体チップの実装方法 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 | |
| JP2002217236A (ja) | 半導体装置およびその製造方法 | |
| JPH11224888A (ja) | 半導体装置およびその製造方法 |