JPS60200285A

JPS60200285A - ドツトパタ−ン変換方式

Info

Publication number: JPS60200285A
Application number: JP59055754A
Authority: JP
Inventors: 睦夫下前
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1984-03-23
Filing date: 1984-03-23
Publication date: 1985-10-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、行または列単位のドツトパターン情報を列ま
たは行単位のドツトパターン情報に変換する方式に関す
るものである。

従来技術従来、コンピュータから文字を出力する装置としては、
プリンタ、ＣＲＴディスプレイ等がある。

これらの出力装置では、英数文字、カナ文字、漢字等を
用いていることから、それらのドツトパターンをキャラ
クタ・ジェネレータにあらかじめ内蔵し、それに対応す
る文字コードを用いて、文字の選択を行っている。

文字コードでメモリ内の文字アドレスを選択した後、文
字ドツトパターンを出力する方法としては、行単位（Ｒ
ＯＷ　５ＣＡＮ）と列単位（ＣＯＴ−ＵＭＮ　５ＣＡＮ
）の２種類がある。行単位の出力とは１文字のドツト・
マトリックス表現（フォント文字）を水平方向の行に分
割して１行ずつ出力するものであり、ＣＲＴディスプレ
イの走査線のように水平に走査しながら上から下へと文
字の表示をする場合等に使用される。

一方、列単位の出力とは、文字のドツト・マトリックス
表ＪＭ（フォント文字）を垂直方向の列に分割して１列
ずつ出力するものであり、シリアル・プリンタのように
左から順々に１字ずつ印字していく場合等に使用される
。

ところで、最近は汎用小型コンピュータの普及に伴って
、各出力装置の応用範囲も広くなり、記録などのほかに
、帳票の作成、伝票の発行１文書の編集作成あるいはグ
ラフィック表示等に利用される場合が多くなっている。

そのために、ドツトパターンの行単位あるいは列単位に
よる出力を随時に切り替えられることが望まれている。

それを実現する方法としては、メモリから読み出したド
ツトパターンを−Ｈバッファ・メモリに格納した後、装
置内ＣＰＵのソフト処理によって、行から列単位へ、反
対に列から行単位にデータ変換する方法がある。

しかしながら、変換のための処理時間が必要になること
から１例えばプリンタの印字速度が低下するなどの欠点
がある。

また、上記の欠点（ＣＰＵ処理時間が必要）を軽減する
方法として、画像を形成する最小のドツト・マトリック
スの全データを読み取った後、必要なデータに選択する
ことによって、データ量を減少し、処理速度を向上でき
るものもあるが、回路部品が増加し経済上不利である。

目　的本発明の目的は、これらの問題を解決するため、簡単か
つ安価な回路構成によって、行単位あるいは列単位で入
力されるドツトパターンを出力装置の処理内容にしたが
って、行単位９列車位のいずれにも安易に変換すること
のできるドツトパターン変換方式を提供することにある
。

構　成以下、本発明の構成を図面により詳細に説明する。

第１図は本発明の一実施例を示すドツトパターン変換回
路のブロック図であり、第２図（ａ）ｌ　（ｂ）は第１
図のメモリの一部に格納されている文字デザイン例を示
すものである。

第１図において、１は８ドツト×８ドツト構成のフォン
ト・メモリ、２−００〜２−７７はメモリ素子、３は大
容量のメモリ、４は行セレクト部、５は列セレクト部、
６−θ〜６−７．７−０〜７−７は８人力のオアゲート
、８はゲート回路である。

第１図のメモリ素子２−００〜２−７７には、：）１ビ
ツト構成でありデータの入・出力が分離できる。ｉ：）
回路を簡単にできるトライステート出力である。ｉｌｉ
　）キャラクタ数が増えた場合にコストが安い。１ｖ）
アクセス・タイムが速いなどから、ダイナミックＲＡＭ
を使用し、ダウン・ロードによりメ壬り３からの格納デ
ータの転送を行わせている。

第２図（ａ）に示した文字１１　Ａ　＃ｌは１．５３６
ドツトの構成であり、行方向（矢印Ｘｘ）はＸＯ・０〜
ｘ３・７の３２ドツトに、一方の列方向（矢印Ｙｙ）は
ＹＯ・０〜Ｙ５・７の４８ドツトに分割された場合のデ
ザイン例である。したがって、第２図（ａ）のＸｏ−Ｙ
Ｏ。

ＸＩ−ＹＯ，・・・・、Ｘ３・Ｙ５で示す各エリアは、
第２図（ｂ）に示すように、８×８ドツト構成であり、
斜線部分は、Ｘｘ・ＯＹｙ・０で表わせる１ドツトであ
る。第１図のメモリ３からは、上記のようにドツト構成
された文字デザインの格納データが、ＸＯ・ＯＹＯ・（
０〜？）、Ｘｏ・１’ＹＯ・（０・７）、・・・・・、
Ｘ３・６Ｙ５・（０〜？）、Ｘ３・７Ｙ５・（０〜７）
で示す順位で、フォント・メモリ１に送出される。なお
、データの送出は、メモリ・アクセス単位に合わせ８ビ
ツト（１バイト）ごとに行う。

上記送出データはアドレス・バスおよびＷｌ（書込）信
号を制御することにより、行セレクト部４の出力■〜■
を全て有効に、一方の列セレクト部５の出力■〜０のい
ずれか一つを有効に切替えて、前述した第２図に対応さ
せて各メモリ素子２−〇〇〜２−７７に格納することが
できる。この場合、文字デザインのデータは列ごとに入
力される。また、フォント・メモリ１のドツト構成が８
×８ドツトと少ないことから、メモリ３からのデータ転
送は、フォント・メモリｌがデータを送出するごとに行
われる。

第３図（ａ）、　（ｂ）は、レーザビームプリンタのレ
ーザビーム走査による画像の形成を示したものである。

画像の形成は、矢印Ｘ方向にレーザビーム走査を繰り返
すことにより、画像を感光体に形成し、その後、転写紙
に転写を行う。同図（ａ）は、縦読み出力であり、同図
（ｂ）は横読み出力である。

なお、矢印Ｙ方向は、転写紙の搬送方向である。

さて、フォント・メモリｌに格納されている文字デザイ
ンのデータによって、第３図（ａ）に示すように縦読み
出力を行う場合は、第１図のＶ／Ｈ信号を“１″にし、
ゲート回路８の出力ＤＯＯ−Ｄ７７には、オアゲート６
−θ〜６−７の出力ＴＯ−Ｔ７を選択する。

Ｖ／Ｈ信号がａｔ　１”であることにより１行セレクト
部４の出力■〜■の全てが有効となり、今、例えば、列
セレクト部５の出力Ｏのみが有効であるときには列単位
のメモリ素子２−１０．２−１１゜・・・・、２−１７
の出力は、それぞれオアゲート６−０．６−１．・・・
・、６−７の入力となる。その時オアゲート６−０〜６
−７の上記以外の入力端子金てが”　Ｈｉｇｈ”である
ことから、上記の入力信号のみが出力となる。したがっ
て列セレクト部５の出力の、■・・・・、■を順序よく
切り替えを行うことによッテ、第２図（ａ）、　Ｃｂ）
ノｘｏ−Ｃｏ　〜７）Ｙｏ・０、　ＸＩ−（０−７）Ｙ
Ｏ−０，Ｘ２・（０−７）ＹＯ−０，・−−−テ示す順
位でゲート回路８の出力ＤＯＯ−Ｄ７７がら出力するこ
とができる。さらに、上記パラレル出方をシリアル信号
に変換し、１ドツト（１ビツト）ずつデータをレーザビ
ームに同期させて出力することにより、第３図（ａ）に
示す縦読みに描くことができる。

また、前記と同様のフォントメモリ１に格納された文字
デザインのデータで、第３図（ｂ）に示すように横読み
出力を行う場合は、第１図のＶ／Ｈ信号を前記とは逆の
′０′″にし、ゲート回路８の出力Ｄ００〜Ｄ７７には
、オアゲート７−０〜７−７の出力ＹＯ〜Ｙ７を選択す
る。

Ｖ／Ｈ信号が０′″であることにより、前記とは反対の
列セレクト部５の出力■〜０全てが有効となり、今、例
えば行セレクト部４の出カフが有効であるときには、行
単位のメモリ素子２−０７゜２−１７．・・・・２−７
７の出力は、それぞれオアゲート７−０　、７−１　、
・・・・７−７の入力となる。

その時オアゲート７−０〜７−７の上記以外の入力端子
金てが’Ｈｊｇｈ”であることから、上記の入力信号の
みが出力となる。したがって行セレクト部４の出力■、
■、■、・・・・、■を順序よく切り替えることによっ
て、第２図（ａ）（ｂ）のＸ３・７ＹＯ・（０〜？）、
Ｘ３・７Ｙ１・（０〜？）、Ｘ３・７Ｙ２・（θ〜７）
・自・で示す順序でゲート回路８の出力ＤＯＧ〜Ｄ７７
から出力することができる。前記と同様、さらに上記パ
ラレル出力をシリアル信号に変換し、１ドツト（１ビツ
ト）ずつデータをレーザビームに同期させて出力するこ
とにより、第３図（ｂ）に示す横読みに描くことができ
る。

このように、通常用いるキャラクタ・ジェネレータより
少ないメモリ容量で、行単位あるいは列単位の出力を行
うことができ、変換速度も通常のキャラクタ・ジェネレ
ータと殆んど劣ることがないため、各種ドツトパターン
を速やかに出力することができる。

例えば、マークシート・リーダ、ＯＣＲスキャナ等から
入力された列単位のドツトパターンをＣＰＵを介するこ
となく、行単位でＣＲＴディスプレイに表示することが
可能であり、また行単位で入力されたドツトパターンを
列単位でドツト・プリンタに出力することが可能である
。

さらに、通常のキャラクタ・ジェネレータと組み合せて
用いることにより、種々のドツトパターンを行単位およ
び列単位のいずれにても各種入出力装置を制御すること
ができるので、漢字や特殊記号等の複雑なドツトパター
ンを扱う場合は便利である。

効　果以上説明したように、本発明によれば簡単なハードの処
理であるので、処理速度を落すことなく、各種入出力装
置の処理内容に合わせて行単位あるいは列単位の入出力
を行うことができるので、漢字や特殊記号等の複雑なド
ツトパターンの作成を楽にすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すドツトパターン変換回
路のブロック図、第２図はメモリにおける行単位または
列単位の書込み、読出し、の説明図、第３図はレーザビ
ームプリンタのプリント内容の説明図である。１：フォント・メモリ、２−００〜２−７７：メモリ素
子、３：メモリ、４：行セレクト部、５：列セレクト部
、６−０〜６−７．７−０〜７−７：オアゲー１〜．８
：ゲート回路。第　１　図ＸＸＯ］　２　３２図（ｂ）一□　ＸＸ、　ｍ（ｂ） □Ｘ

Claims

【特許請求の範囲】

（１）文字パターン等のドツト情報を格納し、チップセ
レクト端子を備えたメモリ素子、該メモリ素子をマトリ
ックス状に配列し１行革位および列単位で書込・続出が
可能なメモリ、該メモリをアクセスするための行単位と
列単位のチップセレクト・ライン、行単位と列単位の出
力データ・ライン、ならびに行単位または列単位に切換
えを指示するラインを有し、該切替指示ラインの情報に
より文字等のドツトパターンを列単位入力から行単位出
力に変換し、あるいは列単位入力のまま出力することを
特徴とするドツトパターン変換方式。。