JPH056952U - フレーム同期保護回路 - Google Patents
フレーム同期保護回路Info
- Publication number
- JPH056952U JPH056952U JP5016491U JP5016491U JPH056952U JP H056952 U JPH056952 U JP H056952U JP 5016491 U JP5016491 U JP 5016491U JP 5016491 U JP5016491 U JP 5016491U JP H056952 U JPH056952 U JP H056952U
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- frame
- circuit
- power
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】電源投入後の受信機内のフレーム同期回路のフ
レーム同期確立の動作を早め且つ確実に確立させる。 【構成】電源供給端子13に電源が投入直後はパワーオ
ンクリア回路12の出力は一定時間“ハイ”であり、S
端子付Dフリップフロップ3〜7をセット状態にし、従
ってRSフリップフロップ9の出力は“ハイ”となる。
この結果受信機内のフレーム同期回路を即ハンチング動
作可能状態にさせる。尚、電源供給端子13に正常に電
源が供給されているときはパワーオンクリア回路12の
出力は“ロウ”であり、S端子付Dフリップフロップ3
〜7のS端子は全て“ロウ”に固定されるから前方保護
5段,後方保護4段の同期保護機能を持っている。
レーム同期確立の動作を早め且つ確実に確立させる。 【構成】電源供給端子13に電源が投入直後はパワーオ
ンクリア回路12の出力は一定時間“ハイ”であり、S
端子付Dフリップフロップ3〜7をセット状態にし、従
ってRSフリップフロップ9の出力は“ハイ”となる。
この結果受信機内のフレーム同期回路を即ハンチング動
作可能状態にさせる。尚、電源供給端子13に正常に電
源が供給されているときはパワーオンクリア回路12の
出力は“ロウ”であり、S端子付Dフリップフロップ3
〜7のS端子は全て“ロウ”に固定されるから前方保護
5段,後方保護4段の同期保護機能を持っている。
Description
【0001】
本考案はフレーム同期保護回路に関し、特に受信ディジタル信号中に含まれる フレームパルスをもとにフレーム同期回路に対しフレーム同期を確立するフレー ム同期保護回路に関する。
【0002】
従来のフレーム同期保護回路について図面を参照して説明する。
【0003】 図2は従来のフレーム同期保護回路の一例を示す回路図である。
【0004】 図2において、従来のフレーム同期保護回路は不一致パルス入力端子1と、繰 り返し周期がフレーム同期に等しいクロック入力端子2と、Dフリップフロップ 3a〜7aと、ANDゲート8,10と、RSフリップフロップ9と、フレーム 同期はずれ出力端子11とを有する前方保護5段,後方保護4段のフレーム同期 保護回路を構成している。
【0005】 図3は図2に示す従来のフレーム同期保護回路内の前方保護動作の各信号の波 形図である。
【0006】 次に、従来のフレーム同期保護回路の動作について図2,図3を用いて説明す る。
【0007】 まず、初期状態が前方保護状態にあるとする。不一致パルス入力端子1に図3 に示す信号aの5段連続した不一致パルス(受信したデータのフレームパルスと 受信機で作成したローカルフレームとの比較の結果であり、不一致の場合出力さ れる。)が、クロック入力端子2にクロック信号bが入力される。
【0008】 クロック信号bのクロック波形(受信機のローカルフレーム周期に同期してい る)と信号aの波形とが図3に示した様な位相関係で入力されていると、Dフリ ップフロップ3a〜7aのQ出力信号c,d,e,f,gは図3に示す様に変化 し、ANDゲート8の出力信号h及びANDゲート8の出力がS端子に接続され たRSフリップフロップ9のQ出力信号i、すなわちフレーム同期はずれ出力端 子11の出力は、それぞれ図3に示すh及びiの如く変化する。
【0009】 すなわち不一致パルスが5段連続して始めてフレーム同期はずれ出力端子11 が“ハイ”に変化し、フレーム同期はずれ出力端子11の出力が“ハイ”になっ たことをフレーム同期はずれと見なせば、図2に示す従来のフレーム同期保護回 路が前方保護5段の機能(不一致パルスが5フレーム連続して始めてフレーム同 期はずれとする。)を果たしている事は明白である。
【0010】 受信機内に別に設けられたフレーム同期回路は、フレーム同期はずれ出力端子 11が“ハイ”のときに、フレーム同期はずれと認識しハンチング動作に移行す る。
【0011】 図4は図2に示す従来のフレーム同期保護回路の後方保護4段動作の各信号の 波形図である。
【0012】 次に、本従来例の後方保護動作について図2,図4を用いて説明する。
【0013】 まず初期状態が後方保護状態とする。クロック入力端子2に図4に示すクロッ ク信号bが入力され、クロック信号bと図4に示す時間関係にある不一致パルス 信号aが不一致パルス入力端子1に入力されているとする。このときDフリップ フロップ3a〜6aのQバー出力信号j,k,l,m及びDフリップフロップ3 a〜6aのQバー出力信号の論理積をとるANDゲート10の出力信号nは図4 に示す如く変化する。
【0014】 ANDゲート10の出力がR端子に接続されたRSフリップフロップ9の出力 信号、すなわちフレーム同期はずれ出力端子11の出力信号iは図4に示す如く 変化する。すなわち、フレーム同期はずれ出力端子11の出力が“ハイ”の状態 から“ロウ”の状態へ変化するには、不一致パルスが連続した4フレーム間欠如 、すなわち4フレーム連続して受信データのフレームパルスと受信機内のローカ ルフレームにより作成されたフレームパルスとが一致している事が必要であり、 図2に示す従来のフレーム同期保護回路が後方保護4段の機能を有している事が 分る。
【0015】
上述した従来のフレーム同期保護回路は、フレーム同期保護回路に電源が投入 された直後では、図2におけるDフリップフロップ3a〜7aの出力はとくに制 御されていず不定である。例えば従来のフレーム同期保護回路に電源が投入され た直後、Dフリップフロップの出力が全て“ロウ”(当然フレーム同期はずれ出 力端子11は“ロウ”)であったとする。電源が投入された後、通常は受信機の フレーム同期回路はハンチング動作を行ない、フレーム同期を確立する必要があ るが、図2に示す従来のフレーム同期保護回路の初期状態が“ロウ”で、かつ全 てのDフリップフロップのQ出力が“ロウ”であるので、前方保護5段の機能に より受信機内のフレーム同期回路がハンチング動作を開始するまで5フレーム分 の時間が必要となり、フレーム同期確立までの時間が遅くなる場合があるという 欠点を有する。
【0016】 また、新たに入力された受信データ信号が正規のフレームパルス以外に、例え ば5フレームに1回でもフレームパルスと同じ構成を有するパルスを有する事が あれば、5フレーム連続して不一致パルスの発生を見ることがなくなる場合が生 じ、フレーム同期回路がハンチング動作に移行するまでの時間が更に長くなるば かりでなく、もし正規のフレームパルス以外のフレームパルスと同じ構成を有す るパルスの位置が固定の位置に在り続けると、フレーム同期が確立していないに もかかわらず、前方保護動作が確保されないという事態にもなり得るという欠点 を有する。
【0017】
本考案のフレーム同期保護回路は、受信したデータ信号に含まれるフレームパ ルスをもとにフレーム同期を確立するフレーム同期回路から前記フレーム周期に 同期したクロック信号と前記フレーム同期回路内で発生するローカルフレームパ ルスと前記受信データ中に含まれる前記フレームパルスとの一致・不一致の情報 を受け、与えられた前方保護段数及び後方保護段数によりフレーム同期はずれ状 態か否かを判定し、判定結果を前記フレーム同期回路へ送出するフレーム同期保 護回路において、電源が投入されたとき一旦後方保護状態に設定する設定回路を 有している。
【0018】
次に、本考案について図面を参照して説明する。
【0019】 図1は本考案の一実施例を示す回路図である。
【0020】 図1において、本実施例は図2に示す従来のフレーム同期保護回路と同じ構成 要件には同じ番号が付与されており、異なる構成要件はDフリップフロップ3a 〜7aの代りにS端子付フリップフロップ3〜7と、電源投入時にS端子付フリ ップフロップ3〜7をクリアして本実施例を後方保護状態に設定するパワーオン クリア回路12と、電源供給端子13とを有して構成している。尚、電源供給端 子13から供給された電源はパワーオンクリア回路12以外に本実施例のフレー ム同期保護回路全体に電源を供給している。
【0021】 本実施例のフレーム同期保護回路は、電源供給端子13に電源が正常に供給さ れているときは、パワーオンクリア回路12の出力は“ロウ”であり、S端子付 Dフリップフロップ3〜7のS端子は全て“ロウ”に固定となるから、図1と図 2とは全く等価、すなわち前方保護5段,後方保護4段のフレーム同期保護機能 を持っている。
【0022】 次に、本実施例の動作について説明する。
【0023】 電源供給端子13に電源が供給された直後はパワーオンクリア回路12の出力 はある一定時間“ハイ”となり、S端子付Dフリップフロップ3〜7をセットし 、すなわちS端子付Dフリップフロップ3〜7のQ出力を全て“ハイ”となり、 その結果、フレーム同期はずれ出力端子11を“ハイ”(フレーム同期はずれ状 態)とする。つまり本実施例のフレーム同期保護回路に電源が投入された直後は 、初期状態がフレーム同期はずれ状態、すなわち即ハンチング動作可能状態であ るため、フレーム同期確立までの時間も最短となる。
【0024】 また、正規のフレームパルス以外のフレームパルスと同じ構成のパルスがあっ たとしても、後方保護機能により4フレーム以上連続した疑似フレームパルスで ない限り、疑似同期に入る事も無く、従来例の欠点を解消することができる。
【0025】 本実施例は前方保護5段,後方保護4段の場合を示したが、前方保護段数及び 後方保護段数の如何にかかわらず本考案が有効な事は明白である。
【0026】
以上説明したように本考案によるフレーム同期保護回路は、電源投入直後に後 方保護状態になる様に設定する設定回路を有することにより、電源投入後の受信 機内のフレーム同期回路のフレーム同期確立の動作が早くなり、且つ確実になる という効果を有する。
【図1】本考案の一実施例を示す回路図である。
【図2】従来のフレーム同期保護回路の一例を示す回路
図である。
図である。
【図3】図2に示す従来のフレーム同期保護回路におけ
る前方保護5段動作の各信号の波形図である。
る前方保護5段動作の各信号の波形図である。
【図4】図2に示す従来のフレーム同期保護回路におけ
る後方保護4段動作の各信号の波形図である。
る後方保護4段動作の各信号の波形図である。
1 不一致パルス入力端子 2 クロック入力端子 3〜7 S端子付Dフリップフロップ 3a〜7a Dフリップフロップ 8,10 ANDゲート 9 RSフリップフロップ 11 フレーム同期はずれ出力端子 12 パワーオンクリア回路 13 電源供給端子
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 受信したデータ信号に含まれるフレーム
パルスをもとにフレーム同期を確立するフレーム同期回
路から前記フレーム周期に同期したクロック信号と前記
フレーム同期回路内で発生するローカルフレームパルス
と前記受信データ中に含まれる前記フレームパルスとの
一致・不一致の情報を受け、与えられた前方保護段数及
び後方保護段数によりフレーム同期はずれ状態か否かを
判定し、判定結果を前記フレーム同期回路へ送出するフ
レーム同期保護回路において、電源が投入されたとき一
旦後方保護状態に設定する設定回路を有して成ることを
特徴とするフレーム同期保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016491U JPH056952U (ja) | 1991-07-01 | 1991-07-01 | フレーム同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016491U JPH056952U (ja) | 1991-07-01 | 1991-07-01 | フレーム同期保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056952U true JPH056952U (ja) | 1993-01-29 |
Family
ID=12851565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5016491U Pending JPH056952U (ja) | 1991-07-01 | 1991-07-01 | フレーム同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056952U (ja) |
-
1991
- 1991-07-01 JP JP5016491U patent/JPH056952U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732759B2 (ja) | フレーム同期制御方式 | |
| JPH0248816A (ja) | 不安定防止回路 | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| US5282223A (en) | Digital transmission control equipment | |
| US5539786A (en) | Digital circuit for generating a clock signal | |
| JPH056952U (ja) | フレーム同期保護回路 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JP2549472Y2 (ja) | フレーム同期保護回路 | |
| JP2625249B2 (ja) | フレーム検出回路 | |
| JPH05336091A (ja) | バス通信システム | |
| JPS585543B2 (ja) | フレ−ム同期装置 | |
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JP3589752B2 (ja) | フレーム同期回路 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JP2703277B2 (ja) | データプロセツサの同期回路装置 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPS6085640A (ja) | フレ−ム同期回路 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JP2679481B2 (ja) | 自走式同期回路 | |
| JPH04168810A (ja) | シリアル/パラレル変換回路 | |
| JPH05268075A (ja) | カウンタ回路 | |
| JPH0787076A (ja) | マルチフレーム同期保護回路 | |
| JPH01260944A (ja) | 通信端末装置 |