JPH0787076A - マルチフレーム同期保護回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、マルチフレーム同期保護回路に関
し、任意の後方保護段数でも、マルチフレーム同期保護
の遅れなしにその認識を得ることを目的とする。 【構成】 比較回路と、前方保護及び後方保護に必要な
シフト段数を有するシフト回路と、シフト回路の各前方
保護用出力信号に応答してアラーム信号を出力するアラ
ーム発生回路とを有するマルチフレーム同期保護回路に
おいて、アラーム発生回路のアラーム信号が発生してい
ないときにのみ、比較回路の出力信号を第１シフト段の
入力へ出力する第１の回路と、アラーム発生回路６のア
ラーム信号が発生しているときにのみ、比較回路の出力
信号を出力する第２の回路と、第１シフト段の前方保護
用出力信号及び第２の回路の出力信号をシフト回路の第
２シフト段の入力へ供給する第３の回路とを設けたこと
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、比較回路の出力及びア
ラーム発生回路の出力を後方同期保護の遅れ防止に用い
たマルチフレーム同期保護回路に関する。

【０００２】通信機器のフレーム同期回路で受信される
データは、マルチフレーム構成となっている。マルチフ
レームは、或る規則に基づいて構成されたフレームを所
定数ｎを１つに纏めたものを１つのマルチフレームとす
るものである。そして、マルチフレーム内の各フレーム
の所定位置に、当該フレームがマルチフレーム内のどの
位置にあるかを示す指示データを入れて置き、この指示
データを用いてマルチフレームの同期を取ることをマル
チフレーム同期という。このマルチフレーム同期に前方
保護及び後方保護を付けたものをマルチフレーム同期保
護という。

【０００３】

【従来の技術】従来のマルチフレーム同期保護回路の例
を図５に示す。このマルチフレーム同期保護回路は、次
のように構成されている。線５０を経て入力される前述
の指示データ（図６の(3) 参照）と、ｎカウンタ５２の
カウント値とが比較回路５４で比較される。ｎは、１マ
ルチフレーム内のフレーム数である。ｎカウンタ５２の
カウント値は、後述するようにｎカウンタ５２に加算回
路５６の加算値がロードされない限り、カウント値を順
次にタイミングパルス（図６の(2) 参照）毎に更新する
ように構成されており、加算回路５６の加算値がロード
されたときは、その加算値からのカウント値の更新とな
る。比較回路５４は、指示データと加算値との一致のと
き２進の“０”の出力信号（以下、単に２進の“０”と
いう。）を、不一致のとき２進の“１”の出力信号（以
下、単に２進の“１”という。）を発生する。

【０００４】比較回路５４の各出力信号は、指示データ
のタイミングで発生するタイミングパルス毎に、ｍシフ
ト段のシフトレジスタ５８の第１シフト段ＦＦ１へセッ
トされ、順次のタイミングパルスで後続段へシフトされ
て行く。

【０００５】シフトレジスタ５８の第１シフト段乃至第
ｍ−１シフト段すべての出力Ｑから２進の“１”が出力
されてアンド回路６０から２進の“１”が出力され、且
つシフトレジスタ５８の第ｍシフト段の出力Ｑから２進
の“１”が出力されてアンド回路６２から２進の“１”
が出力された後の、フレーム内のデータのタイミングを
示すクロックパルス（ＣＬＯＣＫ）発生時に、Ｊ−Ｋフ
リップフロップ回路６６からアラーム信号（２進の
“１”）が発生される。これにより、マルチフレーム同
期保護の前方保護ｍ段が掛かる。

【０００６】このようにして、アンド回路６０、及びＪ
−Ｋフリップフロップ回路６６から出力された２進の
“１”は、オア回路６８を経てアンド回路７０へ供給さ
れ、このとき比較回路５４から２進の“１”が発生され
ていると、アンド回路７０から２進の“１”が発生さ
れ、この２進の“１”は、加算回路５６へのイネーブル
信号として、又ｎカウンタ５２へロード信号として供給
される。従って、アンド回路７０から２進の“１”の出
力信号が発生されると、ｎカウンタ５２は、加算回路５
６で加算された加算値からカウント動作をすることにな
る。

【０００７】又、後方保護は、シフトレジスタ５８の各
シフト段の反転出力ＸＱに２進の“１”が発生したと
き、アンド回路６４から２進の“１”の出力信号が発生
し、この発生後のクロックパルス（ＣＬＯＣＫ）の発生
時にＪ−Ｋフリップフロップ回路６６がリセットされて
発生していたアラーム信号は無くなる。

【０００８】

【発明が解決しようとする課題】前述のように、従来の
マルチフレーム同期保護回路は動作する。このマルチフ
レーム同期保護回路には、次のような欠点がある。それ
をマルチフレームが４つのフレームから構成され、前方
保護及び後方保護が３段で構成された場合の例を図７及
び図８を用いて説明する。

【０００９】説明の都合上、線５０を経て入力されて来
るマルチフレームのそれぞれをＭＦ１，ＭＦ２，ＭＦ３
とし、各マルチフレームを構成する４つのフレームをそ
れぞれＦ１，Ｆ２，Ｆ３，Ｆ４とする。

【００１０】そして、マルチフレームＭＦ１のフレーム
Ｆ２のデータが線５０を経て入力されて来たときの４カ
ウントカウンタ５２のカウント値が１であったとし、マ
ルチフレームＭＦ１以前には、マルチフレーム同期が取
れているとする。又、マルチフレームＭＦ１のフレーム
Ｆ３，Ｆ４、そしてマルチフレームＭＦ２及びＭＦ３の
フレームＦ１乃至Ｆ４の各指示データは図７の(3) に示
すようなデータであったとする。図７の線 VII−VII を
図８の線 VII−VII に一致させることにより、マルチフ
レーム同期保護回路のタイムチャートが構成される。

【００１１】この設例によると、マルチフレームＭＦ１
のフレームＦ２においては、比較回路５４から２進の
“０”が発生するが、それ以降の各フレームにおいて
は、４カウントカウンタ５２のカウント値は、マルチフ
レームＭＦ３のフレームＦ１に対応する時間まで図７の
(4) に図示するように変化するので、比較回路５４から
２進の“１”が発生する（図７の(5) 参照）。この比較
回路５４からの２進の“１”の発生は後述する。

【００１２】従って、比較回路５４から出力される２進
の“１”は、タイミングパルス毎に３ビットシフトレジ
スタ５８（前述の設例ではｍシフト段のシフトレジスタ
５８は３ビットシフトレジスタとなる。）へシフトされ
て行くので、３ビットシフトレジスタ５８の各シフト段
ＦＦ１，ＦＦ２，ＦＦ３の動作状態は、図７の(7),(8),
(9) に示すようになる。

【００１３】従って、アンド回路６０、及びアンド回路
６４、並びにオア回路６８及びアンド回路７０の動作
は、それぞれ図８の(1),(3),(4),(5) のように動作す
る。それ故、図８の(6) に示す同期状態の前方２のと
き、アンド回路７０から２進の“１”が発生し、マルチ
フレームＭＦ２のフレームＦ１のためのタイミングパル
スで指示データ２と１との加算が加算回路５６で行われ
てその加算値３が４カウントカウンタ５２にロードされ
る（図７の(4) 参照）。この時刻に、又３ビットシフト
レジスタ５８の第３シフト段ＦＦ３の出力Ｑから２進の
“１”が発生し、アンド回路６２から２進の“１”が発
生する（図８の(2) 参照) 。

【００１４】アンド回路６２から２進の“１”を発生さ
せたタイミングパルス後のクロックパルスの発生時に、
Ｊ−Ｋフリップフロップ回路６６がセットされて（図７
の(10)参照）アラーム信号がその出力Ｑに発生して同期
はずれが表示される。

【００１５】このようにして表示された同期はずれは、
前記設例では、次のようにして解除される。前述のとこ
ろから明らかなように、前記設例の下ではマルチフレー
ムＭＦ３のフレームＦ１までは、入力される指示データ
と４カウントカウンタ５２のカウント値との一致は得ら
れないから、比較回路５４から２進の“１”が発生し続
ける。従って、アンド回路７０から２進の“１”が発生
し続け、マルチフレームＭＦ２のフレームＦ２，Ｆ３，
Ｆ４、及びマルチフレームＭＦ３のフレームＦ１のタイ
ミングパルス毎に、入力される指示データと１との加
算、及びその４カウントカウンタ５２へのロードが為さ
れて図７の(4) に示すようなカウント値を４カウントカ
ウンタ５２は取るので、前述したように、比較回路５４
は、２進の“１”の出力信号を発生し続ける。

【００１６】そして、マルチフレームＭＦ３のフレーム
Ｆ２において、４カウントカウンタ５２のカウント値と
入力される指示データとの一致が生ずるので、図７の
(5) に示すように、比較回路５４から２進の“０”が一
致の期間だけ発生し、この発生後のタイミングパルスで
その２進の“０”が３ビットシフトレジスタ５８の第１
シフト段ＦＦ１ヘセットされる（図７の(7) 参照）。こ
の時刻に、アンド回路６０及びアンド回路６２からは２
進の“０”が発生するようになる（図８の(1),(2) 参
照）。又、アンド回路７０から前記一致の期間だけ２進
の“０”が発生する（図８の(5) 参照）。従って、４カ
ウントカウンタ５２はタイミングパルス毎に１だけカウ
ンタアップされる。前述の加算回路５６による加算及び
加算値の４カウントカウンタ５２へのロードは生じない
（図７の(4) 参照）。

【００１７】そして、マルチフレームＭＦ３のフレーム
Ｆ３，Ｆ４においても比較回路５４で一致が得られるの
で（図７の(5) 参照）、２進の“０”が順次に３ビット
シフトレジスタ５８へシフトされて行く（図７の(7),
(8) 参照）。３ビットシフトレジスタ５８の各シフト段
（３シフト段）に２進の“０”がシフトインされたと
き、アンド回路６４から２進の“１”が発生する（図８
の(3) 参照）。かくして、後方３段の保護出力信号がア
ンド回路６４から出力する。又、比較回路５４から入力
された指示データと３ビットカウンタ５２のカウント値
との一致が得られたとき、その一致の期間だけ比較回路
５４から２進の“０”が発生するので、前記アンド回路
７０からは前記一致の期間だけ２進の“０”が発生する
（図８の(5)参照）。

【００１８】このようにして後方３段の保護が為されて
も、なおＪ−Ｋフリップフロップ回路６６にリセットが
掛からない（図７の(10)参照）。このＪ−Ｋフリップフ
ロップ回路６６のリセットは、後方３段を掛かたタイミ
ングパルス後のクロックパルスの発生時に為される。そ
の結果として、後方４段の保護が掛かった後に、マルチ
フレーム同期保護がアラーム信号を受ける回路において
認識されることになる。つまり、マルチフレーム同期が
１フレーム遅れることになる。

【００１９】このことは、前述のところから明らかなよ
うに、後方保護段数に拘わらず生じる問題である。本発
明は、斯かる技術的課題に鑑みて創作されたもので、後
方保護段数が任意の段数でも、前述の従来回路のような
マルチフレーム同期保護の遅れなしにマルチフレーム同
期保護を認識し得るマルチフレーム同期保護回路を提供
することをその目的とする。

【００２０】

【課題を解決するための手段】請求項１及び請求項２に
係る発明の原理ブロック図を示す。請求項１に係る発明
は、図１に示すように、比較回路２と、前方保護及び後
方保護に必要なシフト段数を有するシフト回路４と、該
シフト回路４の各シフト段の前方保護用出力信号に応答
してアラーム信号を出力するアラーム発生回路６とを有
するマルチフレーム同期保護回路において、前記アラー
ム発生回路６のアラーム信号が発生していないときにの
み、前記比較回路２の出力信号を前記シフト回路４の第
１シフト段の入力へ出力する第１の回路８と、前記アラ
ーム発生回路６のアラーム信号が発生しているときにの
み、前記比較回路２の出力信号を出力する第２の回路１
０と、前記シフト回路４の第１シフト段の前方保護用出
力信号及び前記第２の回路１０の出力信号を前記シフト
回路４の第２シフト段の入力へ供給する第３の回路１２
とを設けたことを特徴とする。

【００２１】請求項２に係る発明は、図１に示すよう
に、請求項１に記載されるマルチフレーム同期保護回路
の第１の回路８及び第２の回路１０をアンド回路で構成
し、第３の回路１２をはオア回路で構成したことを特徴
とする。

【００２２】

【作用】請求項１に係る発明の第１の回路８は、アラー
ム発生回路６からアラーム信号を発生していないときの
み、比較回路２の出力信号をシフト回路４の第１シフト
段の入力へ出力する。つまり、マルチフレーム同期がは
ずれたときには、それと同時に、後方保護第１段の保護
が掛かる。

【００２３】第２の回路１０は、後方保護第２段以降の
比較回路２の出力信号を第３の回路１２を経て前記シフ
ト回路４の第２シフト段の入力へ出力して第２シフト段
以降の各シフト段の後方保護用出力信号を発生させる。

【００２４】従って、後方保護においても、比較回路か
ら保護段数だけの一致が発生する時刻（フレーム）にお
いてマルチフレーム同期を認識し得るから、従来のよう
なマルチフレーム同期の認識の遅れは無くなる。

【００２５】

【実施例】図２は、請求項１及び請求項２に係る発明の
一実施例を示す。この実施例は、前方保護段数及び後方
保護段数を３段とするマルチフレーム同期保護回路であ
る。この実施例は、図５に示す従来のマルチフレーム同
期保護回路に次の構成要素を設けてその改良を図ったも
のである。その改良した部分以外の構成要素には、図５
に示す構成要素に付した参照番号を付してその説明を省
略する。

【００２６】その改良点は次の通りである。比較回路５
４の出力及びＪ−Ｋフリップフロップ回路の反転出力Ｘ
Ｑを受けるアンド回路２０と、比較回路５４の出力及び
Ｊ−Ｋフリップフロップ回路の出力Ｑを受けるアンド回
路２２と、アンド回路２２の出力と３ビットシフトレジ
スタ５８の第１シフト段ＦＦ１の出力Ｑを受けるオア回
路２４とを新たに設けたことである。

【００２７】図２において、比較回路５４は、図１の比
較回路２に対応し、３ビットシフトレジスタ５８は、図
１のシフト回路４に対応する。アンド回路６０、アンド
回路６２、及びＪ−Ｋフリップフロップ回路６６は、図
１のアラーム発生回路６に対応する。アンド回路２０
は、図１の第１の回路８に対応し、アンド回路２２は、
図１の第２の回路１０に対応する。オア回路２４は、第
３の回路１２に対応する。

【００２８】これらの改良した構成要素を設けることに
より、後方保護同期の遅れを生じさせることなく、後方
保護同期を掛けることができる。これを以下に説明す
る。その説明の都合上、前方保護段数及び後方保護段数
を３段とする従来回路についての課題を説明したとき
と、同一の条件、即ち線５０を経て入力されて来る指示
データ、及び４カウントカウンタ５２のカウント開始時
のカウント値を従来回路と同一とし、マルチフレーム同
期が掛かっている状態にあるとする。

【００２９】これらの動作条件の下では、各フレームの
タイミングパルス発生時に、比較回路５４から２進の
“０”が出力されているから（図３の(5) 参照）、アン
ド回路２０からも２進の“０”が出力される（図３の
(7) 参照）。又、それ前の各フレームにおいても、マル
チフレーム同期が掛かっているので、結果として３ビッ
トシフトレジスタ５８の各シフト段の出力Ｑは、いずれ
も２進の“０”を出力している（図３の(8) 、及び図４
の(1),(2) 参照）。図３の線 III−III を図４の線III
−III に一致させることにより、マルチフレーム同期保
護回路のタイムチャートが構成される。

【００３０】従って、アンド回路６０、アンド回路６２
は、２進の“０”を出力しているから（図４の(4),(5)
参照）、Ｊ−Ｋフリップフロップ回路６６もその出力Ｑ
に２進の“０”を出力している（図４の(3) 参照）。
又、オア回路６８、そしてアンド回路７０は、２進の
“０”を出力している（図４の(7),(8) 参照）。アンド
回路６４は、２進の“１”を出力している。

【００３１】このような動作状態は、マルチフレームＭ
Ｆ１のフレームＦ３において、図５について説明したと
同様に変わる。即ち、比較回路５４での比較に不一致が
生じて２進の“１”が比較回路５４から出力されてそれ
がアンド回路２０を経て３ビットシフトレジスタ５８の
第１シフト段ＦＦ１にセットされる（図３の(8) 参
照）。従って、オア回路２４からも２進の“１”が出力
される（図３の(10)参照）。そして、比較回路５４にお
ける不一致は、図５について説明した従来回路と同様に
マルチフレームＭＦ３のフレームＦ１まで続くので、３
ビットシフトレジスタ５８の第１シフト段ＦＦ１へ２進
の“１”が供給され、その第２シフト段ＦＦ２，第３シ
フト段ＦＦ３へと順次に２進の“１”がシフトされる
（図４の(1),(2) 参照）。

【００３２】こうして、３ビットシフトレジスタ５８の
第２シフト段ＦＦ２へ２進の“１”がシフトされたと
き、アンド回路６０から２進の“１”が出力されるから
（図４の(7),(8) 参照）、図５の従来回路と同様に、４
カウントカウンタ５２への加算回路５６の加算値２のロ
ードが為される（図３の(4) 参照）。

【００３３】そして、アンド回路６２から２進の“１”
が発生した後の最初のフレームデータのクロックパルス
発生時に、Ｊ−Ｋフリップフロップ回路６６はセットさ
れる（図４の(3) 参照）。こうして、図５の従来回路と
同様に前方保護３段のマルチフレーム同期保護が掛か
る。Ｊ−Ｋフリップフロップ回路６６のセット時刻に、
又アンド回路２０のアンド条件が満たされなくなるの
で、アンド回路２０から２進の“０”が出力される（図
３の(7) 参照）。

【００３４】従って、マルチフレームＭＦ２のフレーム
Ｆ２のためのタイミングパルス発生時刻に、３ビットシ
フトレジスタ５８の第１シフト段ＦＦ１から２進の
“０”が発生するので、その時刻からアンド回路６０、
従ってアンド回路６２から２進の“０”が出力される
（図４の(4),(5) 参照）。Ｊ−Ｋフリップフロップ回路
６６の反転出力ＸＱから２進の“０”がアンド回路２０
へ供給されるので、３ビットシフトレジスタ５８の第１
シフト段ＦＦ１から２進の“０”は、マルチフレームＭ
Ｆ２のフレームＦ３以降においても同様である。

【００３５】しかし、比較回路５４から出力される２進
の“１”は、Ｊ−Ｋフリップフロップ回路６６の出力Ｑ
から出力される２進の“１”を受けるアンド回路２２を
経て３ビットシフトレジスタ５８の第２シフト段ＦＦ２
へ供給されるから、図４の(1),(2) に示すように、３ビ
ットシフトレジスタ５８の第２シフト段ＦＦ２及び第３
シフト段ＦＦ３の出力Ｑには、図５に示す従来回路と同
様に２進の“１”が発生し続ける。従って、マルチフレ
ーム同期の前方保護は、解除されないまま継続するが、
それと同時に３ビットシフトレジスタ５８の第１シフト
段ＦＦ１の出力Ｑからの２進の“０”の発生、つまり後
方保護第１段が掛かる（図４の(9) 参照）。

【００３６】このようなマルチフレーム同期保護回路の
動作は、マルチフレームＭＦ３のフレームＦ１まで続
く。マルチフレームＭＦ３のフレームＦ２になったと
き、図５の従来回路と同様に、線５０を経て入力される
指示データとカウンタ５２のカウント値との一致が比較
回路５４で得られるから、比較回路５４から２進の
“０”が出力されてアンド回路２２のアンド条件が満た
されなくなるため、マルチフレームＭＦ３のフレームＦ
２のためのタイミングパルス発生時に、３ビットシフト
レジスタ５８の第２シフト段ＦＦ２に２進の“０”がセ
ットされる、つまりその出力Ｑに２進の“０”が発生す
る（図４の(1) 参照）。かくして、後方保護２段が掛け
られる（図４の(9) 参照）。又、前記マルチフレームＭ
Ｆ３のフレームＦ２における比較回路５４からの２進の
“０”の出力により、アンド回路７０からは２進の
“１”は一致の期間出力されないから、加算回路５６の
加算値のカウンタ５２へのロードは生ぜしめられず、カ
ウンタ５６のカウントアップ動作が生ぜしめられてカウ
ンタ５２のカウント値は２となる（図３の(4) 参照）。

【００３７】そして、マルチフレームＭＦ３のフレーム
Ｆ３になったときにも、図５の従来回路と同様に、線５
０を経て入力される指示データとカウンタ５２のカウン
ト値との一致が比較回路５４で得られるから、比較回路
５４から２進の“０”が一致の期間出力されてアンド回
路２２のアンド条件を満たさなくしているから、マルチ
フレームＭＦ３のフレームＦ３のためのタイミングパル
ス発生時に、３ビットシフトレジスタ５８の第２シフト
段ＦＦ２及び第３シフト段ＦＦ３にそれぞれ２進の
“０”がセットされる、つまりその各出力Ｑに２進の
“０”が発生する（図４の(1) ，(2) 参照）。かくし
て、後方保護３段が掛けられる（図４の(9) 参照）。
又、前記マルチフレームＭＦ３のフレームＦ３における
比較回路５４からの２進の“０”により、アンド回路７
０からは２進の“１”は出力されないから、加算回路５
６の加算値のカウンタ５２へのロードは生ぜしめられ
ず、カウンタ５６のカウントアップ動作が生ぜしめられ
てカウンタ５２のカウント値は３となる（図３の(4) 参
照）。

【００３８】前述のようにして、後方保護３段が掛けら
れて３ビットシフトレジスタ５８の第１シフト段ＦＦ１
乃至第３シフト段ＦＦ３の反転出力ＸＱに２進の“１”
が発生し、アンド回路６４から２進の“１”が出力され
た後（図４の(6) 参照）のフレームデータのためのクロ
ックパルス発生時にＪ−Ｋフリップフロップ回路６６は
リセットされ、アラーム信号は無くなる（図４の(3) 参
照）。このアラーム信号の消滅時に、オア回路６８、そ
してアンド回路７０から２進の“１”は出力されなくな
る。又、アンド回路２０のアンド条件を満たすためのＪ
−Ｋフリップフロップ回路６６の反転出力ＸＱからの２
進の“１”が供給されるから、比較回路の出力を反映す
る信号は、３ビットシフトレジスタ５８の第１シフト段
ＦＦ１へ供給される（図３の(7) 参照）。

【００３９】前述のように、マルチフレーム同期はずれ
が認識されたフレームの次のフレームにおいて、後方保
護第１段を掛けるようにしたので、マルチフレーム同期
保護回路の後方保護段数と同一の後方保護段数後に、マ
ルチフレーム同期を掛けることができる。マルチフレー
ム同期の認識に従来のような遅れは生じない。

【００４０】なお、前記実施例は、前方保護及び後方保
護３段の場合について説明したが、前述のところから他
の保護段数でも、同様の効果が得られることは、当業者
には容易に理解することが出来よう。又、アンド回路の
代わりに、同様の機能を果たす他の回路を用いてもよい
し、オア回路の代わりに、同様の機能を果たす他の回路
を用いてもよい。

【００４１】

【発明の効果】以上説明したように本発明によれば、前
方保護及び後方保護の段数が任意の段数であっても、後
方保護における遅れなしに、マルチフレーム同期を取る
ことができる。

【図面の簡単な説明】

【図１】請求項１及び請求項２に係る発明の原理ブロッ
ク図である。

【図２】請求項１及び請求項２に係る発明の一実施例を
示す図である。

【図３】図２に示す実施例のタイムチャートの一部を示
す図である。

【図４】図２に示す実施例のタイムチャートの残部を示
す図である。

【図５】従来のマルチフレーム同期保護回路の例を示す
図である。

【図６】マルチフレームで用いられる指示データ、タイ
ミングパルス及びクロックパルスの関係を示す図であ
る。

【図７】図５に示すマルチフレーム同期保護回路のタイ
ムチャートの一部を示す図である。

【図８】図５に示すマルチフレーム同期保護回路のタイ
ムチャートの残部を示す図である。

【符号の説明】

２ 比較回路 ４ シフト回路 ６ アラーム発生回路 ８ 第１の回路 １０ 第２の回路 １２ 第３の回路 ５４ 比較回路 ５８ ３ビットシフトレジスタ ６０ アンド回路 ６２ アンド回路 ６６ Ｊ−Ｋフリップフロップ回路 ２０ アンド回路 ２２ アンド回路 ２４ オア回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 比較回路（２）と、前方保護及び後方保
   護に必要なシフト段数を有するシフト回路（４）と、該
   シフト回路（４）の各シフト段の前方保護用出力信号に
   応答してアラーム信号を出力するアラーム発生回路
   （６）とを有するマルチフレーム同期保護回路におい
   て、 前記アラーム発生回路（６）のアラーム信号が発生して
   いないときにのみ、前記比較回路（2)の出力信号を前記
   シフト回路（４）の第１シフト段の入力へ出力する第１
   の回路（８）と、 前記アラーム発生回路（６）のアラーム信号が発生して
   いるときにのみ、前記比較回路（2)の出力信号を出力す
   る第２の回路（１０）と、 前記シフト回路（４）の第１シフト段の前方保護用出力
   信号及び前記第２の回路（１０）の出力信号を前記シフ
   ト回路（４）の第２シフト段の入力へ供給する第３の回
   路（１２）とを設けたことを特徴とするマルチフレーム
   同期保護回路。
2. 【請求項２】 請求項１に記載されるマルチフレーム同
   期保護回路において、 第１の回路（８）及び第２の回路（１０）はアンド回路
   であり、第３の回路（１２）はオア回路であることを特
   徴とするマルチフレーム同期保護回路。