JPH056984A - 一次元イメージセンサ - Google Patents
一次元イメージセンサInfo
- Publication number
- JPH056984A JPH056984A JP3155027A JP15502791A JPH056984A JP H056984 A JPH056984 A JP H056984A JP 3155027 A JP3155027 A JP 3155027A JP 15502791 A JP15502791 A JP 15502791A JP H056984 A JPH056984 A JP H056984A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- image sensor
- dimensional image
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/152—One-dimensional array CCD image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
Landscapes
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】一次元イメージセンサにおいて、チップ内の無
効領域を減らすため、ボンディングパッドを集中配置し
ても組立上問題とならない構成を提供する。 【構成】図１に示す様にボンディングパッド列をチップ
の両端に集中配置し、しかもそのボンディングパッドと
接続するボンディングステッチ列をボンディングパッド
の両側に配置し、ボンディングパッドとボンディングス
テッチ間の接続が片側のボンディングステッチに集中す
ることなく、両側のボンディングステッチにほぼ均等に
なる様にする。 【効果】ボンディングステッチピッチＰ2 の１／２まで
ボンディングパッドピッチＰ1 を狭めることができ、Ｐ
2 の制限によるＰ1 の増大を防止でき、結果としてチッ
プサイズの最小化に効果を有する。
効領域を減らすため、ボンディングパッドを集中配置し
ても組立上問題とならない構成を提供する。 【構成】図１に示す様にボンディングパッド列をチップ
の両端に集中配置し、しかもそのボンディングパッドと
接続するボンディングステッチ列をボンディングパッド
の両側に配置し、ボンディングパッドとボンディングス
テッチ間の接続が片側のボンディングステッチに集中す
ることなく、両側のボンディングステッチにほぼ均等に
なる様にする。 【効果】ボンディングステッチピッチＰ2 の１／２まで
ボンディングパッドピッチＰ1 を狭めることができ、Ｐ
2 の制限によるＰ1 の増大を防止でき、結果としてチッ
プサイズの最小化に効果を有する。
Description
【０００１】
【産業上の利用分野】本発明は一次元イメージセンサに
関し、特にそのボンディングパッドのレイアウト、及び
ボンディングステッチの配置に関する。
関し、特にそのボンディングパッドのレイアウト、及び
ボンディングステッチの配置に関する。
【０００２】
【従来の技術】従来の一次元イメージセンサのチップ
（半導体基板）内配置及びボンディングワイヤー配置を
図３に示す。図３よりわかる様に、一次元イメージセン
サのチップ内においては一列に配置された光電変換素子
を含む回路領域２をチップの長手方向の中心に配置し、
ボンディングパッド４は、チップ内の長手方向の周辺部
に集中的に配置している（例えば、特開平２−６５２７
８）。
（半導体基板）内配置及びボンディングワイヤー配置を
図３に示す。図３よりわかる様に、一次元イメージセン
サのチップ内においては一列に配置された光電変換素子
を含む回路領域２をチップの長手方向の中心に配置し、
ボンディングパッド４は、チップ内の長手方向の周辺部
に集中的に配置している（例えば、特開平２−６５２７
８）。
【０００３】この様なチップ内配置は、一次元イメージ
センサにおいては回路領域２が細長く、例えば３００μ
ｍ×３０，０００μｍの様な領域をしめているため、ボ
ンディングパッドを回路領域の周囲に作ると回路領域の
周りにかなりの無効領域ができてしまう。このため、チ
ップ内に無効領域をできるだけ作らない様にボンディン
グパッド４をチップ１の両端に集中配置して、回路領域
２の周囲の無効領域６をできるだけ少くしている。
センサにおいては回路領域２が細長く、例えば３００μ
ｍ×３０，０００μｍの様な領域をしめているため、ボ
ンディングパッドを回路領域の周囲に作ると回路領域の
周りにかなりの無効領域ができてしまう。このため、チ
ップ内に無効領域をできるだけ作らない様にボンディン
グパッド４をチップ１の両端に集中配置して、回路領域
２の周囲の無効領域６をできるだけ少くしている。
【０００４】これに対し、図３における無効領域６をさ
らに少くした他の従来例が図４に示すものである。この
例では、ボンディングパッド４を列状に配置し、パッケ
ージ上のボンディングステッチ３をチップ１の一方の側
に集中して配置している。この従来例ではたしかに無効
領域は減ってはいるがボンディングパッド４を１列に並
べたことにより、チップ長Ｌが長くなってしまってい
る。無効領域をなくしたことによりチップ幅Ｗは減少す
るが、逆にチップ長Ｌが長くなってしまいあまり有効性
はない。
らに少くした他の従来例が図４に示すものである。この
例では、ボンディングパッド４を列状に配置し、パッケ
ージ上のボンディングステッチ３をチップ１の一方の側
に集中して配置している。この従来例ではたしかに無効
領域は減ってはいるがボンディングパッド４を１列に並
べたことにより、チップ長Ｌが長くなってしまってい
る。無効領域をなくしたことによりチップ幅Ｗは減少す
るが、逆にチップ長Ｌが長くなってしまいあまり有効性
はない。
【０００５】図４において、それぞれのボンディングパ
ッド４の間隔ｄをもっと狭めればチップ長Ｌの増加を押
えることができるが、現状ではボンディングステッチ３
の間隔Ｓ１，幅Ｓ２によりパッドピッチが制限をうける
ためそれはできない。具体的数値を述べればボンディン
グパッド幅ｄ2 は通常１０μｍ程度であり、かつまたボ
ンディングパッド間隔ｄ1 は２５μｍ程度まで狭めるこ
とが可能であるため、ボンディングパッドは１２５μｍ
ピッチで配置することが可能である。これに対し、ボン
ディングステッチ幅Ｓ2 は１６０μｍ程度、ボンディン
グステッチ間隔Ｓ1 は９０μｍ程度必要であるため、ボ
ンディングステッチ３のピッチは２５０μｍ必要とな
る。
ッド４の間隔ｄをもっと狭めればチップ長Ｌの増加を押
えることができるが、現状ではボンディングステッチ３
の間隔Ｓ１，幅Ｓ２によりパッドピッチが制限をうける
ためそれはできない。具体的数値を述べればボンディン
グパッド幅ｄ2 は通常１０μｍ程度であり、かつまたボ
ンディングパッド間隔ｄ1 は２５μｍ程度まで狭めるこ
とが可能であるため、ボンディングパッドは１２５μｍ
ピッチで配置することが可能である。これに対し、ボン
ディングステッチ幅Ｓ2 は１６０μｍ程度、ボンディン
グステッチ間隔Ｓ1 は９０μｍ程度必要であるため、ボ
ンディングステッチ３のピッチは２５０μｍ必要とな
る。
【０００６】このため、図４に示す様に、ボンディング
ステッチ３とボンディングパッド４とのピッチに差が存
在するため、その間を接続するボンディングワイヤー５
のワイヤー長が長くなりすぎ、接続できない場合が発生
する。これを防止するために、現状ではボンディングス
テッチ３のピッチに対応して、ボンディングパッド４の
間隔を広げている。このため、チップの長さＬを十分短
かくできないのが現状である。
ステッチ３とボンディングパッド４とのピッチに差が存
在するため、その間を接続するボンディングワイヤー５
のワイヤー長が長くなりすぎ、接続できない場合が発生
する。これを防止するために、現状ではボンディングス
テッチ３のピッチに対応して、ボンディングパッド４の
間隔を広げている。このため、チップの長さＬを十分短
かくできないのが現状である。
【０００７】
【発明が解決しようとする課題】以上述べて来た様に、
従来の一次元イメージセンサのボンディングパッド配置
及び、ボンディングステッチ配置ではチップ内の無効領
域を十分に減らすことができず、チップ内無効領域を完
全に無くすことは不可能であった。
従来の一次元イメージセンサのボンディングパッド配置
及び、ボンディングステッチ配置ではチップ内の無効領
域を十分に減らすことができず、チップ内無効領域を完
全に無くすことは不可能であった。
【０００８】
【課題を解決するための手段】本発明によれば、長手方
向の中央部に感光素子を含む回路領域を有し、その両端
に複数のボンディングパッドを有するボンディングパッ
ド領域を備えた半導体基板と、この半導体基板を載置
し、複数のボンディングステッチを有するパッケージと
を備え、このパッケージ側のボンディングステッチは半
導体基板の両側にほぼ均等になる様に配置されている一
次元イメージセンサを得る。
向の中央部に感光素子を含む回路領域を有し、その両端
に複数のボンディングパッドを有するボンディングパッ
ド領域を備えた半導体基板と、この半導体基板を載置
し、複数のボンディングステッチを有するパッケージと
を備え、このパッケージ側のボンディングステッチは半
導体基板の両側にほぼ均等になる様に配置されている一
次元イメージセンサを得る。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明による一次元イメージセンサ
の一実施例を示す部分平面図である。半導体基板（チッ
プ）１の中央には一列に配置された多数の光電変換素子
を含む回路領域２を有し、その両端には一列に配置され
たボンディングパッド４を有している。チップ１の端部
両側にはボンディングステッチ３−１〜３−１６を有し
ている。ボンディングパッド４はａj （ｊ＝１，〜１
２）からなるパッドの奇数番目のものａ1 ，ａ3 ，ａ5
は図１における左下側に配置されるボンディングステッ
チ３−１１，３−１２，３−１３の列にそれぞれワイヤ
ー５を用いて接続されている。一方偶数番目のボンディ
ングパッドａ2 ，ａ4 ，ａ6 は図１における左上に配置
されるボンディングステッチ３−１，３−２，３−３の
列にそれぞれワイヤー５を用いて接続されている。
の一実施例を示す部分平面図である。半導体基板（チッ
プ）１の中央には一列に配置された多数の光電変換素子
を含む回路領域２を有し、その両端には一列に配置され
たボンディングパッド４を有している。チップ１の端部
両側にはボンディングステッチ３−１〜３−１６を有し
ている。ボンディングパッド４はａj （ｊ＝１，〜１
２）からなるパッドの奇数番目のものａ1 ，ａ3 ，ａ5
は図１における左下側に配置されるボンディングステッ
チ３−１１，３−１２，３−１３の列にそれぞれワイヤ
ー５を用いて接続されている。一方偶数番目のボンディ
ングパッドａ2 ，ａ4 ，ａ6 は図１における左上に配置
されるボンディングステッチ３−１，３−２，３−３の
列にそれぞれワイヤー５を用いて接続されている。
【００１１】チップ１の右側端部のボンディングパッド
ａ7 〜ａ12も同様に奇数番目のものは上側のボンディン
グステッチ３−４，３−５，３−６の列に、偶数番目の
ものは下側のそれにそれぞれ接続されている。
ａ7 〜ａ12も同様に奇数番目のものは上側のボンディン
グステッチ３−４，３−５，３−６の列に、偶数番目の
ものは下側のそれにそれぞれ接続されている。
【００１２】この様に偶数番目のボンディングパッドと
奇数番目のボンディングパッドとそれぞれ接続されるボ
ンディングステッチの存在する領域をチップ１の上下に
分けることにより、ボンディングパッド４の列にピッチ
Ｐ1 に対し、ボンディングステッチＰ2 を２倍にして
も、十分問題なくワイヤー５での接続が可能となる。す
なわち、ボンディングステッチのピッチＰ2 を２５０μ
ｍにしたままでボンディングパッドのピッチＰ1 を１２
５μｍまで狭めることが可能となる。
奇数番目のボンディングパッドとそれぞれ接続されるボ
ンディングステッチの存在する領域をチップ１の上下に
分けることにより、ボンディングパッド４の列にピッチ
Ｐ1 に対し、ボンディングステッチＰ2 を２倍にして
も、十分問題なくワイヤー５での接続が可能となる。す
なわち、ボンディングステッチのピッチＰ2 を２５０μ
ｍにしたままでボンディングパッドのピッチＰ1 を１２
５μｍまで狭めることが可能となる。
【００１３】このことは従来例である図４で説明した様
に、ボンディングステッチのピッチＰ2 に対応してボン
ディングパッドのピッチＰ1 を広げる必要がなくなるこ
とを意味し、チップサイズ縮小に効果が大である。
に、ボンディングステッチのピッチＰ2 に対応してボン
ディングパッドのピッチＰ1 を広げる必要がなくなるこ
とを意味し、チップサイズ縮小に効果が大である。
【００１４】次に図２に本発明の他の実施例を示す。こ
の実施例ではボンディングパッド４を一列に配置するの
ではなく、ジグザグ状に配置することにより、図１の一
実施例に比べ、さらに、ボンディングパッド４の近辺の
チップ１の無効領域を減らしている。
の実施例ではボンディングパッド４を一列に配置するの
ではなく、ジグザグ状に配置することにより、図１の一
実施例に比べ、さらに、ボンディングパッド４の近辺の
チップ１の無効領域を減らしている。
【００１５】
【発明の効果】以上説明したように、本発明では、一次
元イメージセンサのボンディングパッドをチップの周辺
に集中配置しても、そのボンディングパッドと接続され
るボンディングステッチ列をボンディングパッド列の両
側に設けることにより、ボンディングステッチピッチＰ
2 の１／２までボンディングパッドピッチＰ1 を狭める
ことができ、チップサイズの増大を防止する効果を有す
る。
元イメージセンサのボンディングパッドをチップの周辺
に集中配置しても、そのボンディングパッドと接続され
るボンディングステッチ列をボンディングパッド列の両
側に設けることにより、ボンディングステッチピッチＰ
2 の１／２までボンディングパッドピッチＰ1 を狭める
ことができ、チップサイズの増大を防止する効果を有す
る。
【図１】本発明の一実施例を示す部分平面図
【図２】本発明の他の実施例を示す部分平面図
【図３】従来例を示す部分平面図
【図４】他の従来例を示す部分平面図
１ チップ
２ 回路領域
３，３−１〜３−６，３−１１〜３−１６ ボンディ
ングステッチ ４ ボンディングパッド ５ ボンディングワイヤー
ングステッチ ４ ボンディングパッド ５ ボンディングワイヤー
Claims (4)
- 【請求項１】 長手方向の両端にボンディングパッド領
域を有し、これらボンディングパッド領域間に感光素子
を含む素子領域を有する半導体基板と、前記半導体基板
を載置し、複数のボンディングステッチを有するパッケ
ージと、前記ボンディングパッド領域のボンディングパ
ッドと前記パッケージ上のボンディングステッチとを接
続するボンディングワイヤーとを含み、前記パッケージ
上のボンディングステッチは前記ボンディング領域の両
側にほぼ均等に有することを特徴とする一次元イメージ
センサ。 - 【請求項２】 前記ボンディングパッド領域のボンディ
ングパッドは列状をなして配置され、交互に前記半導体
基板の異なる側の前記パッケージ上のボンディングステ
ッチに前記ボンディングワイヤーを用いて接続している
ことを特徴とする請求項１記載の一次元イメージセン
サ。 - 【請求項３】 前記ボンディングパッド領域の前記一列
に配置されたボンディングパッドの列はジグザグ状にな
っていることを特徴とする請求項２記載の一次元イメー
ジセンサ。 - 【請求項４】 前記ジグザグ状に配置されたボンディン
グパッドは互いに隣接する辺が前記半導体基板の外形辺
に対して４５°傾むいていることを特徴とする請求項３
記載の一次元イメージセンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155027A JP2710174B2 (ja) | 1991-06-27 | 1991-06-27 | 一次元イメージセンサ |
| DE69210314T DE69210314T2 (de) | 1991-06-27 | 1992-06-29 | Zeilenförmiger Bildaufnahmesensor |
| US07/905,865 US5220210A (en) | 1991-06-27 | 1992-06-29 | Linear image sensor |
| EP92111004A EP0520516B1 (en) | 1991-06-27 | 1992-06-29 | Linear image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155027A JP2710174B2 (ja) | 1991-06-27 | 1991-06-27 | 一次元イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056984A true JPH056984A (ja) | 1993-01-14 |
| JP2710174B2 JP2710174B2 (ja) | 1998-02-10 |
Family
ID=15597071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3155027A Expired - Fee Related JP2710174B2 (ja) | 1991-06-27 | 1991-06-27 | 一次元イメージセンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5220210A (ja) |
| EP (1) | EP0520516B1 (ja) |
| JP (1) | JP2710174B2 (ja) |
| DE (1) | DE69210314T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023105388A (ja) * | 2022-01-19 | 2023-07-31 | セイコーエプソン株式会社 | センサーモジュール |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0568312A3 (en) * | 1992-04-27 | 1993-12-29 | Seiko Instr Inc | Semiconductor device with driver chip and methods of manufacture |
| JP4139051B2 (ja) * | 2000-06-28 | 2008-08-27 | 富士フイルム株式会社 | リニアイメージセンサチップおよびリニアイメージセンサ |
| JP2002252338A (ja) * | 2000-12-18 | 2002-09-06 | Canon Inc | 撮像装置及び撮像システム |
| JP2003152014A (ja) * | 2001-11-09 | 2003-05-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| US6638793B1 (en) * | 2002-03-04 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Methodology to pack standard staggered bond input-output buffer into linear input-output buffer |
| KR20220165536A (ko) * | 2021-06-08 | 2022-12-15 | 삼성전자주식회사 | 노이즈 방지용 기판 및 그 기판을 포함한 반도체 패키지 |
| CN115172397B (zh) * | 2022-01-19 | 2025-05-30 | 友达光电股份有限公司 | 感测装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206280A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 固体リニアイメ−ジセンサ |
| JPS63211652A (ja) * | 1987-02-26 | 1988-09-02 | Nec Corp | 集積回路パツケ−ジ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68911420T2 (de) * | 1988-08-18 | 1994-05-11 | Seiko Epson Corp | Festkörper-Bildaufnahmevorrichtung. |
-
1991
- 1991-06-27 JP JP3155027A patent/JP2710174B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-29 DE DE69210314T patent/DE69210314T2/de not_active Expired - Fee Related
- 1992-06-29 EP EP92111004A patent/EP0520516B1/en not_active Expired - Lifetime
- 1992-06-29 US US07/905,865 patent/US5220210A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206280A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 固体リニアイメ−ジセンサ |
| JPS63211652A (ja) * | 1987-02-26 | 1988-09-02 | Nec Corp | 集積回路パツケ−ジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023105388A (ja) * | 2022-01-19 | 2023-07-31 | セイコーエプソン株式会社 | センサーモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0520516B1 (en) | 1996-05-01 |
| DE69210314D1 (de) | 1996-06-05 |
| US5220210A (en) | 1993-06-15 |
| DE69210314T2 (de) | 1996-12-19 |
| EP0520516A1 (en) | 1992-12-30 |
| JP2710174B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056984A (ja) | 一次元イメージセンサ | |
| JPH0945723A (ja) | 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| KR940004792A (ko) | 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 | |
| JP3504837B2 (ja) | 半導体集積回路装置 | |
| US6407460B1 (en) | Multilayer circuit board | |
| JPH01298731A (ja) | 半導体装置 | |
| JP2679669B2 (ja) | 半導体装置 | |
| US6479901B1 (en) | Semiconductor device having interconnected external electrode pads and wire bonding pads | |
| JPH11102929A (ja) | 半導体集積回路装置 | |
| JPS62114257A (ja) | ワイヤボンデイングパツドレイアウト | |
| JPH05308137A (ja) | 半導体装置 | |
| JPS636759Y2 (ja) | ||
| JP2507725Y2 (ja) | 固体撮像素子 | |
| JP2555774B2 (ja) | 半導体集積回路 | |
| JP3130724B2 (ja) | 半導体集積回路装置 | |
| JP4397628B2 (ja) | 印刷回路配線板の配線レイアウト構造 | |
| JPH05152302A (ja) | 半導体集積回路装置 | |
| JPH03246970A (ja) | 固体撮像素子 | |
| JPH09172105A (ja) | 集積回路装置 | |
| JPH04180668A (ja) | 半導体装置用リードフレーム | |
| JPH0787199B2 (ja) | ヘッド駆動用ｉｃ及びヘッド基板 | |
| JP2004103751A (ja) | 半導体装置 | |
| JPH06333967A (ja) | プリント配線板 | |
| JP3636502B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |