JPS63211652A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS63211652A JPS63211652A JP62044295A JP4429587A JPS63211652A JP S63211652 A JPS63211652 A JP S63211652A JP 62044295 A JP62044295 A JP 62044295A JP 4429587 A JP4429587 A JP 4429587A JP S63211652 A JPS63211652 A JP S63211652A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- case
- integrated circuit
- sides
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明１塩集積回路素子を搭載したパッケージケース裏
面にはんだ付は用の電極が引出されていて、プリント基
板の導体面に直接はんだ付けで実装されるリードレスチ
ップキャリア型の集積回路パッケージに関する。
面にはんだ付は用の電極が引出されていて、プリント基
板の導体面に直接はんだ付けで実装されるリードレスチ
ップキャリア型の集積回路パッケージに関する。
第４図（ａ）は従来のこの種のパッケージに集積回路素
子（以下ＩＣチップという）ｔ−搭載したキャップなし
の状態を示す平面図、同図（ｂ）は同図（ａ）のＡ−Ａ
断面図、同図（ｃ）は同図（ａ）の１３−ｉ３断面図で
ある。第２図（ａ）において、パッケージケース１１の
中央凹所にＩＣチップ１０が固着され、チップ１０のパ
ッド部とケース１１の内部リード２との間はボンディン
グ線３で接続されている。ケース１１の周辺には側壁４
があり、この側壁４の上面のキャップとの封止面６は、
第４図（ｂ）に見られるように、山なりに曲げられてい
るボンディング線３の最高到達点より高い位置にあシ、
キャップをかぶせて封止する場合、キャップの下面が、
ボンティング線３に接触しないようになっている。
子（以下ＩＣチップという）ｔ−搭載したキャップなし
の状態を示す平面図、同図（ｂ）は同図（ａ）のＡ−Ａ
断面図、同図（ｃ）は同図（ａ）の１３−ｉ３断面図で
ある。第２図（ａ）において、パッケージケース１１の
中央凹所にＩＣチップ１０が固着され、チップ１０のパ
ッド部とケース１１の内部リード２との間はボンディン
グ線３で接続されている。ケース１１の周辺には側壁４
があり、この側壁４の上面のキャップとの封止面６は、
第４図（ｂ）に見られるように、山なりに曲げられてい
るボンディング線３の最高到達点より高い位置にあシ、
キャップをかぶせて封止する場合、キャップの下面が、
ボンティング線３に接触しないようになっている。
近年、ＩＣは高速動作で多機能化が要求される様になっ
てきている為、チップも大きくなシつつある。それに対
しパッケージは高密度実装が要求される為、できるだけ
小さくしなければならないという問題が生じてきて・い
る。しかしながら、上述した従来のパッケージは、ボン
ディング時の制約等からパッケージにとり載することが
できるチ、プサイズはかなり制限を受ける。すなわち、
第５図はパッケージにＩＣチップをとり載した後、アル
ミニウム線を超音波ボンディングしている時の断面図を
示したものであり、第５図において、パッケージケース
１１の側壁４の高さｈに対し、キャップをかぶせてふた
をし封止した時に、ボンディング装置のボンディングヘ
ッド１２によりボンディングされるボンディング線３に
接触しない様にボンディング＃３の最高到達点の高さＨ
に対して、 ｈ＞ｎ の関係がある。一方とう載できるチップサイズに大きな
影！＃をあたえるパッケージケース１１の内部リード２
のリード長Ａは、ボンディング装置のポンディングヘッ
ド１２によシボンディングされるボンティング線３が側
壁４に引かからないためには下記に示す以上の長さが必
要となる。
てきている為、チップも大きくなシつつある。それに対
しパッケージは高密度実装が要求される為、できるだけ
小さくしなければならないという問題が生じてきて・い
る。しかしながら、上述した従来のパッケージは、ボン
ディング時の制約等からパッケージにとり載することが
できるチ、プサイズはかなり制限を受ける。すなわち、
第５図はパッケージにＩＣチップをとり載した後、アル
ミニウム線を超音波ボンディングしている時の断面図を
示したものであり、第５図において、パッケージケース
１１の側壁４の高さｈに対し、キャップをかぶせてふた
をし封止した時に、ボンディング装置のボンディングヘ
ッド１２によりボンディングされるボンディング線３に
接触しない様にボンディング＃３の最高到達点の高さＨ
に対して、 ｈ＞ｎ の関係がある。一方とう載できるチップサイズに大きな
影！＃をあたえるパッケージケース１１の内部リード２
のリード長Ａは、ボンディング装置のポンディングヘッ
ド１２によシボンディングされるボンティング線３が側
壁４に引かからないためには下記に示す以上の長さが必
要となる。
Ａ）ｈ・□ θ：ボンディング線の角ｔａｎ θ
例えば、θ＝３０°、ｈ＝３０（１ｍの場合、人は５２
０μｍ以上必要である。しかし実際には、ボンティング
時の位置的バラツキ、リード部に使用されているＡｕパ
ターンのズレ等を考慮してさらに余分の長さを必要とす
る。もち論、この内部リード長Ａが短かければ、一定の
大きさのパッケージに対し、より大きなＩＣチップを搭
載できるわけであるから、成る可く短くできることが望
まれる。
０μｍ以上必要である。しかし実際には、ボンティング
時の位置的バラツキ、リード部に使用されているＡｕパ
ターンのズレ等を考慮してさらに余分の長さを必要とす
る。もち論、この内部リード長Ａが短かければ、一定の
大きさのパッケージに対し、より大きなＩＣチップを搭
載できるわけであるから、成る可く短くできることが望
まれる。
本発明の集積回路パッケージは、集積回路素子ｔとう叔
するリードレスチップキャリア型の集積回路パッケージ
であって、パッケージケースの封止用キャップとの４辺
の縁辺にある封止面のうち、対向する一対の２辺の縁辺
にある封止面が、ケースに搭載するＩＣチップのパッド
部とケース周辺の内部リードとの間を接続するボンディ
ング線の高さ方向の最高到達点より低くし、他の一対の
対向する２辺の縁辺の封止面を高くしている。
するリードレスチップキャリア型の集積回路パッケージ
であって、パッケージケースの封止用キャップとの４辺
の縁辺にある封止面のうち、対向する一対の２辺の縁辺
にある封止面が、ケースに搭載するＩＣチップのパッド
部とケース周辺の内部リードとの間を接続するボンディ
ング線の高さ方向の最高到達点より低くし、他の一対の
対向する２辺の縁辺の封止面を高くしている。
つぎに本発明を実施例により説明する。
第１図（ａ）は本発明の一実施例のキャップなしの平面
図、同図（ｂ）は同図（ａ）のＡ−Ａ断面図、同図（Ｃ
）は同図（ａ）の゛Ｂ−８断面図である。これらの図に
おいて、パッケージケースｌの中央凹所に集積回路チッ
プ１０が固着され、チップ１０の周辺のパッド部とこの
パッドに対応して設けられたケースｌの周辺の台上に設
けられている内部リード２との間は山なりに曲けられた
ボンティング線３により接続されている。長方形のケー
ス１の相対向する短辺の縁部には、ボンディング線３の
最高到達点の高さより高い側壁４が設けられている。一
方、ケース１の対向する長辺の縁部にはチップ１０のバ
ッド面と同じ高さの内部リード形成台部そのままである
。したがって、内部リード形成台部の幅のうち、キャッ
プとの封止面６０幅を除いたチップ１の長辺側の内部リ
ード長Ａは、リード長を長くする側壁がないので、ボン
ディングに必要な最知の長さで早足シるため、短くなっ
ている。よってその分だけ、従来のパッケージの横幅よ
り小さくできる。換言すれば、同じ大きさのパッケージ
なら、横幅の大きい集積回路チップが搭載できることに
なる。
図、同図（ｂ）は同図（ａ）のＡ−Ａ断面図、同図（Ｃ
）は同図（ａ）の゛Ｂ−８断面図である。これらの図に
おいて、パッケージケースｌの中央凹所に集積回路チッ
プ１０が固着され、チップ１０の周辺のパッド部とこの
パッドに対応して設けられたケースｌの周辺の台上に設
けられている内部リード２との間は山なりに曲けられた
ボンティング線３により接続されている。長方形のケー
ス１の相対向する短辺の縁部には、ボンディング線３の
最高到達点の高さより高い側壁４が設けられている。一
方、ケース１の対向する長辺の縁部にはチップ１０のバ
ッド面と同じ高さの内部リード形成台部そのままである
。したがって、内部リード形成台部の幅のうち、キャッ
プとの封止面６０幅を除いたチップ１の長辺側の内部リ
ード長Ａは、リード長を長くする側壁がないので、ボン
ディングに必要な最知の長さで早足シるため、短くなっ
ている。よってその分だけ、従来のパッケージの横幅よ
り小さくできる。換言すれば、同じ大きさのパッケージ
なら、横幅の大きい集積回路チップが搭載できることに
なる。
第２図は第１図の実施例に適合するキャップ８のｓｉｎ
図である。キャップ８は、従来の千叛形のキャップと異
な９、長辺側の縁部には、ケース１の側壁のない台部の
封止代と接触封止するために、短辺縁部の側壁４と同じ
高さの突出ふち８ａが形成されている。
図である。キャップ８は、従来の千叛形のキャップと異
な９、長辺側の縁部には、ケース１の側壁のない台部の
封止代と接触封止するために、短辺縁部の側壁４と同じ
高さの突出ふち８ａが形成されている。
第３図は本発明の第２の実施例のパッケージケースにｌ
Ｃチップを搭載したのち、アルミのボンディング線３を
超音波ボンディングしている状態を示す部分断面図であ
る。図において、これを第１図の実施例と比べた場合、
ケース７の長辺側の縁部にはボンディング線３の最高到
達点の高さより充分低い側壁５を有することが異なって
いる。
Ｃチップを搭載したのち、アルミのボンディング線３を
超音波ボンディングしている状態を示す部分断面図であ
る。図において、これを第１図の実施例と比べた場合、
ケース７の長辺側の縁部にはボンディング線３の最高到
達点の高さより充分低い側壁５を有することが異なって
いる。
本例では、側壁５があっても、その高さが低いので、ボ
ンディング装置のボンディングヘッド１２と側壁５とは
十分近付けるので、内部リード長Ａは従来のものに比べ
て短くでき、その分パッケージの横幅金小さくできる。
ンディング装置のボンディングヘッド１２と側壁５とは
十分近付けるので、内部リード長Ａは従来のものに比べ
て短くでき、その分パッケージの横幅金小さくできる。
なお上側は、長方形のパッケージの四つ縁辺のうちの対
向する２つの長辺側の側壁ヲ低くしているが、長辺側は
従来通り高くして、短辺側を低くすることもできるのは
いうまでもない。
向する２つの長辺側の側壁ヲ低くしているが、長辺側は
従来通り高くして、短辺側を低くすることもできるのは
いうまでもない。
本発明によれば、ボンティング時の制約を受けないため
、内部リード長を短かくすることができる。従がって、
従来パッケージに比べて大きなチップサイズまでとう載
できる効果がある。また、ボンディング線の最高到達点
より低い封止面が２方向の為、ＩＣチップのとり載から
封止までの間に不慮の事故（裏返し等）があってもボン
ディング線への影響は、従来品と同等である。
、内部リード長を短かくすることができる。従がって、
従来パッケージに比べて大きなチップサイズまでとう載
できる効果がある。また、ボンディング線の最高到達点
より低い封止面が２方向の為、ＩＣチップのとり載から
封止までの間に不慮の事故（裏返し等）があってもボン
ディング線への影響は、従来品と同等である。
第１図（ａ）は本発明の一実施例にＩＣチップを搭載し
たキャップなしの平面図、同図（ｂ）は同図（ａ）のＡ
−Ａ断面図、同図（Ｃ）は同図（ａ）のＢ−Ｂ断面図、
第２図は第１図の実施例に伺属するキャップの斜視図、
第３図は本発明の他の実施例にＩＣチップを搭載後のホ
ンディング線のボンディングを示す部分断面図、第４図
（ａ） 、 （ｂ） 、 （ｃ）は第１図の実施例に対
応する従来例の平面図、およびそのＡ−ＡならびにＢ−
Ｂ断面図、第５図は従来のボンティング線ポンディング
時の内部リード長と側壁の高さの関係全説明するだめの
断面図である。 １．７．１１・・・・・・パッケージケース、２・・・
・・・内部リード、３°°゛°・°ボンディング線、４
・・・・・・高い側壁、５・・・・・・低い側壁、６・
・・・・・封止面、８・・・・・・キャップ、８ａパ°
・・・突出ふち、１０・・・・・・１Ｃチツプ、１２・
・・・・・ボンディングヘッド。 代理人 弁理士 内 原 ！ 、９゛、、て、Ｘ
、？１翁 １図 第２図 躬 ５図
たキャップなしの平面図、同図（ｂ）は同図（ａ）のＡ
−Ａ断面図、同図（Ｃ）は同図（ａ）のＢ−Ｂ断面図、
第２図は第１図の実施例に伺属するキャップの斜視図、
第３図は本発明の他の実施例にＩＣチップを搭載後のホ
ンディング線のボンディングを示す部分断面図、第４図
（ａ） 、 （ｂ） 、 （ｃ）は第１図の実施例に対
応する従来例の平面図、およびそのＡ−ＡならびにＢ−
Ｂ断面図、第５図は従来のボンティング線ポンディング
時の内部リード長と側壁の高さの関係全説明するだめの
断面図である。 １．７．１１・・・・・・パッケージケース、２・・・
・・・内部リード、３°°゛°・°ボンディング線、４
・・・・・・高い側壁、５・・・・・・低い側壁、６・
・・・・・封止面、８・・・・・・キャップ、８ａパ°
・・・突出ふち、１０・・・・・・１Ｃチツプ、１２・
・・・・・ボンディングヘッド。 代理人 弁理士 内 原 ！ 、９゛、、て、Ｘ
、？１翁 １図 第２図 躬 ５図
Claims (1)
- 集積回路素子を搭載するケースと、このケースにふたを
し封止するキャップとを有するリードレスチップキャリ
ア型の集積回路パッケージにおいて、前記ケース４辺の
うちの一対の対向する２辺の縁辺の前記キャップとの封
止面が、前記搭載した集積回路素子のパッド部と前記ケ
ース周辺に形成された内部リードとの間を接続するボン
ディング線の最高到達点に対し高い位置にあり、他の一
対の対向する２辺の縁辺の封止面が低い位置にあること
を特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044295A JP2521944B2 (ja) | 1987-02-26 | 1987-02-26 | 集積回路パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044295A JP2521944B2 (ja) | 1987-02-26 | 1987-02-26 | 集積回路パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211652A true JPS63211652A (ja) | 1988-09-02 |
| JP2521944B2 JP2521944B2 (ja) | 1996-08-07 |
Family
ID=12687517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044295A Expired - Lifetime JP2521944B2 (ja) | 1987-02-26 | 1987-02-26 | 集積回路パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521944B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056984A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | 一次元イメージセンサ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11600687B2 (en) | 2020-03-13 | 2023-03-07 | Samsung Display Co., Ltd. | Electronic device package and display device including the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247135U (ja) * | 1985-09-10 | 1987-03-23 |
-
1987
- 1987-02-26 JP JP62044295A patent/JP2521944B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247135U (ja) * | 1985-09-10 | 1987-03-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056984A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | 一次元イメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2521944B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214561B1 (ko) | 버틈 리드 패키지 | |
| US6882056B2 (en) | Multi-chip package type semiconductor device | |
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JP2004071947A (ja) | 半導体装置 | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2873953B2 (ja) | ボトムリード形半導体パッケージ | |
| JPS63211652A (ja) | 集積回路パツケ−ジ | |
| JPS58219757A (ja) | 半導体装置 | |
| JP3917344B2 (ja) | 半導体装置及び半導体装置の実装方法 | |
| JPH01137660A (ja) | 半導体装置 | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPH0287635A (ja) | セラミック・パッケージ型半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JP2522182B2 (ja) | 半導体装置 | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| KR0161620B1 (ko) | 센터패드형 반도체 칩을 갖는 세라믹 패키지 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPH06268152A (ja) | 半導体集積回路装置 | |
| KR0124547Y1 (ko) | 멀티형 리드프레임을 이용한 반도체 장치 | |
| JPH0590959U (ja) | 半導体集積回路装置 | |
| JPS6245159A (ja) | 半導体装置 |