JPH0570310B2 - - Google Patents
Info
- Publication number
- JPH0570310B2 JPH0570310B2 JP11690187A JP11690187A JPH0570310B2 JP H0570310 B2 JPH0570310 B2 JP H0570310B2 JP 11690187 A JP11690187 A JP 11690187A JP 11690187 A JP11690187 A JP 11690187A JP H0570310 B2 JPH0570310 B2 JP H0570310B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- electron affinity
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 83
- 230000005641 tunneling Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 21
- 239000000758 substrate Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は微分負性抵抗を利用し、特に超高速、
新機能素子の利用分野で高性能を発揮する半導体
装置に関する。
新機能素子の利用分野で高性能を発揮する半導体
装置に関する。
微分負性抵抗を有し、かつ高速動作が可能な素
子としては、かつてエサキダイオードが研究され
た。エサキダイオードにおいては、微分負性抵抗
素子の応用として、様々な高周波回路、デイジタ
ル回路が研究され、その１つとして微分負性抵抗
素子をｎ個直列に接続した。ｎ倍周波数逓倍器が
作製された。以下、その動作原理を説明するが、
簡単のために第３図に示す様な電流−電圧特性を
持つ微分負性抵抗素子Ｄ１，Ｄ２を第４図の様に
２個直列に接続した２倍周波数逓倍器の動作原理
を説明する。
子としては、かつてエサキダイオードが研究され
た。エサキダイオードにおいては、微分負性抵抗
素子の応用として、様々な高周波回路、デイジタ
ル回路が研究され、その１つとして微分負性抵抗
素子をｎ個直列に接続した。ｎ倍周波数逓倍器が
作製された。以下、その動作原理を説明するが、
簡単のために第３図に示す様な電流−電圧特性を
持つ微分負性抵抗素子Ｄ１，Ｄ２を第４図の様に
２個直列に接続した２倍周波数逓倍器の動作原理
を説明する。
第４図の回路の端子２１，２２は、それぞれ＋
Ｖ，−Ｖの電位であるとし、第４図中のＡ点より
見た動作点の特性図を、第５図ａ，ｂ，ｃに示
す。端子印加電圧2Vが2Vtより小さい場合は、第
５図ａのようにＡ点は低電圧状態のａの動作点を
とり、印加電圧の増大に伴い電流は増大する。印
加電圧が2Vtになると微分負性抵抗素子Ｄ１，４
２のうち一方が高電圧状態で、他方が低電圧状態
となる双安定状態に遷移し電流は減少する。更に
印加電圧を増加すると第５図ｂの様にＡ点はｂま
たはb′の双安定点を動作点としてとりながら電流
は増大する。印加電圧が4Vtになると、微分負性
抵抗素子Ｄ１，Ｄ２共に高電圧状態に遷移するた
め電流は流れなくなり、更に印加電圧を増すと第
５図ｃの様に電流は増大する。したがつて、端子
の電流−電圧特性は第６図の様に２個の負性抵抗
を示し、２倍周波数逓倍が行われる。ここで第６
図中、ａ，ｂ，ｄで示した点は第５図ａ，ｂ，ｃ
で示した動作点に対応する。
Ｖ，−Ｖの電位であるとし、第４図中のＡ点より
見た動作点の特性図を、第５図ａ，ｂ，ｃに示
す。端子印加電圧2Vが2Vtより小さい場合は、第
５図ａのようにＡ点は低電圧状態のａの動作点を
とり、印加電圧の増大に伴い電流は増大する。印
加電圧が2Vtになると微分負性抵抗素子Ｄ１，４
２のうち一方が高電圧状態で、他方が低電圧状態
となる双安定状態に遷移し電流は減少する。更に
印加電圧を増加すると第５図ｂの様にＡ点はｂま
たはb′の双安定点を動作点としてとりながら電流
は増大する。印加電圧が4Vtになると、微分負性
抵抗素子Ｄ１，Ｄ２共に高電圧状態に遷移するた
め電流は流れなくなり、更に印加電圧を増すと第
５図ｃの様に電流は増大する。したがつて、端子
の電流−電圧特性は第６図の様に２個の負性抵抗
を示し、２倍周波数逓倍が行われる。ここで第６
図中、ａ，ｂ，ｄで示した点は第５図ａ，ｂ，ｃ
で示した動作点に対応する。
以上は２倍周波数逓倍器の動作原理であるが、
更に微分負性抵抗素子をｎ個直列に接続したｎ倍
周波数逓倍器の動作原理も同様である。
更に微分負性抵抗素子をｎ個直列に接続したｎ倍
周波数逓倍器の動作原理も同様である。
以上述べたｎ倍周波数逓倍器は、ｎ個の負性抵
抗素子を配線により接続するため、信頼性が充分
でなく、また配線容量は高速動作の妨げとなる。
また集積化が難しく、その応用範囲に制限があつ
た。
抗素子を配線により接続するため、信頼性が充分
でなく、また配線容量は高速動作の妨げとなる。
また集積化が難しく、その応用範囲に制限があつ
た。
本発明の目的は、このような従来の欠点を除去
せしめて、信頼性が高く、より高速動作が可能
で、集積化も容易な周波数逓倍器に応用が可能で
ある半導体装置を提供することにある。
せしめて、信頼性が高く、より高速動作が可能
で、集積化も容易な周波数逓倍器に応用が可能で
ある半導体装置を提供することにある。
第１の発明の半導体装置は、電子の共鳴準位が
形成される第１の半導体層を挟んで、この第１の
半導体層より電子親和度が小さく、電子がトンネ
ル効果で通過できる厚さを有する高抵抗の第２の
半導体層が形成され、前記第１、第２の計３層の
半導体層を１単位として２単位以上、前記第２の
半導体層より電子親和度が大きく、かつＮ型導電
性を有する第３の半導体層により接続され、接続
された半導体層の両端に、前記第２の半導体層よ
り電子親和度が大きく、かつＮ型導電性を有する
第４の半導体層が形成され、この第４の半導体層
のＮ型導電層にそれぞれオーム性接触する電極が
形成されたことを特徴としている。
形成される第１の半導体層を挟んで、この第１の
半導体層より電子親和度が小さく、電子がトンネ
ル効果で通過できる厚さを有する高抵抗の第２の
半導体層が形成され、前記第１、第２の計３層の
半導体層を１単位として２単位以上、前記第２の
半導体層より電子親和度が大きく、かつＮ型導電
性を有する第３の半導体層により接続され、接続
された半導体層の両端に、前記第２の半導体層よ
り電子親和度が大きく、かつＮ型導電性を有する
第４の半導体層が形成され、この第４の半導体層
のＮ型導電層にそれぞれオーム性接触する電極が
形成されたことを特徴としている。
第２の発明の半導体装置は、正孔の共鳴準位が
形成される第１の半導体層を挟んで、この第１の
半導体層より電子親和度とバンドギヤツプの和が
大きく、正孔がトンネル効果で通過できる厚さを
有する高抵抗の第２の半導体層が形成され、前記
第１、第２の計３層の半導体層を１単位として２
単位以上、この第２の半導体層より電子親和度と
バンドギヤツプの和が小さく、かつＰ型導電性を
有する第３の半導体層により接続され、接続され
た半導体層の両端に、前記第２の半導体層より電
子親和度とバンドギヤツプの和が小さく、かつＰ
型導電性を有する第４の半導体層が形成され、こ
の第４の半導体層のＰ型導電層にそれぞれオーム
性接触する電極が形成されたことを特徴としてい
る。
形成される第１の半導体層を挟んで、この第１の
半導体層より電子親和度とバンドギヤツプの和が
大きく、正孔がトンネル効果で通過できる厚さを
有する高抵抗の第２の半導体層が形成され、前記
第１、第２の計３層の半導体層を１単位として２
単位以上、この第２の半導体層より電子親和度と
バンドギヤツプの和が小さく、かつＰ型導電性を
有する第３の半導体層により接続され、接続され
た半導体層の両端に、前記第２の半導体層より電
子親和度とバンドギヤツプの和が小さく、かつＰ
型導電性を有する第４の半導体層が形成され、こ
の第４の半導体層のＰ型導電層にそれぞれオーム
性接触する電極が形成されたことを特徴としてい
る。
本発明によれば、微分負性抵抗素子として共鳴
トンネルダイオードを用い、それを１つの半導体
基板上に積層するため、微分負性抵抗素子間を配
線により結合する必要もなく、また小型化、集積
化も容易であり、また高信頼性にも富む。
トンネルダイオードを用い、それを１つの半導体
基板上に積層するため、微分負性抵抗素子間を配
線により結合する必要もなく、また小型化、集積
化も容易であり、また高信頼性にも富む。
以下、本発明の半導体装置の実施例を説明す
る。
る。
第１図は、第１の本発明の一実施例である３倍
周波数逓倍器の構造断面図である。この３倍周波
数逓倍器は、電子の共鳴準位が形成される第１の
半導体層６を挟んで、この第１の半導体層より電
子親和度が小さく、電子がトンネル効果で通過で
きる厚さを有する高抵抗の第２の半導体層５が形
成され、第１、第２の計３層の半導体層を１単位
として３単位が、第２の半導体層５より電子親和
度が大きく、かつＮ型導電性を有する第３の半導
体層４により接続され、接続された半導体層の両
端に、第２の半導体層５より電子親和度が大き
く、かつＮ型導電性を有する第４の半導体層３が
形成され、この第４の半導体層３のＮ型導電層に
それぞれオーム性接触する電極１が形成されてい
る。
周波数逓倍器の構造断面図である。この３倍周波
数逓倍器は、電子の共鳴準位が形成される第１の
半導体層６を挟んで、この第１の半導体層より電
子親和度が小さく、電子がトンネル効果で通過で
きる厚さを有する高抵抗の第２の半導体層５が形
成され、第１、第２の計３層の半導体層を１単位
として３単位が、第２の半導体層５より電子親和
度が大きく、かつＮ型導電性を有する第３の半導
体層４により接続され、接続された半導体層の両
端に、第２の半導体層５より電子親和度が大き
く、かつＮ型導電性を有する第４の半導体層３が
形成され、この第４の半導体層３のＮ型導電層に
それぞれオーム性接触する電極１が形成されてい
る。
このような半導体装置は、次のようにして作製
される。
される。
まずN+−GaAs基板２上に例えば分子線エピタ
キシー法により不純物濃度３×1018cm-3のN+−
GaAsコンタクト層３を5000Å成長する。次に不
純物濃度５×1017cm-3のＮ−GaAs層４（1000
Å）、ノンドープAlAs障壁層５（30Å）、ノンド
ープGaAs井戸層６（70Å）、ノンドープAlAs障
壁層５（30Å）を１周期とする積層構造を３周期
順次成長し、更にＮ−GaAs層４、N+−GaAsコ
ンタクト層３を成長し、最後に通常の方法でオー
ミツク電極１を形成し、３倍周波数逓倍器が得ら
れる。
キシー法により不純物濃度３×1018cm-3のN+−
GaAsコンタクト層３を5000Å成長する。次に不
純物濃度５×1017cm-3のＮ−GaAs層４（1000
Å）、ノンドープAlAs障壁層５（30Å）、ノンド
ープGaAs井戸層６（70Å）、ノンドープAlAs障
壁層５（30Å）を１周期とする積層構造を３周期
順次成長し、更にＮ−GaAs層４、N+−GaAsコ
ンタクト層３を成長し、最後に通常の方法でオー
ミツク電極１を形成し、３倍周波数逓倍器が得ら
れる。
本実施例ではGaAs井戸層６を挟んだAlAs障壁
層５、およびさらにそれらを挟んだＮ−GaAs層
４で、１つの共鳴トンネルダイオード構造を形成
している。共鳴トンネルダイオードは、例えばソ
ルナー（Sollner）等によりアプライド・フイジ
イツクス・レターズ（Appl.Phys.Lett.），vol.43，
No.６，pp588−590，Sept.（1983）に報告されてい
る様に、顕著な微分負性抵抗を示し、かつ電荷の
輸送に要する遅延時間が著しく小さいことから、
超高速、新機能素子を構成する上で極めて有望で
ある。
層５、およびさらにそれらを挟んだＮ−GaAs層
４で、１つの共鳴トンネルダイオード構造を形成
している。共鳴トンネルダイオードは、例えばソ
ルナー（Sollner）等によりアプライド・フイジ
イツクス・レターズ（Appl.Phys.Lett.），vol.43，
No.６，pp588−590，Sept.（1983）に報告されてい
る様に、顕著な微分負性抵抗を示し、かつ電荷の
輸送に要する遅延時間が著しく小さいことから、
超高速、新機能素子を構成する上で極めて有望で
ある。
本実施例の素子は、この共鳴トンネル効果によ
り形成される３つの微分負性抵抗素子を３個直列
に接続した場合と等価であり、しかもそれが、１
つの基板上に半導体層を積層することにより実現
されている。
り形成される３つの微分負性抵抗素子を３個直列
に接続した場合と等価であり、しかもそれが、１
つの基板上に半導体層を積層することにより実現
されている。
本実施例では、共鳴トンネルダイオードを３個
用いた３倍周波数逓倍器を例にとり説明したが、
本発明の原理より明らかな通り、ｎ倍周波数逓倍
器を作製するには、本実施例で積層した３個の共
鳴トンネルダイオード構造を、単にｎ個の共鳴ト
ンネルダイオード構造を積層した構造に置き換え
るだけでよい。
用いた３倍周波数逓倍器を例にとり説明したが、
本発明の原理より明らかな通り、ｎ倍周波数逓倍
器を作製するには、本実施例で積層した３個の共
鳴トンネルダイオード構造を、単にｎ個の共鳴ト
ンネルダイオード構造を積層した構造に置き換え
るだけでよい。
第２図は、第２の本発明の一実施例である、正
孔の共鳴トンネルダイオードを用いた３倍周波数
逓倍器の構造断面図である。この３倍周波数逓倍
器は、正孔の共鳴準位が形成される第１の半導体
層１６を挟んで、この第１の半導体層１６より電
子親和度とバンドギヤツプの和が大きく、正孔が
トンネル効果で通過できる厚さを有する高抵抗の
第２の半導体層１５が形成され、前記第１、第２
のの計３層の半導体層を１単位として３単位が、
第２の半導体層１５より電子親和度とバンドギヤ
ツプの和が小さく、かつＰ型導電性を有する第３
の半導体層１４により接続され、接続された半導
体層の両端に、第２の半導体層１５より電子親和
度とバンドキヤツプの和が小さく、かつＰ型導電
性を有する第４の半導体層１３が形成され、この
第４の半導体層１３のＰ型導電層にそれぞれオー
ム性接触する電極１１が形成されている。
孔の共鳴トンネルダイオードを用いた３倍周波数
逓倍器の構造断面図である。この３倍周波数逓倍
器は、正孔の共鳴準位が形成される第１の半導体
層１６を挟んで、この第１の半導体層１６より電
子親和度とバンドギヤツプの和が大きく、正孔が
トンネル効果で通過できる厚さを有する高抵抗の
第２の半導体層１５が形成され、前記第１、第２
のの計３層の半導体層を１単位として３単位が、
第２の半導体層１５より電子親和度とバンドギヤ
ツプの和が小さく、かつＰ型導電性を有する第３
の半導体層１４により接続され、接続された半導
体層の両端に、第２の半導体層１５より電子親和
度とバンドキヤツプの和が小さく、かつＰ型導電
性を有する第４の半導体層１３が形成され、この
第４の半導体層１３のＰ型導電層にそれぞれオー
ム性接触する電極１１が形成されている。
このような半導体装置は、次のようにして作製
される。
される。
まずP+−GaAs基板１２上に例えば分子線エピ
タキシー法により、不純物濃度１×1019cm-3のP+
−GaAsコンタクト層１３を5000Å成長する。次
に不純物濃度１×1018cm-3のＰ−GaAs層１４
（1000Å）、ノンドープAlAs障壁層１５（30Å）、
ノンドープGaAs井戸層１６（50Å）、ノンドー
プAlAs障壁層１５（30Å）、を１周期とする積層
構造を３周期順次成長し、更にＰ−GaAs層１
４、P+−GaAsコンタクト層１３を成長し、最後
に通常の方法でオーミツク電極１１を形成し、３
倍周波数逓倍器が得られる。
タキシー法により、不純物濃度１×1019cm-3のP+
−GaAsコンタクト層１３を5000Å成長する。次
に不純物濃度１×1018cm-3のＰ−GaAs層１４
（1000Å）、ノンドープAlAs障壁層１５（30Å）、
ノンドープGaAs井戸層１６（50Å）、ノンドー
プAlAs障壁層１５（30Å）、を１周期とする積層
構造を３周期順次成長し、更にＰ−GaAs層１
４、P+−GaAsコンタクト層１３を成長し、最後
に通常の方法でオーミツク電極１１を形成し、３
倍周波数逓倍器が得られる。
本実施例の、第１図の実施例との相違は、電荷
として電子に代わりに正孔を用いた点にあり、そ
の動作原理は第３図の実施例と同様である。
として電子に代わりに正孔を用いた点にあり、そ
の動作原理は第３図の実施例と同様である。
以上の詳細な説明からも明らかな様に、本発明
によればｎ倍周波数逓倍器が、１つの半導体基板
上に形成でき、信頼性に富み、小型化、集積化、
高速性に富むｎ倍周波数逓倍器が実現でき、今後
の通信、情報技術に寄与するところが極めて大で
ある。
によればｎ倍周波数逓倍器が、１つの半導体基板
上に形成でき、信頼性に富み、小型化、集積化、
高速性に富むｎ倍周波数逓倍器が実現でき、今後
の通信、情報技術に寄与するところが極めて大で
ある。
第１図は本発明による電子の共鳴トンネル現象
を用いた３倍周波数逓倍器の基本構造断面図、第
２図は正孔の共鳴トンネル現象を用いた３倍周波
数逓倍器の基本構造断面図、第３図は負性抵抗素
子の電流−電圧特性図、第４図は従来技術におけ
る回路図、第５図、第６図は周波数逓倍機能を説
明するための電流−電圧特性図である。 １，１１……オーミツク電極、２……N+−
GaAs基板、３……N+−GaAs層、４……Ｎ−
GaAs層、５，１５……ノンドープAlAs層、６，
１６……ノンドープGaAs層、１２……P+−
GaAs基板、１３……P+−GaAs層、１４……Ｐ
−GaAs層。
を用いた３倍周波数逓倍器の基本構造断面図、第
２図は正孔の共鳴トンネル現象を用いた３倍周波
数逓倍器の基本構造断面図、第３図は負性抵抗素
子の電流−電圧特性図、第４図は従来技術におけ
る回路図、第５図、第６図は周波数逓倍機能を説
明するための電流−電圧特性図である。 １，１１……オーミツク電極、２……N+−
GaAs基板、３……N+−GaAs層、４……Ｎ−
GaAs層、５，１５……ノンドープAlAs層、６，
１６……ノンドープGaAs層、１２……P+−
GaAs基板、１３……P+−GaAs層、１４……Ｐ
−GaAs層。
Claims (1)
- 【特許請求の範囲】 １ 電子の共鳴準位が形成される第１の半導体層
を挟んで、この第１の半導体層より電子親和度が
小さく、電子がトンネル効果で通過できる厚さを
有する高抵抗の第２の半導体層が形成され、前記
第１、第２の計３層の半導体層を１単位として２
単位以上、前記第２の半導体層より電子親和度が
大きく、かつＮ型導電性を有する第３の半導体層
により接続され、接続された半導体層の両端に、
前記第２の半導体層より電子親和度が大きく、か
つＮ型導電性を有する第４の半導体層が形成さ
れ、この第４の半導体層のＮ型導電層にそれぞれ
オーム性接触する電極が形成されたことを特徴と
する半導体装置。 ２ 正孔の共鳴準位が形成される第１の半導体層
を挟んで、この第１の半導体層より電子親和度と
バンドギヤツプの和が大きく、正孔がトンネル効
果で通過できる厚さを有する高抵抗の第２の半導
体層が形成され、前記第１、第２の計３層の半導
体層を１単位として２単位以上、この第２の半導
体層より電子親和度とバンドギヤツプの和が小さ
く、かつＰ型導電性を有する第３の半導体層によ
り接続され、接続された半導体層の両端に、前記
第２の半導体層より電子親和度とバンドギヤツプ
の和が小さく、かつＰ型導電性を有する第４の半
導体層が形成され、この第４の半導体層のＰ型導
電層にそれぞれオーム性接触する電極が形成され
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11690187A JPS63283074A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11690187A JPS63283074A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283074A JPS63283074A (ja) | 1988-11-18 |
| JPH0570310B2 true JPH0570310B2 (ja) | 1993-10-04 |
Family
ID=14698445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11690187A Granted JPS63283074A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283074A (ja) |
-
1987
- 1987-05-15 JP JP11690187A patent/JPS63283074A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63283074A (ja) | 1988-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313117A (en) | Semiconductor logic circuit using two n-type negative resistance devices | |
| US4902912A (en) | Apparatus including resonant-tunneling device having multiple-peak current-voltage characteristics | |
| KR930002817B1 (ko) | 공진 터넬링 구조를 포함하는 디바이스 | |
| JPS63318782A (ja) | 半導体装置 | |
| JPH04111375A (ja) | 半導体レーザ素子 | |
| JPH0570310B2 (ja) | ||
| US5981969A (en) | Multiple peak resonant tunneling diode | |
| JP2546483B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| CA1284234C (en) | Apparatus including resonant-tunneling device having multiple-peak current-voltage characteristics | |
| US3996484A (en) | Interactive negative resistance multiple-stable state device | |
| EP0664565B1 (en) | Superconductor-normal conductor junction device | |
| JPH0760890B2 (ja) | 高速半導体装置 | |
| US3445733A (en) | Metal-degenerate semiconductor-insulator-metal sandwich exhibiting voltage controlled negative resistance characteristics | |
| US6188081B1 (en) | Fabrication process and structure of the metal-insulator-semiconductor-insulator-metal (MISIM) multiple-differential-resistance (MNDR) device | |
| JP3188932B2 (ja) | 半導体装置およびその利用方法 | |
| JPH0354852B2 (ja) | ||
| JPH0691287B2 (ja) | ヘテロ接合磁気センサ | |
| JPH0831591B2 (ja) | 高速半導体装置 | |
| JP3280558B2 (ja) | 半導体装置 | |
| JPH05291591A (ja) | 負性抵抗素子及びその製造方法並びに半導体装置 | |
| JP3138824B2 (ja) | 共鳴トンネル半導体装置 | |
| JP2518160B2 (ja) | 共鳴トンネル・ダイオ―ド | |
| JP3249998B2 (ja) | 半導体装置 | |
| JP3281936B2 (ja) | 論理回路 | |
| JPH0831472B2 (ja) | 高速半導体装置 |