JPH0831472B2 - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JPH0831472B2 JPH0831472B2 JP63079463A JP7946388A JPH0831472B2 JP H0831472 B2 JPH0831472 B2 JP H0831472B2 JP 63079463 A JP63079463 A JP 63079463A JP 7946388 A JP7946388 A JP 7946388A JP H0831472 B2 JPH0831472 B2 JP H0831472B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- semiconductor device
- base
- speed semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- 238000005513 bias potential Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速半導体装置に関し、特に共鳴トンネル・
バイポーラ・トランジスタに関する。
バイポーラ・トランジスタに関する。
〔従来の技術〕 共鳴トンネル効果は電子の通過に要する遅延時間が著
しく短く、かつ顕著な微分負性抵抗特性を示すことか
ら、超高速・新機能素子への応用が極めて有望であり各
所で研究開発が活発に行われるようになった。
しく短く、かつ顕著な微分負性抵抗特性を示すことか
ら、超高速・新機能素子への応用が極めて有望であり各
所で研究開発が活発に行われるようになった。
第10図および第11図はそれぞれ従来技術による共鳴ト
ンネル・バイポーラ・トランジスタ（RBT）の断面構造
図およびその動作を示すエネルギー・バンド図で、例え
ば二木らによりジャパニーズ・ジャーナル・オブ・アプ
ライド・フィズィクス（Jpn.J.Appl.Phys.）、第26巻,L
131頁,1987年に報告されているものである。この共鳴ト
ンネル・バイポーラ・トランジスタ（以下RBTという）
の断面図は、対称軸Ｙ−Ｙ′の片側面のみが示されてい
るが、第10図に示すように、N+GaAs基板９上に形成され
たｎ型AlGaAsエミッタ層１と、超格子層を形成するノン
ドープ・GaAs量子井戸層2aとノンドープAlGaAsポテンシ
ャル・バリア層2bとのサンドイッチ層と、ｐ型GaAsベー
ス層３と、ｎ型GaAsコレクタ層５とから成る。ここで、
10,11および12はそれぞれエミッタ，ベースおよびコレ
クタの各電極である。このRBTでは共鳴トンネル効果に
よって注入された電子がベース層３中をホット・エレク
トロンとなって走行するため、顕著な微分負性抵抗（ND
R）を有しており、高速に動作するフリップ・フロップ
等の構成が可能である。
ンネル・バイポーラ・トランジスタ（RBT）の断面構造
図およびその動作を示すエネルギー・バンド図で、例え
ば二木らによりジャパニーズ・ジャーナル・オブ・アプ
ライド・フィズィクス（Jpn.J.Appl.Phys.）、第26巻,L
131頁,1987年に報告されているものである。この共鳴ト
ンネル・バイポーラ・トランジスタ（以下RBTという）
の断面図は、対称軸Ｙ−Ｙ′の片側面のみが示されてい
るが、第10図に示すように、N+GaAs基板９上に形成され
たｎ型AlGaAsエミッタ層１と、超格子層を形成するノン
ドープ・GaAs量子井戸層2aとノンドープAlGaAsポテンシ
ャル・バリア層2bとのサンドイッチ層と、ｐ型GaAsベー
ス層３と、ｎ型GaAsコレクタ層５とから成る。ここで、
10,11および12はそれぞれエミッタ，ベースおよびコレ
クタの各電極である。このRBTでは共鳴トンネル効果に
よって注入された電子がベース層３中をホット・エレク
トロンとなって走行するため、顕著な微分負性抵抗（ND
R）を有しており、高速に動作するフリップ・フロップ
等の構成が可能である。
第12図は上記従来の共鳴トンネル・バイポーラ・トラ
ンジスタ（RBT）を用いて構成されたフリップ・フロッ
プの接続回路図を示すもので、エミッタ接地されたRBT
のコレクタ電極12は抵抗Ｒを介して電圧源VCCによって
駆動され、また、ベース電極11に入力端子Ｓから抵抗RS
を介して入力電圧が印加されることによって動作する。
この際、RBTのコレクタ電極12と抵抗Ｒの結接点の電位
が出力端子Ｑから取り出されるが、入力端子Ｓにバイア
ス電位を印加することによって出力端子Ｑの電位は２つ
の安定状態をもつようになり、このバイアス電位に対し
正か負の何れか一つのパルスを入力端子Ｓに入力するこ
とによってそれら２つの状態を切り換えることが可能に
なる。このように、このRBTを用いれば１個の能動素子
で簡潔なフリップ・フロップ回路を得ることができる。
ンジスタ（RBT）を用いて構成されたフリップ・フロッ
プの接続回路図を示すもので、エミッタ接地されたRBT
のコレクタ電極12は抵抗Ｒを介して電圧源VCCによって
駆動され、また、ベース電極11に入力端子Ｓから抵抗RS
を介して入力電圧が印加されることによって動作する。
この際、RBTのコレクタ電極12と抵抗Ｒの結接点の電位
が出力端子Ｑから取り出されるが、入力端子Ｓにバイア
ス電位を印加することによって出力端子Ｑの電位は２つ
の安定状態をもつようになり、このバイアス電位に対し
正か負の何れか一つのパルスを入力端子Ｓに入力するこ
とによってそれら２つの状態を切り換えることが可能に
なる。このように、このRBTを用いれば１個の能動素子
で簡潔なフリップ・フロップ回路を得ることができる。
ところで、フリップ・フロップを用いてカウンタまた
はシフト・レジスタ等を構成する際には、出力Ｑとその
逆出力が同時に得られることが要求されるので、第12
図のような１出力のフリップ・フロップは使いにくい。
すなわち、このような１出力のフリップ，フロップを用
いて２出力のフリップ・フロップを構成するためにはイ
ンバータ回路を併用する必要があり、この際、配線遅延
時間の増大、出力（Q,）間の位相遅れを生じて、高速
動作が困難となる。
はシフト・レジスタ等を構成する際には、出力Ｑとその
逆出力が同時に得られることが要求されるので、第12
図のような１出力のフリップ・フロップは使いにくい。
すなわち、このような１出力のフリップ，フロップを用
いて２出力のフリップ・フロップを構成するためにはイ
ンバータ回路を併用する必要があり、この際、配線遅延
時間の増大、出力（Q,）間の位相遅れを生じて、高速
動作が困難となる。
本発明の目的は、このような問題点に鑑み、簡潔な回
路構成によって２出力のフリップ・フロップ動作を実現
しうる共鳴トンネル効果バイポーラ・トランジスタの高
速半導体装置を提供することである。
路構成によって２出力のフリップ・フロップ動作を実現
しうる共鳴トンネル効果バイポーラ・トランジスタの高
速半導体装置を提供することである。
本発明によれば、高速半導体装置は、化合物半導体基
板と、前記化合物半導体基板上に一つの一導電型エミッ
タ層を互いに共用して超格子層，逆導電型ベース層およ
び一導電型コレクタ層の順に上下対称に配置形成される
一対の同一導電型共鳴トンネル・バイポーラ・トランジ
スタから成り、前記一対の同一導電型共鳴トンネル・バ
イポーラ・トランジスタは前記超格子層を形成する量子
井戸層内に互いに異なるエネルギー準位の電子および正
孔のサブバンドをそれぞれ生成して形成されることを含
む。
板と、前記化合物半導体基板上に一つの一導電型エミッ
タ層を互いに共用して超格子層，逆導電型ベース層およ
び一導電型コレクタ層の順に上下対称に配置形成される
一対の同一導電型共鳴トンネル・バイポーラ・トランジ
スタから成り、前記一対の同一導電型共鳴トンネル・バ
イポーラ・トランジスタは前記超格子層を形成する量子
井戸層内に互いに異なるエネルギー準位の電子および正
孔のサブバンドをそれぞれ生成して形成されることを含
む。
本発明によれば、一つの基板上に一対の同一導電型の
共鳴トンネル・バイポーラ・トランジスタが互いに異な
るエネルギー準位の電子および正孔のサブバンドを生成
する超格子層をそれぞれ独立に備えて形成される。従っ
て、それぞれのトランジスタはベース層に加わる入力信
号に対してそれぞれ独立に微分負性抵抗素子として振舞
うことができ、２出力のフリップ・フロップ、排他的OR
/NORその他の論理演算動作を一つの素子のみによって行
い得る。
共鳴トンネル・バイポーラ・トランジスタが互いに異な
るエネルギー準位の電子および正孔のサブバンドを生成
する超格子層をそれぞれ独立に備えて形成される。従っ
て、それぞれのトランジスタはベース層に加わる入力信
号に対してそれぞれ独立に微分負性抵抗素子として振舞
うことができ、２出力のフリップ・フロップ、排他的OR
/NORその他の論理演算動作を一つの素子のみによって行
い得る。
以下図面を参照して本発明を詳細に説明する。
第１図および第２図はそれぞれ本発明高速半導体装置
の一実施例を示す断面構造図およびそれに対応する伝導
帯プロフィル図である。本実施例によれば、その断面図
は従来例と同じく対称軸Ｙ−Ｙ′の片側面のみが示さ
れ、N+GaAs基板９上にｎ型AlGaAs共通エミッタ層１を挟
み上下対称に一対のRBTを配置するようにそれぞれ形成
される互いに異なる膜厚の第１および第２のノンドープ
GaAs量子井戸層2a1,2a2と第１および第２のノンドープA
l.5Ga.5Asポテンシャル・バリア層2b1,2b2のそれぞれサ
ンドイッチ構造から成る一対の第１および第２の超格子
層と、一対の第１および第２のＰ型GasAsベース層3a,3b
と、一対の第１および第２のｎ型GaAsコレクタ層5a,5b
と、n+GaAsコレクタ・コンタクト層６とを含む。ここ
で、10、11a,11bおよび12a,12bはそれぞれ共通エミッタ
電極、第１および第２のベース電極およびコレクタ電極
である。本実施例によれば、量子井戸層2a1には電子お
よび正孔のサブバンドEn,Enh（ｎ＝1,2,…）が生成さ
れ、量子井戸層2a2内には電子および正孔のサブバンド
Ｅ′n,E′nh（ｎ＝1,2,…）がそれぞれ生成される。一
般に知られているように、量子井戸層の幅をＬとし、キ
ャリアの有効質量をｍとしたときのサブバンドのエネル
ギー準位は で表される。但し、 はプランク（Planck）定数、πは円周率である。従っ
て、量子井戸層2a1,2a2の膜厚を適当に設定することに
よって、２つの量子井戸層におけるサブバンドのエネル
ギー準位En,E′ｎを互いに異ならしめることが可能とな
る。本実施例では、量子井戸層2a1の膜厚の方が2a2膜厚
より厚膜とされ、第２図のプロフィルのように、各サブ
バンドのエネルギー準位がE1＜Ｅ′１＜E2の順番になる
ように設定される。
の一実施例を示す断面構造図およびそれに対応する伝導
帯プロフィル図である。本実施例によれば、その断面図
は従来例と同じく対称軸Ｙ−Ｙ′の片側面のみが示さ
れ、N+GaAs基板９上にｎ型AlGaAs共通エミッタ層１を挟
み上下対称に一対のRBTを配置するようにそれぞれ形成
される互いに異なる膜厚の第１および第２のノンドープ
GaAs量子井戸層2a1,2a2と第１および第２のノンドープA
l.5Ga.5Asポテンシャル・バリア層2b1,2b2のそれぞれサ
ンドイッチ構造から成る一対の第１および第２の超格子
層と、一対の第１および第２のＰ型GasAsベース層3a,3b
と、一対の第１および第２のｎ型GaAsコレクタ層5a,5b
と、n+GaAsコレクタ・コンタクト層６とを含む。ここ
で、10、11a,11bおよび12a,12bはそれぞれ共通エミッタ
電極、第１および第２のベース電極およびコレクタ電極
である。本実施例によれば、量子井戸層2a1には電子お
よび正孔のサブバンドEn,Enh（ｎ＝1,2,…）が生成さ
れ、量子井戸層2a2内には電子および正孔のサブバンド
Ｅ′n,E′nh（ｎ＝1,2,…）がそれぞれ生成される。一
般に知られているように、量子井戸層の幅をＬとし、キ
ャリアの有効質量をｍとしたときのサブバンドのエネル
ギー準位は で表される。但し、 はプランク（Planck）定数、πは円周率である。従っ
て、量子井戸層2a1,2a2の膜厚を適当に設定することに
よって、２つの量子井戸層におけるサブバンドのエネル
ギー準位En,E′ｎを互いに異ならしめることが可能とな
る。本実施例では、量子井戸層2a1の膜厚の方が2a2膜厚
より厚膜とされ、第２図のプロフィルのように、各サブ
バンドのエネルギー準位がE1＜Ｅ′１＜E2の順番になる
ように設定される。
かかる構造の高速半導体装置はつぎのように動作す
る。
る。
第３図（ａ），（ｂ），（ｃ）は本発明高速半導体装
置の基本動作を説明する伝導帯プロフィル図である。こ
こで２つのベース電極11a,11bを短絡してこれに異なる
レベルの信号パルスを加えた場合を考える。以下では説
明を簡単化するために、共通エミッタ層１をE,ベース層
3a,3bをB,コレクタ層5aをC,コレクタ層5bをＣ′とそれ
ぞれ呼ぶことにする。
置の基本動作を説明する伝導帯プロフィル図である。こ
こで２つのベース電極11a,11bを短絡してこれに異なる
レベルの信号パルスを加えた場合を考える。以下では説
明を簡単化するために、共通エミッタ層１をE,ベース層
3a,3bをB,コレクタ層5aをC,コレクタ層5bをＣ′とそれ
ぞれ呼ぶことにする。
いま、ベース・エミッタ間電圧VBEが2E1/q程度である
場合では（但し、ｑは電子の電荷量）第３図（ａ）に示
すように、量子井戸2a1のサブバンド基底準位E1におけ
る共鳴トンネル効果によってベースに注入された電子が
ホットエレクトロンとなってコレクタ層5aに到達するの
で、コレクタＣに電流ICが流れる。他方、ベース層3aか
らは軽い正孔が共鳴トンネル効果によってエミッタ１に
注入されたベース電流IBなす。この時、コレクタＣ′に
は電流は流れない。ここで、VBEが2E′1/q程度になる
と、第３図（ｂ）に示す量子井戸2a2における基底準位
Ｅ′１における共鳴トンネルが起こり、コレクタＣ′に
電流IC′が流れる。このとき、ポテンシャル・バリア層
2b1,2b2の価電子帯におけるバリアの高さは低いため、
２重バリア構造が変形して共鳴トンネルが起こらなくな
るので、他方のRBT側ではベース電流は流れない。この
時、一方のRBT側におけるコレクタＣには電流が流れな
くなる。更にVBEが2E2/q程度になると、エネルギー準位
E2における共鳴トンネルが生じて、一方のコレクタＣ′
には電流が流れない状態となる。（第３図（ｃ）参
照）。このように一つのエミッタ層１を共用して一対の
RBTを構成する本発明の高速半導体装置は、一方のRBTの
コレクタICおよびベース電流IBはVBE＝2E1/qで微分負性
抵抗（NDR）を生じ、また、他方のRBTにおいてはコレク
タ電流IC′がVBE＝2E′1/qで微分負性抵抗（NDR）を生
じる。すなわち、異なるベース・エミッタ間電圧VBEに
応答してコレクタ電流およびベース電流がそれぞれ微分
負性抵抗を示すので、２出力のフリップ・フロップ等を
単独素子で容易に構成することが可能となる。
場合では（但し、ｑは電子の電荷量）第３図（ａ）に示
すように、量子井戸2a1のサブバンド基底準位E1におけ
る共鳴トンネル効果によってベースに注入された電子が
ホットエレクトロンとなってコレクタ層5aに到達するの
で、コレクタＣに電流ICが流れる。他方、ベース層3aか
らは軽い正孔が共鳴トンネル効果によってエミッタ１に
注入されたベース電流IBなす。この時、コレクタＣ′に
は電流は流れない。ここで、VBEが2E′1/q程度になる
と、第３図（ｂ）に示す量子井戸2a2における基底準位
Ｅ′１における共鳴トンネルが起こり、コレクタＣ′に
電流IC′が流れる。このとき、ポテンシャル・バリア層
2b1,2b2の価電子帯におけるバリアの高さは低いため、
２重バリア構造が変形して共鳴トンネルが起こらなくな
るので、他方のRBT側ではベース電流は流れない。この
時、一方のRBT側におけるコレクタＣには電流が流れな
くなる。更にVBEが2E2/q程度になると、エネルギー準位
E2における共鳴トンネルが生じて、一方のコレクタＣ′
には電流が流れない状態となる。（第３図（ｃ）参
照）。このように一つのエミッタ層１を共用して一対の
RBTを構成する本発明の高速半導体装置は、一方のRBTの
コレクタICおよびベース電流IBはVBE＝2E1/qで微分負性
抵抗（NDR）を生じ、また、他方のRBTにおいてはコレク
タ電流IC′がVBE＝2E′1/qで微分負性抵抗（NDR）を生
じる。すなわち、異なるベース・エミッタ間電圧VBEに
応答してコレクタ電流およびベース電流がそれぞれ微分
負性抵抗を示すので、２出力のフリップ・フロップ等を
単独素子で容易に構成することが可能となる。
第４図および第５図はそれぞれ本発明高速半導体装置
を用いたフリップ・フロップの接続回路図およびその動
作電流−電圧特性図である。
を用いたフリップ・フロップの接続回路図およびその動
作電流−電圧特性図である。
本発明高速半導体装置によるフリップ・フロップは、
エミッタ接地された本発明高速半導体装置Ｔの２つにコ
レクタ電極12aおよび12bが抵抗R1およびR2を介してそれ
ぞれ電圧源VCCに接続され、共通接続された２つのベー
ス端子11a,11bに抵抗RSを介して入力電圧が印加される
ことによってフリップ・フロップ動作し、コレクタ電極
12aと抵抗R1の結接点およびコレクタ電極12bと抵抗R2と
の結接点の電位がそれぞれ出力端子Q,Qから取り出され
る。この際、入力端子Ｓにバイアス電位VBを印加するこ
とによって、ベース電流IBにおける微分負性抵抗NDRに
起因する２つの安定状態が、ベース・エミッタ間電圧V
BEの低い状態（V0）と高い状態（V1）においてそれぞれ
形成される。このベース・エミッタ間電圧VBEの低い状
態（V0）と高い状態（V1）の値は抵抗RSを調整すること
によって、V0≒2E1/q,V1≒2E1′/qにそれぞれ設定する
ことができる。従って、VBEがV0であれば、第３図
（ａ）に従って、一方のRBTのコレクタＣは導通してコ
レクタ電流ICが流れ、他方のRBTのコレクタＣ′には電
流が流れないため、出力Ｑは低電圧状態、すなわち
“L"、出力は高電圧状態、すなわち“H"となる。ま
た、VBE＝V1であれば、第３図（ｂ）に従って、一方のR
BTのコレクタＣには電流は流れず他方のRBTのコレクタ
Ｃ′のみが導通するため、出力Ｑは“H",出力は“L"
状態となる。
エミッタ接地された本発明高速半導体装置Ｔの２つにコ
レクタ電極12aおよび12bが抵抗R1およびR2を介してそれ
ぞれ電圧源VCCに接続され、共通接続された２つのベー
ス端子11a,11bに抵抗RSを介して入力電圧が印加される
ことによってフリップ・フロップ動作し、コレクタ電極
12aと抵抗R1の結接点およびコレクタ電極12bと抵抗R2と
の結接点の電位がそれぞれ出力端子Q,Qから取り出され
る。この際、入力端子Ｓにバイアス電位VBを印加するこ
とによって、ベース電流IBにおける微分負性抵抗NDRに
起因する２つの安定状態が、ベース・エミッタ間電圧V
BEの低い状態（V0）と高い状態（V1）においてそれぞれ
形成される。このベース・エミッタ間電圧VBEの低い状
態（V0）と高い状態（V1）の値は抵抗RSを調整すること
によって、V0≒2E1/q,V1≒2E1′/qにそれぞれ設定する
ことができる。従って、VBEがV0であれば、第３図
（ａ）に従って、一方のRBTのコレクタＣは導通してコ
レクタ電流ICが流れ、他方のRBTのコレクタＣ′には電
流が流れないため、出力Ｑは低電圧状態、すなわち
“L"、出力は高電圧状態、すなわち“H"となる。ま
た、VBE＝V1であれば、第３図（ｂ）に従って、一方のR
BTのコレクタＣには電流は流れず他方のRBTのコレクタ
Ｃ′のみが導通するため、出力Ｑは“H",出力は“L"
状態となる。
ところで、いまVBE＝V0である時、入力端子Ｓにバイ
アス電位VBに対し正のパルスが入力されると、VBEはV0
からV1に遷移し出力Ｑととは互いに反転するが、VBE
がV0である状態である時負のパルスが入力されてもVBE
はV0にとどまるので、出力は保持される。同様に、VBE
がV1なる状態の時、入力端子Ｓにバイアス電位VBに対し
負のパルスを入力することによって、VBEをV1なる状態
からV0なる状態に遷移させることも可能である。正の入
力をS0,負の入力をR0であらわすと、第４図の回路の入
出力の真理表は第１表のようになり、これから、２出力
フリップ・フロップ動作になっていることが確められ
る。
アス電位VBに対し正のパルスが入力されると、VBEはV0
からV1に遷移し出力Ｑととは互いに反転するが、VBE
がV0である状態である時負のパルスが入力されてもVBE
はV0にとどまるので、出力は保持される。同様に、VBE
がV1なる状態の時、入力端子Ｓにバイアス電位VBに対し
負のパルスを入力することによって、VBEをV1なる状態
からV0なる状態に遷移させることも可能である。正の入
力をS0,負の入力をR0であらわすと、第４図の回路の入
出力の真理表は第１表のようになり、これから、２出力
フリップ・フロップ動作になっていることが確められ
る。
さらに、本発明によれば、排他的OR,非排他的NORといっ
た複数の論理演算を同時に行うことも可能である。
た複数の論理演算を同時に行うことも可能である。
第６図および第７図はそれぞれ本発明高速半導体装置
で構成された排他的OR/NORの接続回路図およびその論理
演算機能を説明する電流−電圧特性図である。
で構成された排他的OR/NORの接続回路図およびその論理
演算機能を説明する電流−電圧特性図である。
本発明高速半導体装置による排他的OR/NOR回路は、エ
ミッタ接地された本発明高速半導体装置Ｔの２つのコレ
クタ電極12aおよび12bが抵抗R1およびR2を介してそれぞ
れ電圧源VCCに接続され、共通接続された２つのベース
端子11a,11bに２つの入力端子A,Bからそれぞれ抵抗Ra,R
bを介して異なる２つの入力電圧が印加されることによ
って動作し、コレクタ電極12aと抵抗R1の結接点および
コレクタ電極12bと抵抗R2との結接点の電位がそれぞれ
出力端子X,Yから取り出される。この回路によると、抵
抗Ra,Rbを適当に設定することによって、第５図のよう
なベース電流IBにおける２安定状態が生じないようにす
ることができる。従って、ベース・エミッタ間電圧の低
い状態（V0）および高い状態（V1,V2）をそれぞれV0≒2
E1/qおよびV1≒2E1′/q,V2≒2E2/qとし、且つ、電圧V0/
2を“0"レベル、V1−V0/2を“1"レベルにそれぞれ設定
して入力端子A,Bにいずれかを与える場合を想定する
と、入力A,Bがいずれも“0"であるか、またはいずれも
が“1"であれば、ベース・エミッタ間電圧VBEはそれぞ
れV0または約V2となるので、第７図の電流−電圧特性か
ら明かなように、どちらの場合も一方のRBTのコレクタ
Ｃが導通してコレクタ電流ICが流れ、他方のRBTのコレ
クタＣ′に電流Ｉ′Ｃは流れない状態になる。すなわ
ち、出力端子Ｘの出力は“L"となり、出力端子Ｙの出力
は“H"となる。同様に入力A,B互いに異なるときは、VBE
＝V1になるので出力Ｘが“H",出力Ｙが“L"となる。こ
れを真理表で表すと第２表のようになり、ＸはＡとＢの
排他的OR,YはＡとＢの排他的NORになっていることが確
かめられる。
ミッタ接地された本発明高速半導体装置Ｔの２つのコレ
クタ電極12aおよび12bが抵抗R1およびR2を介してそれぞ
れ電圧源VCCに接続され、共通接続された２つのベース
端子11a,11bに２つの入力端子A,Bからそれぞれ抵抗Ra,R
bを介して異なる２つの入力電圧が印加されることによ
って動作し、コレクタ電極12aと抵抗R1の結接点および
コレクタ電極12bと抵抗R2との結接点の電位がそれぞれ
出力端子X,Yから取り出される。この回路によると、抵
抗Ra,Rbを適当に設定することによって、第５図のよう
なベース電流IBにおける２安定状態が生じないようにす
ることができる。従って、ベース・エミッタ間電圧の低
い状態（V0）および高い状態（V1,V2）をそれぞれV0≒2
E1/qおよびV1≒2E1′/q,V2≒2E2/qとし、且つ、電圧V0/
2を“0"レベル、V1−V0/2を“1"レベルにそれぞれ設定
して入力端子A,Bにいずれかを与える場合を想定する
と、入力A,Bがいずれも“0"であるか、またはいずれも
が“1"であれば、ベース・エミッタ間電圧VBEはそれぞ
れV0または約V2となるので、第７図の電流−電圧特性か
ら明かなように、どちらの場合も一方のRBTのコレクタ
Ｃが導通してコレクタ電流ICが流れ、他方のRBTのコレ
クタＣ′に電流Ｉ′Ｃは流れない状態になる。すなわ
ち、出力端子Ｘの出力は“L"となり、出力端子Ｙの出力
は“H"となる。同様に入力A,B互いに異なるときは、VBE
＝V1になるので出力Ｘが“H",出力Ｙが“L"となる。こ
れを真理表で表すと第２表のようになり、ＸはＡとＢの
排他的OR,YはＡとＢの排他的NORになっていることが確
かめられる。
第８図および第９図はそれぞれ本発明高速半導体装置
の実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図である。本実施例によれば、その断面図は
前実施例と同じく対称軸Ｙ−Ｙ′の片側面のみが示さ
れ、N+GaAs基板９上にｎ形AlGaAs共通エミッタ層１を挟
み上下対称に一対のRBTを配置するようにそれぞれ形成
されるノンドープIn.1Ga.9As量子井戸層2a1′とノンド
ープAlAsポテンシャル・バリア層2b1′およびノンドー
プGaAs量子井戸層2a2′とノンドープAlAsポテンシャル
・バリア層2b2′のそれぞれサンドイッチ構造から成る
一対の第１および第２の超格子層と、一対の第１および
第２のＰ型GaAsベース層3a,3bと、一対の第１および第
２のｎ型GaAsコレクタ層5a,5bと、n+GaAsコレクタ・コ
ンタクト層６とを含む。ここで、10は共通エミッタ電
極、11a,11bはそれぞれ第１および第２のベース電極、1
2a,12bはそれぞれ第１および第２のコレクタ電極であ
る。本実施例によれば、量子井戸層2a1′内には電子お
よび正孔のサブバンドEn,Enh（ｎ＝1,2,…）がそれぞれ
生成され、また、量子井戸層2a2′内には電子および正
孔のサブバンドＥ′n,E′nhがそれぞれ生成される。AlA
sとInGaAsは格子定数が異なるが、InGaAs量子井戸層2
a1′の厚みを30A程度とミスフィット転位が形成される
臨界膜厚（約100A）以下にすることによって、弾性歪み
が格子不整を緩和する歪み格子層となり、良好な界面が
形成される。ここでInGaAsはGaAsよりバンド・ギャップ
が狭いため、In.1Ga.9As/GaAsにおける伝導帯オフセッ
ト分（約100meV）だけ両側に位置するエミッタ層１，ベ
ース3aより伝導帯下端が低エネルギーとなる。したがっ
て、第９図のバンドのような伝導帯プロフィルとなっ
て、量子井戸層2a1′と2a2′の膜厚を前実施例の如く異
ならしめないでもE1＜E1′＜E2が達成され、本発明によ
る高速半導体装置を実現することができる。以上の説明
では材料系としてGaAs/AlGaAsを例にとったが、本発明
による高速半導体装置は勿論この材料系に限ることな
く、他の組み合わせによっても実現可能である。
の実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図である。本実施例によれば、その断面図は
前実施例と同じく対称軸Ｙ−Ｙ′の片側面のみが示さ
れ、N+GaAs基板９上にｎ形AlGaAs共通エミッタ層１を挟
み上下対称に一対のRBTを配置するようにそれぞれ形成
されるノンドープIn.1Ga.9As量子井戸層2a1′とノンド
ープAlAsポテンシャル・バリア層2b1′およびノンドー
プGaAs量子井戸層2a2′とノンドープAlAsポテンシャル
・バリア層2b2′のそれぞれサンドイッチ構造から成る
一対の第１および第２の超格子層と、一対の第１および
第２のＰ型GaAsベース層3a,3bと、一対の第１および第
２のｎ型GaAsコレクタ層5a,5bと、n+GaAsコレクタ・コ
ンタクト層６とを含む。ここで、10は共通エミッタ電
極、11a,11bはそれぞれ第１および第２のベース電極、1
2a,12bはそれぞれ第１および第２のコレクタ電極であ
る。本実施例によれば、量子井戸層2a1′内には電子お
よび正孔のサブバンドEn,Enh（ｎ＝1,2,…）がそれぞれ
生成され、また、量子井戸層2a2′内には電子および正
孔のサブバンドＥ′n,E′nhがそれぞれ生成される。AlA
sとInGaAsは格子定数が異なるが、InGaAs量子井戸層2
a1′の厚みを30A程度とミスフィット転位が形成される
臨界膜厚（約100A）以下にすることによって、弾性歪み
が格子不整を緩和する歪み格子層となり、良好な界面が
形成される。ここでInGaAsはGaAsよりバンド・ギャップ
が狭いため、In.1Ga.9As/GaAsにおける伝導帯オフセッ
ト分（約100meV）だけ両側に位置するエミッタ層１，ベ
ース3aより伝導帯下端が低エネルギーとなる。したがっ
て、第９図のバンドのような伝導帯プロフィルとなっ
て、量子井戸層2a1′と2a2′の膜厚を前実施例の如く異
ならしめないでもE1＜E1′＜E2が達成され、本発明によ
る高速半導体装置を実現することができる。以上の説明
では材料系としてGaAs/AlGaAsを例にとったが、本発明
による高速半導体装置は勿論この材料系に限ることな
く、他の組み合わせによっても実現可能である。
以上詳細な説明から明らかなように、本発明によれ
ば、極めて簡潔な回路構成によって２出力のフリップ・
フロップ動作を可能にし、また、論理演算機能も有する
高速半導体装置を実現することができるので、今後の通
信・情報技術に寄与するところがきわめて大きい。
ば、極めて簡潔な回路構成によって２出力のフリップ・
フロップ動作を可能にし、また、論理演算機能も有する
高速半導体装置を実現することができるので、今後の通
信・情報技術に寄与するところがきわめて大きい。
第１図および第２図はそれぞれ本発明高速半導体装置の
一実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図、第３図（ａ），（ｂ），（ｃ）は本発明
高速半導体装置の基本動作を説明する伝導帯プロフィル
図、第４図および第５図はそれぞれ本発明高速半導体装
置を用いたフリップ・フロップの接続回路図およびその
動作電流−電圧特性図、第６図および第７図は本発明高
速半導体装置で構成された排他的OR/NORの接続回路図お
よびその論理演算機能を説明する電流−電圧特性図、第
８図および第９図はそれぞれ本発明高速半導体装置の他
の実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図、第10図および第11図はそれぞれ従来技術
による共鳴トンネル・バイポーラ・トランジスタ（RB
T）の断面構造図およびその動作を示すエネルギー・バ
ンド図、第12図は上記従来の共鳴トンネル・バイポーラ
・トランジスタを用いて構成されたフリップ・フロップ
の接続回路図である。１ ……ｎ型AlGaAs共通エミッタ層、2a,2a2,2a2′……超
格子層を形成するノンドープGaAs量子井戸層、2b1,2b2
……超格子層を形成するノンドープAlGaAsポテンシャル
・バリア層、2b1′,2b2′……超格子層を形成するノン
ドープAlAsポテンシャル・バリア層、3a,3b……ｐ型GaA
sベース層、5a,5b……ｎ型GaAsコレクタ層、６……n+Ga
Asコレクタ層、９……n+GaAs基板、10……共通エミッタ
電極、11a,11b……ベース電極、12a,12b……コレクタ電
極、2a1′……ノンドープInGaAs量子井戸層、En,En′,E
nh,E′nh……サブバンド準位、Ｔ……高速半導体装置、
Rs,R1,R2,Ra,Rb,R……抵抗、VCC……電圧源。
一実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図、第３図（ａ），（ｂ），（ｃ）は本発明
高速半導体装置の基本動作を説明する伝導帯プロフィル
図、第４図および第５図はそれぞれ本発明高速半導体装
置を用いたフリップ・フロップの接続回路図およびその
動作電流−電圧特性図、第６図および第７図は本発明高
速半導体装置で構成された排他的OR/NORの接続回路図お
よびその論理演算機能を説明する電流−電圧特性図、第
８図および第９図はそれぞれ本発明高速半導体装置の他
の実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図、第10図および第11図はそれぞれ従来技術
による共鳴トンネル・バイポーラ・トランジスタ（RB
T）の断面構造図およびその動作を示すエネルギー・バ
ンド図、第12図は上記従来の共鳴トンネル・バイポーラ
・トランジスタを用いて構成されたフリップ・フロップ
の接続回路図である。１ ……ｎ型AlGaAs共通エミッタ層、2a,2a2,2a2′……超
格子層を形成するノンドープGaAs量子井戸層、2b1,2b2
……超格子層を形成するノンドープAlGaAsポテンシャル
・バリア層、2b1′,2b2′……超格子層を形成するノン
ドープAlAsポテンシャル・バリア層、3a,3b……ｐ型GaA
sベース層、5a,5b……ｎ型GaAsコレクタ層、６……n+Ga
Asコレクタ層、９……n+GaAs基板、10……共通エミッタ
電極、11a,11b……ベース電極、12a,12b……コレクタ電
極、2a1′……ノンドープInGaAs量子井戸層、En,En′,E
nh,E′nh……サブバンド準位、Ｔ……高速半導体装置、
Rs,R1,R2,Ra,Rb,R……抵抗、VCC……電圧源。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/201 29/73 29/88 Ｈ０３Ｋ 3/313 Ｈ０１Ｌ 27/06 １０１ Ｂ 29/88 Ｓ
Claims (1)
- 【請求項１】化合物半導体基板と、前記化合物半導体基
板上に一つの一導電型エミッタ層を互いに共用して超格
子層，逆導電型ベース層および一導電型コレクタ層の順
に上下対称に配置形成される一対の同一導電型共鳴トン
ネル・バイポーラ・トランジスタから成り、前記一対の
同一導電型共鳴トンネル・バイポーラ・トランジスタは
前記超格子層を形成する量子井戸層内に互いに異なるエ
ネルギー準位の電子および正孔のサブバンドをそれぞれ
生成して形成されることを特徴とする高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079463A JPH0831472B2 (ja) | 1988-03-30 | 1988-03-30 | 高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079463A JPH0831472B2 (ja) | 1988-03-30 | 1988-03-30 | 高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251662A JPH01251662A (ja) | 1989-10-06 |
| JPH0831472B2 true JPH0831472B2 (ja) | 1996-03-27 |
Family
ID=13690577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079463A Expired - Lifetime JPH0831472B2 (ja) | 1988-03-30 | 1988-03-30 | 高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831472B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2522688Y2 (ja) * | 1989-10-31 | 1997-01-16 | 横河電機株式会社 | トリガー回路 |
| EP0510557A3 (en) * | 1991-04-22 | 1994-06-22 | Nippon Telegraph & Telephone | Resonant tunneling transistor |
-
1988
- 1988-03-30 JP JP63079463A patent/JPH0831472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01251662A (ja) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021841A (en) | Semiconductor device with controlled negative differential resistance characteristic | |
| US5389804A (en) | Resonant-tunneling heterojunction bipolar transistor device | |
| JP2773487B2 (ja) | トンネルトランジスタ | |
| Bonnefoi et al. | Inverted base‐collector tunnel transistors | |
| JPH088350B2 (ja) | 半導体装置 | |
| US4902912A (en) | Apparatus including resonant-tunneling device having multiple-peak current-voltage characteristics | |
| US4853753A (en) | Resonant-tunneling device, and mode of device operation | |
| EP0068064A1 (en) | Semiconductor circuit including a resonant quantum mechanical tunnelling triode device | |
| JP2746771B2 (ja) | 半導体装置 | |
| JPH01186683A (ja) | 半導体装置 | |
| JPH0665217B2 (ja) | トランジスタ | |
| JPH0831472B2 (ja) | 高速半導体装置 | |
| JPH06296011A (ja) | 半導体デバイス | |
| JPH0831591B2 (ja) | 高速半導体装置 | |
| US5280182A (en) | Resonant tunneling transistor with barrier layers | |
| EP0322773B1 (en) | Semiconductor device with semimetal | |
| CA1284234C (en) | Apparatus including resonant-tunneling device having multiple-peak current-voltage characteristics | |
| JPH0760890B2 (ja) | 高速半導体装置 | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JPH05206152A (ja) | トンネルトランジスタ | |
| JPS60263471A (ja) | 半導体装置 | |
| JPS60254657A (ja) | 半導体装置 | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| US5712491A (en) | Lateral theta device | |
| JPH0834213B2 (ja) | 共鳴トンネル半導体装置 |