JPH0570970B2 - - Google Patents
Info
- Publication number
- JPH0570970B2 JPH0570970B2 JP58072073A JP7207383A JPH0570970B2 JP H0570970 B2 JPH0570970 B2 JP H0570970B2 JP 58072073 A JP58072073 A JP 58072073A JP 7207383 A JP7207383 A JP 7207383A JP H0570970 B2 JPH0570970 B2 JP H0570970B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- resistor
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、周波数発電機の出力信号が入力され
るモータ制御用回路の入力段に設けられ、信号中
のノイズによる誤動作防止に用いることのできる
シユミツト回路に関するものである。
るモータ制御用回路の入力段に設けられ、信号中
のノイズによる誤動作防止に用いることのできる
シユミツト回路に関するものである。
（従来例の構成とその問題点）
一般のシユミツト回路は、第１図に示したよう
に構成されており、双安定マルチバイブレータの
一種と考えられる。図に示すように、第１のトラ
ンジスタのベースに入力信号が与えられ、第２の
トランジスタのベースには、第１のトランジスタ
のコレクタ電圧を抵抗器で分圧したものが入力さ
れ、かつ両トランジスタのエミツタを結合するこ
とにより、両トランジスタのオン、オフをヒステ
リシス幅を持たせて交互に切換える回路構成であ
る。以下、第２図を参照しながら定量的に検討す
る。
に構成されており、双安定マルチバイブレータの
一種と考えられる。図に示すように、第１のトラ
ンジスタのベースに入力信号が与えられ、第２の
トランジスタのベースには、第１のトランジスタ
のコレクタ電圧を抵抗器で分圧したものが入力さ
れ、かつ両トランジスタのエミツタを結合するこ
とにより、両トランジスタのオン、オフをヒステ
リシス幅を持たせて交互に切換える回路構成であ
る。以下、第２図を参照しながら定量的に検討す
る。
まず、トランジスタ２がオフ、トランジスタ６
がオンの状態から、入力信号viが上昇し、逆の状
態に移るときのレベルV1を求める。ただし、ト
ランジスタ６は最初、飽和状態にあるように回路
定数が定められているものとし、トランジスタ６
のコレクタ・エミツタ飽和電圧VCES≒０、ベー
ス・エミツタ間バイアス電圧VBE＝０とすると、
エミツタ電圧vEは、電源８の電圧VCCを抵抗器７
と抵抗器３で分圧した値であり、それは同時に反
転レベルV1であるから V1≒vE≒R3VCC／R7＋R3 ……(1) ここでR3：抵抗器３の抵抗値 R7：抵抗器７の抵抗値 となる。
がオンの状態から、入力信号viが上昇し、逆の状
態に移るときのレベルV1を求める。ただし、ト
ランジスタ６は最初、飽和状態にあるように回路
定数が定められているものとし、トランジスタ６
のコレクタ・エミツタ飽和電圧VCES≒０、ベー
ス・エミツタ間バイアス電圧VBE＝０とすると、
エミツタ電圧vEは、電源８の電圧VCCを抵抗器７
と抵抗器３で分圧した値であり、それは同時に反
転レベルV1であるから V1≒vE≒R3VCC／R7＋R3 ……(1) ここでR3：抵抗器３の抵抗値 R7：抵抗器７の抵抗値 となる。
次に、入力信号が下降する過程で再び状態反転
する信号レベルをV2とおいて、この値を算出す
る。状態変化が起こる時点では、トランジスタ２
は飽和の状態を脱している。トランジスタ２のコ
レクタ電圧vc1は、抵抗器４と抵抗器５で分圧さ
れてトランジスタ６のベースに加えられるが、こ
の電圧が反転レベルV2以下となればトランジス
タ６はオンとなる。そこで、 ic1R1＝VCC−vc1 (2) R5vc1／R4＋R5＝V2≒ic1R3 (3) ここでic1：トランジスタ２のコレクタ電流 R1：抵抗器１の抵抗値 R4：抵抗器４の抵抗値 R5：抵抗器５の抵抗値 が成り立つ。これより V2＝R3VCC／R1＋R3（１＋R4／R5）(4) を得る。それぞれの反転レベルV1とV2の差が、
ヒステリシスとなつて現われるのである。
する信号レベルをV2とおいて、この値を算出す
る。状態変化が起こる時点では、トランジスタ２
は飽和の状態を脱している。トランジスタ２のコ
レクタ電圧vc1は、抵抗器４と抵抗器５で分圧さ
れてトランジスタ６のベースに加えられるが、こ
の電圧が反転レベルV2以下となればトランジス
タ６はオンとなる。そこで、 ic1R1＝VCC−vc1 (2) R5vc1／R4＋R5＝V2≒ic1R3 (3) ここでic1：トランジスタ２のコレクタ電流 R1：抵抗器１の抵抗値 R4：抵抗器４の抵抗値 R5：抵抗器５の抵抗値 が成り立つ。これより V2＝R3VCC／R1＋R3（１＋R4／R5）(4) を得る。それぞれの反転レベルV1とV2の差が、
ヒステリシスとなつて現われるのである。
以上のように、従来のシユミツト回路では、シ
ユミツト幅を設定するために、上記(4)式によつて
求められるが、(4)式は電源電圧VCCに依存する。
よつてシユミツト幅が電源電圧の変化により変わ
るという欠点があつた。
ユミツト幅を設定するために、上記(4)式によつて
求められるが、(4)式は電源電圧VCCに依存する。
よつてシユミツト幅が電源電圧の変化により変わ
るという欠点があつた。
（発明の目的）
本発明は、このような従来の欠点を除去するも
のであり、電源電圧の変化に関係なくヒステリシ
ス幅を一定とし、かつヒステリシス幅及びDCバ
イアスを容易に設定できる優れたシユミツト回路
を提供するものである。
のであり、電源電圧の変化に関係なくヒステリシ
ス幅を一定とし、かつヒステリシス幅及びDCバ
イアスを容易に設定できる優れたシユミツト回路
を提供するものである。
（発明の構成）
本発明のシユミツト回路は、差動増幅器の第１
のNPNトランジスタのベースより入力信号を与
え、第２のNPNトランジスタのベースには、抵
抗器を介して基準電源を接続すると共に、定電流
源の電流を、その抵抗器に流すことを上記差動増
幅器の出力により制御するものである。
のNPNトランジスタのベースより入力信号を与
え、第２のNPNトランジスタのベースには、抵
抗器を介して基準電源を接続すると共に、定電流
源の電流を、その抵抗器に流すことを上記差動増
幅器の出力により制御するものである。
シユミツト幅は、上記抵抗器に流れる電流によ
る電圧降下分となり、DCバイアスは、基準電源
の電圧にて容易に設定でき、かつ、電源電圧の変
化に関係しない回路構成となる。
る電圧降下分となり、DCバイアスは、基準電源
の電圧にて容易に設定でき、かつ、電源電圧の変
化に関係しない回路構成となる。
（実施例の説明）
以下本発明の一実施例を図面を参照して説明す
る。第３図に示すように、トランジスタ９及びト
ランジスタ１０は差動増幅器を構成しており、ト
ランジスタ１１，１２はカレントミラー構成の能
動負荷となつている。基準電源１６の電圧E16が
抵抗器１５を介してトランジスタ１０のベースの
バイアスされると共に、定電流源２０に一方のト
ランジスタ１８のコレクタが接続されたカレント
ミラー構成の他方のトランジスタ１７のコレクタ
が、上記トランジスタ１０のベースに接続されて
いる。そして、抵抗器１５に流れる定電流I20を、
トランジスタ１４を介して差動増幅器の出力によ
り制御している。なお、トランジスタ９及び１０
はNPN型であり、他のトランジスタ１１，１２，
１４，１７，１８及び出力トランジスタ１９は
PNP型である。
る。第３図に示すように、トランジスタ９及びト
ランジスタ１０は差動増幅器を構成しており、ト
ランジスタ１１，１２はカレントミラー構成の能
動負荷となつている。基準電源１６の電圧E16が
抵抗器１５を介してトランジスタ１０のベースの
バイアスされると共に、定電流源２０に一方のト
ランジスタ１８のコレクタが接続されたカレント
ミラー構成の他方のトランジスタ１７のコレクタ
が、上記トランジスタ１０のベースに接続されて
いる。そして、抵抗器１５に流れる定電流I20を、
トランジスタ１４を介して差動増幅器の出力によ
り制御している。なお、トランジスタ９及び１０
はNPN型であり、他のトランジスタ１１，１２，
１４，１７，１８及び出力トランジスタ１９は
PNP型である。
以下に、第４図を参照しながら本回路の動作に
ついて説明する。
ついて説明する。
まず、入力信号viが基準電圧E16より低い場合
を考える。差動増幅器の一方のトランジスタ９は
オフ、他方のトランジスタ１０がオンとなり、定
電流源１３の電流I13はトランジスタ１０に流れ、
さらにカレントミラー構成のトランジスタ１１に
定電流I13が流れようとするが、トランジスタ９
はオフであり、かつトランジスタ１４，１９もオ
フであるため、カレントミラーがくずれ、結局ト
ランジスタ１１はオフとなる。このとき、カレン
トミラー構成のトランジスタ１７，１８により定
電流I20がトランジスタ１７のコレクタから抵抗
器１５に流れるため、トランジスタ１０のベース
は（E16＋I20R15）の電圧にバイアスされている。
ここでR15は抵抗器１５の抵抗値である。また、
出力トランジスタ１９はオフのため、出力信号v0
は0V（ローレベル）である。
を考える。差動増幅器の一方のトランジスタ９は
オフ、他方のトランジスタ１０がオンとなり、定
電流源１３の電流I13はトランジスタ１０に流れ、
さらにカレントミラー構成のトランジスタ１１に
定電流I13が流れようとするが、トランジスタ９
はオフであり、かつトランジスタ１４，１９もオ
フであるため、カレントミラーがくずれ、結局ト
ランジスタ１１はオフとなる。このとき、カレン
トミラー構成のトランジスタ１７，１８により定
電流I20がトランジスタ１７のコレクタから抵抗
器１５に流れるため、トランジスタ１０のベース
は（E16＋I20R15）の電圧にバイアスされている。
ここでR15は抵抗器１５の抵抗値である。また、
出力トランジスタ１９はオフのため、出力信号v0
は0V（ローレベル）である。
次に、入力信号viがトランジスタ１０のベース
バイアス電圧（E16＋I20R15）より上昇すれば、
トランジスタ９はオン、１０はオフとなり、定電
流I13はトランジスタ９に流れる。このときトラ
ンジスタ１０はオフのため、カレントミラー構成
のトランジスタ１１には電流が流れない。よつて
定電流I13は、トランジスタ１４及び１９のベー
ス電流となり、トランジスタ１４，１９がオンと
なる。トランジスタ１４には定電流I20が流れる
ため、カレントミラー構成のトランジスタ１７に
は、電流が流れないから、トランジスタ１０のベ
ースバイアス電圧は、基準電圧E16となる。また
出力トランジスタ１９はオンになるので出力信号
v0は、ほぼVCC（ハイレベル）である。上記動作
は、入力信号viがトランジスタ１０のベースバイ
アス電圧（E16＋I20R15）に達すると正帰還動作
により変化する。
バイアス電圧（E16＋I20R15）より上昇すれば、
トランジスタ９はオン、１０はオフとなり、定電
流I13はトランジスタ９に流れる。このときトラ
ンジスタ１０はオフのため、カレントミラー構成
のトランジスタ１１には電流が流れない。よつて
定電流I13は、トランジスタ１４及び１９のベー
ス電流となり、トランジスタ１４，１９がオンと
なる。トランジスタ１４には定電流I20が流れる
ため、カレントミラー構成のトランジスタ１７に
は、電流が流れないから、トランジスタ１０のベ
ースバイアス電圧は、基準電圧E16となる。また
出力トランジスタ１９はオンになるので出力信号
v0は、ほぼVCC（ハイレベル）である。上記動作
は、入力信号viがトランジスタ１０のベースバイ
アス電圧（E16＋I20R15）に達すると正帰還動作
により変化する。
次に入力信号viがトランジスタ１０のベースバ
イアス電圧E16より降下すれば、トランジスタ９
はオフ、１０はオンとなり、定電流I13は、トラ
ンジスタ１０を流れ、カレントミラー構成のトラ
ンジスタ１１に定電流I13が流れようとするが、
トランジスタ９がオフのため、トランジスタ１
４，１９がオフとなり、カレントミラーがくず
れ、結局トランジスタ１１はオフとなる。よつ
て、カレントミラー構成のトランジスタ１７に定
電流I20が流れ、トランジスタ１０のベースバイ
アス電圧は（E16＋I20R15）にバイアスされる。
また出力トランジスタ１９はオフのため出力信号
v0は0V（ローレベル）となる。
イアス電圧E16より降下すれば、トランジスタ９
はオフ、１０はオンとなり、定電流I13は、トラ
ンジスタ１０を流れ、カレントミラー構成のトラ
ンジスタ１１に定電流I13が流れようとするが、
トランジスタ９がオフのため、トランジスタ１
４，１９がオフとなり、カレントミラーがくず
れ、結局トランジスタ１１はオフとなる。よつ
て、カレントミラー構成のトランジスタ１７に定
電流I20が流れ、トランジスタ１０のベースバイ
アス電圧は（E16＋I20R15）にバイアスされる。
また出力トランジスタ１９はオフのため出力信号
v0は0V（ローレベル）となる。
以上のように、入力信号が上昇する過程で状態
変化する信号レベルをV1とし、入力信号が下降
する過程で再び状態反転する信号レベルをV2と
すると V1＝E16＋I20R15 V2＝E16 となる。従つて、シユミツト幅はI20R15であり、
電源電圧に依存せず、定電流I20と抵抗器１５の
抵抗値で容易に設定することができる。
変化する信号レベルをV1とし、入力信号が下降
する過程で再び状態反転する信号レベルをV2と
すると V1＝E16＋I20R15 V2＝E16 となる。従つて、シユミツト幅はI20R15であり、
電源電圧に依存せず、定電流I20と抵抗器１５の
抵抗値で容易に設定することができる。
（発明の効果）
以上のように本発明によれば、ヒステリシス幅
を抵抗器の抵抗値と定電流のみで容易に設定が可
能であり、DCバイアスも基準電圧により容易に
設定が可能である。かつ、電源電圧の変化に関係
なく、ヒステリシス幅を一定にすることができ
る。本発明のシユミツト回路は、極めて実用的
で、集積回路化に適した回路構成である。
を抵抗器の抵抗値と定電流のみで容易に設定が可
能であり、DCバイアスも基準電圧により容易に
設定が可能である。かつ、電源電圧の変化に関係
なく、ヒステリシス幅を一定にすることができ
る。本発明のシユミツト回路は、極めて実用的
で、集積回路化に適した回路構成である。
第１図は、従来のシユミツト回路の構成を示す
回路図、第２図は、同従来回路の動作説明図、第
３図は、本発明の一実施例の回路図、第４図は、
同実施例の動作説明図である。 ９，１０……差動増幅器を構成するNPNトラ
ンジスタ、１１，１２，１７，１８……カレント
ミラー構成のPNPトランジスタ、１４，１９…
…PNPトランジスタ、１３，２０……定電流源、
１５……抵抗器、１６……基準電源。
回路図、第２図は、同従来回路の動作説明図、第
３図は、本発明の一実施例の回路図、第４図は、
同実施例の動作説明図である。 ９，１０……差動増幅器を構成するNPNトラ
ンジスタ、１１，１２，１７，１８……カレント
ミラー構成のPNPトランジスタ、１４，１９…
…PNPトランジスタ、１３，２０……定電流源、
１５……抵抗器、１６……基準電源。
Claims (1)
- １ ベースに入力信号が印加される第１のNPN
トランジスタと、ベースに抵抗器を介して基準電
源が接続された第２のNPNトランジスタとで差
動増幅器が構成され、前記差動増幅器は第１のカ
レントミラー構成の能動負荷を有するとともに前
記第１のNPNトランジスタのコレクタが第３の
PNPトランジスタのベース及び出力PNPトラン
ジスタのベースにそれぞれ接続され、前記第３の
PNPトランジスタのコレクタは、第２のカレン
トミラー構成のダイオード接続された一方の
PNPトランジスタのコレクタと定電流源とにそ
れぞれ接続され、前記第２のカレントミラー構成
の他方のPNPトランジスタのコレクタが前記第
２のNPNトランジスタのベースに接続されてな
ることを特徴とするシユミツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072073A JPS59198021A (ja) | 1983-04-26 | 1983-04-26 | シユミツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072073A JPS59198021A (ja) | 1983-04-26 | 1983-04-26 | シユミツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59198021A JPS59198021A (ja) | 1984-11-09 |
| JPH0570970B2 true JPH0570970B2 (ja) | 1993-10-06 |
Family
ID=13478862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072073A Granted JPS59198021A (ja) | 1983-04-26 | 1983-04-26 | シユミツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198021A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
-
1983
- 1983-04-26 JP JP58072073A patent/JPS59198021A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59198021A (ja) | 1984-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4013898A (en) | Hysteresis circuit | |
| JPH0449287B2 (ja) | ||
| JP3056841B2 (ja) | マルチプレクサ回路 | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0570970B2 (ja) | ||
| JPS6031290B2 (ja) | シユミツトトリガ回路 | |
| JPH0479171B2 (ja) | ||
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPH0230902Y2 (ja) | ||
| JPH06101672B2 (ja) | 電圧比較回路 | |
| JPH0434567Y2 (ja) | ||
| JP2656297B2 (ja) | ウインド回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0346574Y2 (ja) | ||
| JPH0151207B2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JPS6143018A (ja) | 信号切換回路 | |
| JPS6325769Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPH0312487B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS6211528B2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 |