JPH0571129B2 - - Google Patents
Info
- Publication number
- JPH0571129B2 JPH0571129B2 JP60000162A JP16285A JPH0571129B2 JP H0571129 B2 JPH0571129 B2 JP H0571129B2 JP 60000162 A JP60000162 A JP 60000162A JP 16285 A JP16285 A JP 16285A JP H0571129 B2 JPH0571129 B2 JP H0571129B2
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- etching
- groove
- silicon
- layer mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に能
動素子間の分離領域の形成に好適な半導体装置の
製造方法に関する。
動素子間の分離領域の形成に好適な半導体装置の
製造方法に関する。
従来、半導体装置における能動素子間分離法と
しては、LOCOS（選択酸化法）が広く採用されて
きた。
しては、LOCOS（選択酸化法）が広く採用されて
きた。
しかし、この方法では、熱酸化により素子間分
離領域が膨脹して実効的に拡大し、半導体装置の
高集積化の妨げとなつていた。また、素子間分離
領域のシリコン酸化膜と素子領域のシリコン基板
との間には、シリコン酸化膜厚の約半分の表面段
差があり、配線歩留りを低下させていた。
離領域が膨脹して実効的に拡大し、半導体装置の
高集積化の妨げとなつていた。また、素子間分離
領域のシリコン酸化膜と素子領域のシリコン基板
との間には、シリコン酸化膜厚の約半分の表面段
差があり、配線歩留りを低下させていた。
このような問題点を解決する一方法として、シ
リコン基板の表面層に溝を形成し、熱酸化により
溝の内壁にシリコン酸化膜を形成することにより
溝を充填する方法（特開昭51−31186号）や、多
結晶シリコン膜を溝の内壁に形成し、これを熱酸
化することにより溝を充填する方法（特開昭58−
33851号）などが考案され、近年このようなシリ
コン基板に深い溝を形成し、シリコン酸化物でこ
れを充填する素子間分離法（溝分離法と呼称す
る）が注目されてきている。
リコン基板の表面層に溝を形成し、熱酸化により
溝の内壁にシリコン酸化膜を形成することにより
溝を充填する方法（特開昭51−31186号）や、多
結晶シリコン膜を溝の内壁に形成し、これを熱酸
化することにより溝を充填する方法（特開昭58−
33851号）などが考案され、近年このようなシリ
コン基板に深い溝を形成し、シリコン酸化物でこ
れを充填する素子間分離法（溝分離法と呼称す
る）が注目されてきている。
このような溝分離法を実現するには、例えばシ
リコンからなる基板表面に深く且つ、垂直な溝を
形成する必要がある。深い垂直な溝を形成するに
は、反応性ガスのプラズマ放電による反応性イオ
ンエツチング法が適している。しかし、この反応
性イオンエツチング法を用いても、反応ガスの選
択とエツチング条件を適切にしないと溝の側壁に
アンダカツトが生じたり、溝の側壁がテーパ状に
なつたりしてしまう。
リコンからなる基板表面に深く且つ、垂直な溝を
形成する必要がある。深い垂直な溝を形成するに
は、反応性ガスのプラズマ放電による反応性イオ
ンエツチング法が適している。しかし、この反応
性イオンエツチング法を用いても、反応ガスの選
択とエツチング条件を適切にしないと溝の側壁に
アンダカツトが生じたり、溝の側壁がテーパ状に
なつたりしてしまう。
溝の側壁にアンダカツトがあると、溝内部に充
填すべき例えば多結晶シリコン膜を一様に形成す
ることができず、製造歩留りを低下させるととも
に、素子分離特性を不安定にする原因となる。
填すべき例えば多結晶シリコン膜を一様に形成す
ることができず、製造歩留りを低下させるととも
に、素子分離特性を不安定にする原因となる。
また、溝の側壁がテーパ状になると、溝の断面
形状がＶ字状になつてしまい、深い微細溝が形成
できなくなり、高集積化は不可能となる。
形状がＶ字状になつてしまい、深い微細溝が形成
できなくなり、高集積化は不可能となる。
また、深いシリコン溝を形成するために、単層
マスクを用いて長時間エツチングする場合には、
マスク材の膜減りが進行するにつれて、マスク材
の横方向の後退が生じ、これに起因して溝の側壁
に、溝の中程から上に向つてテーパ状の傾斜がつ
いてしまい、溝形状の寸法精度が得られなくな
る。
マスクを用いて長時間エツチングする場合には、
マスク材の膜減りが進行するにつれて、マスク材
の横方向の後退が生じ、これに起因して溝の側壁
に、溝の中程から上に向つてテーパ状の傾斜がつ
いてしまい、溝形状の寸法精度が得られなくな
る。
本発明はこのような従来の問題点を解決するた
めになされたものである。
めになされたものである。
上記問題点を解決するため、本発明は、基板上
に上層マスク材と、上記基板の下記エツチング中
にマスク開口端で上に向かつて広がる傾斜が得ら
れる酸化シリコン材料でできた下層マスク材とか
らなるマスクパターンを形成する工程と、上記基
板を反応性イオンエツチング法により上記上層マ
スク材をマスクとして該上層マスク材がなくなる
までエツチングし、上記基板に断面形状がほぼ矩
形の溝を形成する工程と、上記基板を反応性イオ
ンエツチング法により上記下層マスク材をマスク
として該下層マスク材の膜厚が初期膜厚のほぼ1/
２より小さくなるまでエツチングし、上記溝の開
口端近傍の側壁に上に向かつて広がる傾斜をつけ
る工程とを具備することを特徴とする。
に上層マスク材と、上記基板の下記エツチング中
にマスク開口端で上に向かつて広がる傾斜が得ら
れる酸化シリコン材料でできた下層マスク材とか
らなるマスクパターンを形成する工程と、上記基
板を反応性イオンエツチング法により上記上層マ
スク材をマスクとして該上層マスク材がなくなる
までエツチングし、上記基板に断面形状がほぼ矩
形の溝を形成する工程と、上記基板を反応性イオ
ンエツチング法により上記下層マスク材をマスク
として該下層マスク材の膜厚が初期膜厚のほぼ1/
２より小さくなるまでエツチングし、上記溝の開
口端近傍の側壁に上に向かつて広がる傾斜をつけ
る工程とを具備することを特徴とする。
上記のように基板をエツチングすることによ
り、開口端近傍の側壁に上に向かつて広がる傾斜
を有し、その下部の側壁の断面形状がほぼ矩形の
溝を形成することができる。このような溝には、
該溝に充填すべき物質を該溝の内部全体にわたつ
て均質に充填することができる。
り、開口端近傍の側壁に上に向かつて広がる傾斜
を有し、その下部の側壁の断面形状がほぼ矩形の
溝を形成することができる。このような溝には、
該溝に充填すべき物質を該溝の内部全体にわたつ
て均質に充填することができる。
第１図Ａ〜Ｅはそれぞれ本発明の実施例を示す
工程断面図である。
工程断面図である。
第１図Ａはシリコン基板１上に上層マスク材
２、および下層マスク材３からなるマスクパター
ンが形成されている断面構造を示すものである。
２、および下層マスク材３からなるマスクパター
ンが形成されている断面構造を示すものである。
すなわち、まずシリコン基板１を熱酸化して厚
さ4000〜5000ÅのSiO2膜を形成して下層マスク
材３とし、次にこの上にスパツタリング法により
厚さ5000Åのモリブデン、タンタル等の金属膜を
形成して上層マスク材２とする。
さ4000〜5000ÅのSiO2膜を形成して下層マスク
材３とし、次にこの上にスパツタリング法により
厚さ5000Åのモリブデン、タンタル等の金属膜を
形成して上層マスク材２とする。
このようにして形成した上層マスク材２及び下
層マスク材３から成るマスク材を上層マスク材２
の上に形成したレジストパターンをマスクにし
て、通常のホトエツチング法により選択エツチン
グを行ない、レジストパターンをマスク材に転写
する。
層マスク材３から成るマスク材を上層マスク材２
の上に形成したレジストパターンをマスクにし
て、通常のホトエツチング法により選択エツチン
グを行ない、レジストパターンをマスク材に転写
する。
このようにしてパターン化したマスク材を用い
て、シリコン基板１をエツチングした場合のマス
ク材及びシリコン基板１のエツチングプロフアイ
ルについて説明する。
て、シリコン基板１をエツチングした場合のマス
ク材及びシリコン基板１のエツチングプロフアイ
ルについて説明する。
まず、反応性イオンエツチング法により、第１
図Ａに示すようなマスクパターンを有する試料を
エツチングすると、シリコン基板１は上層マスク
材２をエツチングマスクにして選択エツチされ
る。上層マスク材２によるシリコン基板１のエツ
チング過程を第１のエツチング過程と呼称する。
図Ａに示すようなマスクパターンを有する試料を
エツチングすると、シリコン基板１は上層マスク
材２をエツチングマスクにして選択エツチされ
る。上層マスク材２によるシリコン基板１のエツ
チング過程を第１のエツチング過程と呼称する。
第１のエツチング過程において、シリコン基板
１のエツチレートが上層マスク材２のエツチレー
トより数倍大きければ、上層マスク材２の膜厚の
ほぼ数倍の深さのシリコン溝を形成することがで
きる。しかも、上層マスク材２に対するシリコン
の選択比が大きければ、マスク材の横方向の後退
が少ないのでシリコン溝の断面形状にほぼ矩形に
形成される。例えば、本実施例のように、上層マ
スク材２としてモリブデン膜を用いた場合、反応
ガスにCBrF3とO2との混合ガスを用い、圧力
20mTorr、RF電力密度0.18W／cm2のエツチング
条件において、モリブデンのエツチレートは700
Å／minであつた。この条件で膜厚4000Åのモリ
ブデン膜が消失するまでエツチングしたところ、
第１図Ｂに示すように、深さ約2μmのほぼ垂直側
壁を有する断面形状がほぼ矩形のシリコン溝４を
形成することができた。
１のエツチレートが上層マスク材２のエツチレー
トより数倍大きければ、上層マスク材２の膜厚の
ほぼ数倍の深さのシリコン溝を形成することがで
きる。しかも、上層マスク材２に対するシリコン
の選択比が大きければ、マスク材の横方向の後退
が少ないのでシリコン溝の断面形状にほぼ矩形に
形成される。例えば、本実施例のように、上層マ
スク材２としてモリブデン膜を用いた場合、反応
ガスにCBrF3とO2との混合ガスを用い、圧力
20mTorr、RF電力密度0.18W／cm2のエツチング
条件において、モリブデンのエツチレートは700
Å／minであつた。この条件で膜厚4000Åのモリ
ブデン膜が消失するまでエツチングしたところ、
第１図Ｂに示すように、深さ約2μmのほぼ垂直側
壁を有する断面形状がほぼ矩形のシリコン溝４を
形成することができた。
つぎに、さらに、エツチングを継続して、下層
マスク材３によるシリコン基板１のエツチングを
行なう。このエツチング過程を第２のエツチング
過程と呼称する。
マスク材３によるシリコン基板１のエツチングを
行なう。このエツチング過程を第２のエツチング
過程と呼称する。
第２のエツチング過程において、例えば、本実
施例において、下層マスク材３にシリコンに対す
るエツチレート比が1/2ないし1/3のSiO2膜を使
用すると、第１図Ｃに示すように下層マスク材３
の開口端（肩部）３０ではイオンのスパツタ収率
が高いために、角がとれて傾斜３１がつく。この
傾斜３１はエツチングの進行とともに強調され、
かつ、下層マスク材３の膜減りに伴つて下方へ移
動していく。
施例において、下層マスク材３にシリコンに対す
るエツチレート比が1/2ないし1/3のSiO2膜を使
用すると、第１図Ｃに示すように下層マスク材３
の開口端（肩部）３０ではイオンのスパツタ収率
が高いために、角がとれて傾斜３１がつく。この
傾斜３１はエツチングの進行とともに強調され、
かつ、下層マスク材３の膜減りに伴つて下方へ移
動していく。
さらに、つづけてエツチングを行ない、ある一
定時間経過すると、第１図Ｄに示すように、傾斜
３１の下端がシリコン基板１の表面に達する。す
ると、この時点を境にして下層マスク材３が横方
向に後退しはじめる。
定時間経過すると、第１図Ｄに示すように、傾斜
３１の下端がシリコン基板１の表面に達する。す
ると、この時点を境にして下層マスク材３が横方
向に後退しはじめる。
下層マスク材３が横方向に後退すると、シリコ
ン溝４の開口端におけるシリコンは、反応性イオ
ン種にさらされるため急速にエツチングされ、第
１図Ｅに示すように、シリコン溝４の開口端近傍
に傾斜４１がつく。
ン溝４の開口端におけるシリコンは、反応性イオ
ン種にさらされるため急速にエツチングされ、第
１図Ｅに示すように、シリコン溝４の開口端近傍
に傾斜４１がつく。
この傾斜４１の角度は膜減りした下層マスク材
３の開口端における傾斜３１の角度と下層マスク
材３に対するシリコンのエツチレート比に依存
し、これらはエツチング条件によつて変る。例え
ば、本実施例のように、下層マスク材３にSiO2
膜を用いた場合、上記のエツチング条件において
は、SiO2膜に対するシリコンのエツチレート比
は約３であつた。また、このときのシリコン基板
１表面とシリコン溝４の開口端近傍の傾斜４１と
のなす角度θは約75°であつた（第１図Ｆ）。
３の開口端における傾斜３１の角度と下層マスク
材３に対するシリコンのエツチレート比に依存
し、これらはエツチング条件によつて変る。例え
ば、本実施例のように、下層マスク材３にSiO2
膜を用いた場合、上記のエツチング条件において
は、SiO2膜に対するシリコンのエツチレート比
は約３であつた。また、このときのシリコン基板
１表面とシリコン溝４の開口端近傍の傾斜４１と
のなす角度θは約75°であつた（第１図Ｆ）。
したがつて、シリコン溝４の開口端近傍に傾斜
４１を形成するには、下層マスク材３の開口端３
０に傾斜３１がつくことが必要である。しかし、
下層マスク材３の膜厚があまり薄いとマスク開口
端３０に傾斜３１がつく前に下層マスク材３は消
失してしまうために、シリコン溝４の開口端近傍
に明瞭な傾斜４１を形成するに至らない。
４１を形成するには、下層マスク材３の開口端３
０に傾斜３１がつくことが必要である。しかし、
下層マスク材３の膜厚があまり薄いとマスク開口
端３０に傾斜３１がつく前に下層マスク材３は消
失してしまうために、シリコン溝４の開口端近傍
に明瞭な傾斜４１を形成するに至らない。
なお、下層マスク材３の傾斜３１の下端が、シ
リコン基板１面に達し、シリコン溝４の側壁に傾
斜４１がつき始める時間は、下層マスク材３の膜
厚が初期膜厚の1/2に膜減りする時間とほぼ一致
することをSiO2膜を用いた実験により確認した。
したがつて、シリコン基板１表面と傾斜４１の下
端との距離ｌ、すなわち、シリコン溝４の開口端
近傍の広がり具合は下層マスク材３の膜厚を変え
ることにより制御することができる。
リコン基板１面に達し、シリコン溝４の側壁に傾
斜４１がつき始める時間は、下層マスク材３の膜
厚が初期膜厚の1/2に膜減りする時間とほぼ一致
することをSiO2膜を用いた実験により確認した。
したがつて、シリコン基板１表面と傾斜４１の下
端との距離ｌ、すなわち、シリコン溝４の開口端
近傍の広がり具合は下層マスク材３の膜厚を変え
ることにより制御することができる。
上記の工程を経たシリコン基板１の表面には膜
減りした下層マスク材３が残つており、これをフ
ツ化アルミニウムにフツ酸を混合した液を用いた
ウエツトエツチングにより除去すると、第１図Ｆ
に示すような開口端近傍の側壁に上に向つて広が
る傾斜４１を有し、その下部の側壁の断面形状が
ほぼ矩形のシリコン溝４を形成することができ
る。
減りした下層マスク材３が残つており、これをフ
ツ化アルミニウムにフツ酸を混合した液を用いた
ウエツトエツチングにより除去すると、第１図Ｆ
に示すような開口端近傍の側壁に上に向つて広が
る傾斜４１を有し、その下部の側壁の断面形状が
ほぼ矩形のシリコン溝４を形成することができ
る。
以上述べたように、本実施例では、上層マスク
材２と下層マスク材３で構成されるマスクを用
い、上層マスク材２による第１のエツチング過程
で主要なシリコン溝４の深さと形状を制御し、さ
らに、エツチングを継続して、下層マスク材３に
よる第２のエツチング過程でシリコン溝４の開口
端近傍の側壁に傾斜４１を形成するものである。
材２と下層マスク材３で構成されるマスクを用
い、上層マスク材２による第１のエツチング過程
で主要なシリコン溝４の深さと形状を制御し、さ
らに、エツチングを継続して、下層マスク材３に
よる第２のエツチング過程でシリコン溝４の開口
端近傍の側壁に傾斜４１を形成するものである。
また、反応ガスにCBrF3を使用する場合、イオ
ン照射による影響が強い、すなわち単位面積当り
に照射されるイオンの数の多いシリコン基板１平
面では、イオンアシステツドエツチングによりシ
リコンがエツチングされるが、イオン照射による
影響が弱いシリコン溝４の側壁では、プラズマ重
合反応を起し易いのでプラズマ重合膜が生成さ
れ、これがシリコン溝４のアンダカツトを防止す
る。したがつて、第１のエツチング過程及び第２
のエツチング過程の前半においては、シリコン溝
４側壁におけるこのアンダカツトを防止する膜の
効果により、望ましい、ほぼ垂直形状のシリコン
溝４を形成することができる。しかし、第２のエ
ツチング過程の後半、すなわち、シリコン溝４の
側壁に傾斜４１を形成する工程においては、傾斜
４１面におけるエツチングとプラズマ重合物の生
成との共合により、シリコン表面が荒れてしまう
ことがしばしば起きる。このような傾斜４１にお
ける荒れを防止するためにCBrF3いO2を添加し、
プラズマ重合反応を制御することによりシリコン
表面を平滑に保つことができる。
ン照射による影響が強い、すなわち単位面積当り
に照射されるイオンの数の多いシリコン基板１平
面では、イオンアシステツドエツチングによりシ
リコンがエツチングされるが、イオン照射による
影響が弱いシリコン溝４の側壁では、プラズマ重
合反応を起し易いのでプラズマ重合膜が生成さ
れ、これがシリコン溝４のアンダカツトを防止す
る。したがつて、第１のエツチング過程及び第２
のエツチング過程の前半においては、シリコン溝
４側壁におけるこのアンダカツトを防止する膜の
効果により、望ましい、ほぼ垂直形状のシリコン
溝４を形成することができる。しかし、第２のエ
ツチング過程の後半、すなわち、シリコン溝４の
側壁に傾斜４１を形成する工程においては、傾斜
４１面におけるエツチングとプラズマ重合物の生
成との共合により、シリコン表面が荒れてしまう
ことがしばしば起きる。このような傾斜４１にお
ける荒れを防止するためにCBrF3いO2を添加し、
プラズマ重合反応を制御することによりシリコン
表面を平滑に保つことができる。
以上説明したように、深いシリコン溝の加工形
状が、開口端近傍の側壁に上に向かつて広がる傾
斜を有し、その下部の溝の断面形状をほぼ矩形に
形成することができるので、溝に充填する物質、
例えば多結晶シリコンあるいはCVDシリコン酸
化膜などを溝内部まで容易に且つ均質に充填する
ことができる。したがつて、安定した素子分離特
性が得られ、半導体装置の歩留りと信頼性の向上
を図ることができる。また、この方法を溝キヤパ
シタ形成工程に適用すれば、溝側壁の開口端近傍
がテーパ状に形成されるので、電界の集中が大き
い開口端での耐圧劣化を抑制し、絶縁耐圧の向上
に寄与する。
状が、開口端近傍の側壁に上に向かつて広がる傾
斜を有し、その下部の溝の断面形状をほぼ矩形に
形成することができるので、溝に充填する物質、
例えば多結晶シリコンあるいはCVDシリコン酸
化膜などを溝内部まで容易に且つ均質に充填する
ことができる。したがつて、安定した素子分離特
性が得られ、半導体装置の歩留りと信頼性の向上
を図ることができる。また、この方法を溝キヤパ
シタ形成工程に適用すれば、溝側壁の開口端近傍
がテーパ状に形成されるので、電界の集中が大き
い開口端での耐圧劣化を抑制し、絶縁耐圧の向上
に寄与する。
第１図Ａ〜Ｆは、それぞれ本発明の実施例を示
す工程断面図である。 １……シリコン基板、２……上層マスク材、３
……下層マスク材、４……溝、３１……下層マス
ク材の開口端に形成される傾斜、４１……シリコ
ン溝開口端近傍に形成される傾斜。
す工程断面図である。 １……シリコン基板、２……上層マスク材、３
……下層マスク材、４……溝、３１……下層マス
ク材の開口端に形成される傾斜、４１……シリコ
ン溝開口端近傍に形成される傾斜。
Claims (1)
- 【特許請求の範囲】 １ 基板上に上層マスク材と、上記基板の下記エ
ツチング中にマスク開口端で上に向かつて広がる
傾斜が得られる酸化シリコン材料でできた下層マ
スク材とからなるマスクパターンを形成する工程
と、上記基板を反応性イオンエツチング法により
上記上層マスク材をマスクとして該上層マスク材
がなくなるまでエツチングし、上記基板に断面形
状がほぼ矩形の溝を形成する工程と、上記基板を
反応性イオンエツチング法により上記下層マスク
材をマスクとして該下層マスク材の膜厚が初期膜
厚のほぼ1/2より小さくなるまでエツチングし、
上記溝の開口端近傍の側壁に上に向かつて広がる
傾斜をつける工程とを具備することを特徴とする
半導体装置の製造方法。 ２ 上記上層マスク材が金属からなることを特徴
とする特許請求の範囲第１項記載の半導体装置の
製造方法。 ３ 上記反応性イオンエツチング法に用いるエツ
チングガスがCBrF3もしくはCBrF3とO2との混
合ガスであることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60000162A JPS61159737A (ja) | 1985-01-07 | 1985-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60000162A JPS61159737A (ja) | 1985-01-07 | 1985-01-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61159737A JPS61159737A (ja) | 1986-07-19 |
| JPH0571129B2 true JPH0571129B2 (ja) | 1993-10-06 |
Family
ID=11466340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60000162A Granted JPS61159737A (ja) | 1985-01-07 | 1985-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61159737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4361620A1 (en) | 2022-10-28 | 2024-05-01 | ARKRAY, Inc. | Method for analyzing sample comprising hemoglobin a2 by capillary electrophoresis |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0407077A3 (en) * | 1989-07-03 | 1992-12-30 | AT&T Corp. | Trench etching in an integrated-circuit semiconductor device |
| JPH07326659A (ja) | 1994-06-02 | 1995-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP7328276B2 (ja) | 2021-05-27 | 2023-08-16 | 京セラ株式会社 | 非相反性導波路、アイソレータ、光スイッチ、光送受信機、データセンタ、及び製造方法 |
-
1985
- 1985-01-07 JP JP60000162A patent/JPS61159737A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4361620A1 (en) | 2022-10-28 | 2024-05-01 | ARKRAY, Inc. | Method for analyzing sample comprising hemoglobin a2 by capillary electrophoresis |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61159737A (ja) | 1986-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
| US4635090A (en) | Tapered groove IC isolation | |
| KR100320830B1 (ko) | 다층 구조의 실리콘 질화물 층에서 트렌치를 이방적으로에칭하는 프로세스 및 조성물과 금속 산화물 반도체 전계효과 트랜지스터를 형성하는 프로세스 | |
| US5629237A (en) | Taper etching without re-entrance profile | |
| EP0335459A2 (en) | Electrical connections for electronic devices | |
| US5960318A (en) | Borderless contact etch process with sidewall spacer and selective isotropic etch process | |
| JP2531492B2 (ja) | 応力緩和形状のトレンチ隅部をｓｏｉウエハ内に形成する方法 | |
| JPH06163478A (ja) | 半導体のドライエッチング方法 | |
| JPS6242445A (ja) | 集積回路の製造方法 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| EP0369953B1 (en) | Tapering of holes through dielectric layers for forming contacts in integrated devices | |
| JPH11135489A (ja) | 半導体のエッチング方法 | |
| JPH0571129B2 (ja) | ||
| JPH0680650B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0214548A (ja) | 半導体装置およびその製造方法 | |
| JPH05283407A (ja) | 半導体装置の製造方法 | |
| JPH0422021B2 (ja) | ||
| JPS6187337A (ja) | 半導体装置の製造方法 | |
| EP0496169A1 (en) | Method of integrated circuit fabrication including filling windows with conducting material | |
| JPS63289936A (ja) | 溝パタン形成法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3395719B2 (ja) | 半導体装置の製造方法 | |
| JPS62282457A (ja) | 溝型コンデンサーを有する集積回路 | |
| CN120581502A (zh) | 刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |