JPH0571193B2 - - Google Patents
Info
- Publication number
- JPH0571193B2 JPH0571193B2 JP62143131A JP14313187A JPH0571193B2 JP H0571193 B2 JPH0571193 B2 JP H0571193B2 JP 62143131 A JP62143131 A JP 62143131A JP 14313187 A JP14313187 A JP 14313187A JP H0571193 B2 JPH0571193 B2 JP H0571193B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plane
- thin film
- poly
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜半導体装置とその製造方法に係
り、特にアクテイブマトリクス方式のデイスプレ
イに好適な薄膜半導体装置とその製造方法に関す
る。
り、特にアクテイブマトリクス方式のデイスプレ
イに好適な薄膜半導体装置とその製造方法に関す
る。
近年、アクテイブマトリクス用の薄膜半導体装
置である薄膜トランジスタ（Thin Film
Transistor、略してTFT）材料としては、高画
質化の点ですぐれている多結晶シリコンが用いら
れている。従来、この多結晶シリコン
（Polycrystalline Silicon略してPoly−Si）は減
圧CVD（略してLPCVD）法により作成されてい
る絶縁基板としては石英ガラス又は通常ガラス板
を用いる。通常のガラス板を用いる際には最高プ
ロセス温度か約640℃という大きな制約がある。
このような低温プロセスで結晶性のよいPoly−
Si膜を得るために種々の方法が試みられている。
たとえば、第一には、可能な最高プロセス温度に
近い温度（630℃）まで堆積温度を上げ、堆積圧
力を0.3TorrとしてLPCVD膜の堆積速度を減ら
し、堆積膜の結晶性（単位体積中に含まれる結晶
成分の総体積）を上げるものである（Japan
Display'86 Tech.Digest 3.5参照）。第二には
LPCVD膜を600℃で堆積させ、続く約600℃の熱
処理で結晶性を向上させる（日本学術振興会第
147委員会第７回研究資料（60.3.19）p24参照）。
第三にはLPCVD膜を610℃で堆積させ、イオン
打込みにより膜をアモルフアス化し、続く600℃
の熱処理で結晶性を向上させる（第33回応物学会
予稿集（1986年春）p544参照）などがある。そ
の結果、これらのPoly−Si膜は｛110｝配向を持
つた膜となる。これらはいずれも結晶性向上にあ
る程度効果はあるが、TFTを作成したときのキ
ヤリア移動度は、まだ十分ではない。
置である薄膜トランジスタ（Thin Film
Transistor、略してTFT）材料としては、高画
質化の点ですぐれている多結晶シリコンが用いら
れている。従来、この多結晶シリコン
（Polycrystalline Silicon略してPoly−Si）は減
圧CVD（略してLPCVD）法により作成されてい
る絶縁基板としては石英ガラス又は通常ガラス板
を用いる。通常のガラス板を用いる際には最高プ
ロセス温度か約640℃という大きな制約がある。
このような低温プロセスで結晶性のよいPoly−
Si膜を得るために種々の方法が試みられている。
たとえば、第一には、可能な最高プロセス温度に
近い温度（630℃）まで堆積温度を上げ、堆積圧
力を0.3TorrとしてLPCVD膜の堆積速度を減ら
し、堆積膜の結晶性（単位体積中に含まれる結晶
成分の総体積）を上げるものである（Japan
Display'86 Tech.Digest 3.5参照）。第二には
LPCVD膜を600℃で堆積させ、続く約600℃の熱
処理で結晶性を向上させる（日本学術振興会第
147委員会第７回研究資料（60.3.19）p24参照）。
第三にはLPCVD膜を610℃で堆積させ、イオン
打込みにより膜をアモルフアス化し、続く600℃
の熱処理で結晶性を向上させる（第33回応物学会
予稿集（1986年春）p544参照）などがある。そ
の結果、これらのPoly−Si膜は｛110｝配向を持
つた膜となる。これらはいずれも結晶性向上にあ
る程度効果はあるが、TFTを作成したときのキ
ヤリア移動度は、まだ十分ではない。
本発明の目的は、薄膜半導体装置の特性を向上
させるための薄膜半導体装置の構造、とりわけ、
TFTの能動層に使用されるPoly−Si膜の配向性
に関する構造を提供することである。さらに、本
発明の他の目的は、約640℃以下のプロセス温度
で上記薄膜を形成することができる薄膜半導体装
置の製造方法を提供することにある。
させるための薄膜半導体装置の構造、とりわけ、
TFTの能動層に使用されるPoly−Si膜の配向性
に関する構造を提供することである。さらに、本
発明の他の目的は、約640℃以下のプロセス温度
で上記薄膜を形成することができる薄膜半導体装
置の製造方法を提供することにある。
上記目的は、ガラス基板等の絶縁性基板上に形
成された半導体装置であるTFTを構成するPoly
−Si層の主配向を｛111｝配向とすることにより
達成される。このPoly−Si層は減圧CVD法によ
り520℃以上570℃未満の温度で｛111｝面の結晶
成分をわずかに含みアモルフアス成分主体の
Poly−Si層を堆積させ、続いて熱処理を行うこ
とによつて得られる。
成された半導体装置であるTFTを構成するPoly
−Si層の主配向を｛111｝配向とすることにより
達成される。このPoly−Si層は減圧CVD法によ
り520℃以上570℃未満の温度で｛111｝面の結晶
成分をわずかに含みアモルフアス成分主体の
Poly−Si層を堆積させ、続いて熱処理を行うこ
とによつて得られる。
第１図は絶縁基板１上に形成したPoly−Si層
を模式的にあらわしたものである。第１図ａは
｛111｝配向のPoly−Siを表わし、第１図ｂは
｛110｝あるいは｛100｝配向のPoly−Siを表わ
す。シリコン単結晶の各結晶面とSiO2との界面
電荷密度は〈100〉，〈110〉，〈111〉の順で増加す
ることが知られている。Poly−Siの結晶粒界の
界面にも同様の関係が成立し、｛111｝配向の
Poly−Si膜（第１図ａ）では｛100｝あるいは
｛100｝配向のPoly−Si膜（第１図ｂ）に比べ、
膜と垂直方向のトラツプ密度が大となる。反対に
膜と平行方向では、第１図ａに示す｛111｝配向
のPoly−Si膜ａが｛110｝あるいは｛100｝配向
のPoly−Si膜ｂに比べ相対的に低いトラツプ密
度を示すことになる。トラツプ密度が低いと粒界
に生じる空乏層幅はせまくなり、ここでのポテン
シヤル障壁は低くなる。Poly−Siのキヤリアの
移動度は主として粒界におけるポテンシヤル障害
の高さで決る。TFTのキヤリアはPoly−Si膜と
平行方向に流れるため、｛111｝配向のPoly−Si
では｛110｝や｛100｝配向のPoly−Siに比べ相
対的にキヤリアの移動度が大きくなる。
を模式的にあらわしたものである。第１図ａは
｛111｝配向のPoly−Siを表わし、第１図ｂは
｛110｝あるいは｛100｝配向のPoly−Siを表わ
す。シリコン単結晶の各結晶面とSiO2との界面
電荷密度は〈100〉，〈110〉，〈111〉の順で増加す
ることが知られている。Poly−Siの結晶粒界の
界面にも同様の関係が成立し、｛111｝配向の
Poly−Si膜（第１図ａ）では｛100｝あるいは
｛100｝配向のPoly−Si膜（第１図ｂ）に比べ、
膜と垂直方向のトラツプ密度が大となる。反対に
膜と平行方向では、第１図ａに示す｛111｝配向
のPoly−Si膜ａが｛110｝あるいは｛100｝配向
のPoly−Si膜ｂに比べ相対的に低いトラツプ密
度を示すことになる。トラツプ密度が低いと粒界
に生じる空乏層幅はせまくなり、ここでのポテン
シヤル障壁は低くなる。Poly−Siのキヤリアの
移動度は主として粒界におけるポテンシヤル障害
の高さで決る。TFTのキヤリアはPoly−Si膜と
平行方向に流れるため、｛111｝配向のPoly−Si
では｛110｝や｛100｝配向のPoly−Siに比べ相
対的にキヤリアの移動度が大きくなる。
以下、本発明の一実施例を説明する。
第３図は本発明を用いたTFT全体の断面構造
を示す。基板１は歪温度約640℃のガラス板であ
る。基板１を550℃に保ち、ヘリウムで20％に希
釈したモノシランガスを原料として、圧力1Torr
の条件でLPCVD膜２を堆積させる。堆積時間は
85分間で1500Åの膜を堆積させる。次にN2中、
600℃の条件で24時間の熱処理を行う。こうして
得られたPoly−Si膜の主たる配向は｛111｝配向
であり、平均粒径は約200Åである。この膜をア
イランドホト、エツチングの工程を通した後、通
常CVD法によりゲート絶縁膜用のSiO2膜を1000
Å堆積させる。次にゲート電極用のPoly−Si膜
９を550℃、1Torrの条件で3500Å堆積させる。
ゲート膜９をホト、エツチした後、ソース、ドレ
イン領域６，７のインプラを行う。条件はリン
（Ｐ）を用い、５×1015cm-2のドース量、30KeV
の電圧である。リンガラス（Phospho silicate
glass、略してPSG）からなるパシベーシヨン膜
１１を480℃で5000Å堆積させる。さらに、N2
中、600℃の条件で20時間熱処理を行い、インプ
ラ領域を活性化させる。コンタクト用のホト、エ
ツチ行程の後、Al電極１０を6000Åスパツタす
る。本実施例のTFTのチヤネル幅、チヤネル長
はそれぞれ30μm，10μmである。
を示す。基板１は歪温度約640℃のガラス板であ
る。基板１を550℃に保ち、ヘリウムで20％に希
釈したモノシランガスを原料として、圧力1Torr
の条件でLPCVD膜２を堆積させる。堆積時間は
85分間で1500Åの膜を堆積させる。次にN2中、
600℃の条件で24時間の熱処理を行う。こうして
得られたPoly−Si膜の主たる配向は｛111｝配向
であり、平均粒径は約200Åである。この膜をア
イランドホト、エツチングの工程を通した後、通
常CVD法によりゲート絶縁膜用のSiO2膜を1000
Å堆積させる。次にゲート電極用のPoly−Si膜
９を550℃、1Torrの条件で3500Å堆積させる。
ゲート膜９をホト、エツチした後、ソース、ドレ
イン領域６，７のインプラを行う。条件はリン
（Ｐ）を用い、５×1015cm-2のドース量、30KeV
の電圧である。リンガラス（Phospho silicate
glass、略してPSG）からなるパシベーシヨン膜
１１を480℃で5000Å堆積させる。さらに、N2
中、600℃の条件で20時間熱処理を行い、インプ
ラ領域を活性化させる。コンタクト用のホト、エ
ツチ行程の後、Al電極１０を6000Åスパツタす
る。本実施例のTFTのチヤネル幅、チヤネル長
はそれぞれ30μm，10μmである。
第２図はPoly−Siを減圧CVD（LPCVD）法で
堆積する際の堆積温度と、堆積した膜を600℃で
熱処理した後の｛111｝面からＸ線回折強度I111
を示す。同様に、堆積膜中において比較的量の多
い｛110｝面及び｛311｝面からのＸ線回折強度も
調べた。ある配向面からＸ線回折強度は、その配
向面の結晶成分の量に比例する。熱処理後、
｛111｝配向面、｛110｝配向面、｛311｝配向面の示
すＸ線回折強度の比は、LPCVDによる堆積温度
がほぼ570℃で約4.5対4.5対１であり、｛111｝配
向面及び｛110｝配向面の結晶成分が最も多かつ
た。この時、第２図より｛111｝配向面からのＸ
線回折強度は約1.1Kcpsである。570℃より堆積
温度が低下するにつれて、｛111｝配向面の示すＸ
線回折強度が増加した。従つて。570℃未満の堆
積温度では｛111｝配向面の結晶成分が他の配向
面の結晶成分に比べて多くなり、主配向となる。
堆積温度がほぼ540℃では、｛111｝配向面、｛110｝
配向面、｛311｝配向面の示すＸ線回折強度の比
は、約７対２対１となつた。
堆積する際の堆積温度と、堆積した膜を600℃で
熱処理した後の｛111｝面からＸ線回折強度I111
を示す。同様に、堆積膜中において比較的量の多
い｛110｝面及び｛311｝面からのＸ線回折強度も
調べた。ある配向面からＸ線回折強度は、その配
向面の結晶成分の量に比例する。熱処理後、
｛111｝配向面、｛110｝配向面、｛311｝配向面の示
すＸ線回折強度の比は、LPCVDによる堆積温度
がほぼ570℃で約4.5対4.5対１であり、｛111｝配
向面及び｛110｝配向面の結晶成分が最も多かつ
た。この時、第２図より｛111｝配向面からのＸ
線回折強度は約1.1Kcpsである。570℃より堆積
温度が低下するにつれて、｛111｝配向面の示すＸ
線回折強度が増加した。従つて。570℃未満の堆
積温度では｛111｝配向面の結晶成分が他の配向
面の結晶成分に比べて多くなり、主配向となる。
堆積温度がほぼ540℃では、｛111｝配向面、｛110｝
配向面、｛311｝配向面の示すＸ線回折強度の比
は、約７対２対１となつた。
上述のように、｛111｝配向面からのＸ線回折強
度が約1.1Kcps以上で｛111｝配向面が主配向で
あるとすれば、第２図より、熱処理後｛111｝配
向面が主配向となる下限の堆積温度は約505℃と
なる。従つて、実験結果に基づいてプロツクされ
た点のうち、520℃の点が｛111｝配向面が主配向
となる下限の堆積温度である。
度が約1.1Kcps以上で｛111｝配向面が主配向で
あるとすれば、第２図より、熱処理後｛111｝配
向面が主配向となる下限の堆積温度は約505℃と
なる。従つて、実験結果に基づいてプロツクされ
た点のうち、520℃の点が｛111｝配向面が主配向
となる下限の堆積温度である。
以上のように、Poly−Siを520℃以上570℃未
満の温度で堆積すれば、熱処理後には主配向が
｛111｝配向となり結晶性もよくなることがわか
る。これはこのような温度で堆積したPoly−Si
膜中にはわずかに｛111｝面の結晶成分が含まれ
ているのみで、大部分はアモルフアス成分であ
る。続く熱処理中に、｛111｝方位の結晶成分を核
として固相成長が起り、アモルフアス成分は
｛111｝面の結晶成分に変換する。従つて、520℃
以上750℃未満の温度で堆積し、その後600℃で熱
処理した場合、配向成分としては、｛110｝および
｛311｝より｛111｝が優勢となり、すなわち主た
る配向（主配向）となる。
満の温度で堆積すれば、熱処理後には主配向が
｛111｝配向となり結晶性もよくなることがわか
る。これはこのような温度で堆積したPoly−Si
膜中にはわずかに｛111｝面の結晶成分が含まれ
ているのみで、大部分はアモルフアス成分であ
る。続く熱処理中に、｛111｝方位の結晶成分を核
として固相成長が起り、アモルフアス成分は
｛111｝面の結晶成分に変換する。従つて、520℃
以上750℃未満の温度で堆積し、その後600℃で熱
処理した場合、配向成分としては、｛110｝および
｛311｝より｛111｝が優勢となり、すなわち主た
る配向（主配向）となる。
第２図からわかるように、電界効果移動度は、
｛111｝が主配向となる堆積温度550℃では、ほぼ
30cm2／VSであり、従来の｛110｝が主配向となる
堆積温度600℃の場合に比して著しく大である。
｛111｝が主配向となる堆積温度550℃では、ほぼ
30cm2／VSであり、従来の｛110｝が主配向となる
堆積温度600℃の場合に比して著しく大である。
本実施例で述べた｛111｝を主配向とするPoly
−Si膜は、移動度が大きく、これをTFTの能動
領域に用いることですぐれた電気特性を得ること
ができる。
−Si膜は、移動度が大きく、これをTFTの能動
領域に用いることですぐれた電気特性を得ること
ができる。
本発明によれば、比較的低いプロセス温度で、
キヤリアの移動度が大きい薄膜半導体装置を得る
ことができる。
キヤリアの移動度が大きい薄膜半導体装置を得る
ことができる。
第１図ａ，ｂは絶縁基板上の多結晶シリコンの
模式図、第２図は熱処理後の多結晶シリコン膜、
結晶性の堆積温度依存性を示す図、第３図は本発
明のTFTの断面構造の模式図を示す。 １……絶縁性基板、２……結晶粒、３……結晶
粒界、４……空乏層領域、５……多結晶シリコン
層、６……ソース領域、７……ドレイン領域、８
……ゲート絶縁膜、９……ゲート電極、１０……
Al電極、１１……パシベーシヨン膜。
模式図、第２図は熱処理後の多結晶シリコン膜、
結晶性の堆積温度依存性を示す図、第３図は本発
明のTFTの断面構造の模式図を示す。 １……絶縁性基板、２……結晶粒、３……結晶
粒界、４……空乏層領域、５……多結晶シリコン
層、６……ソース領域、７……ドレイン領域、８
……ゲート絶縁膜、９……ゲート電極、１０……
Al電極、１１……パシベーシヨン膜。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも絶縁性基板と、該基板上に形成さ
れた半導体層とを有する薄膜半導体装置におい
て、前記半導体層は、｛111｝面を主体とした配向
を持つ多結晶シリコン膜であることを特徴とする
薄膜半導体装置。 ２ 特許請求の範囲第１項記載の薄膜半導体装置
において、前記半導体層はトランジスタの能動層
であることを特徴とする薄膜半導体装置。 ３ 特許請求の範囲第１項乃至第２項記載の薄膜
半導体装置において、前記半導体層は、トランジ
スタのドレインおよびソース領域であることを特
徴とする薄膜半導体装置。 ４ 下記工程を含むことを特徴とする薄膜半導体
装置の製造方法。 (1) 絶縁性基板上に、520℃以上570℃未満の温度
で、減圧CVD法により、｛111｝面の結晶成分
をわずかに含み、アモルフアス成分主体の多結
晶シリコン膜を形成する工程。 (2) 上記多結晶シリコン膜が形成された絶縁性基
板をアニールし、｛111｝面を主体とした配向を
持つ多結晶シリコン膜を得る工程。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143131A JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
| US07/203,935 US5153702A (en) | 1987-06-10 | 1988-06-08 | Thin film semiconductor device and method for fabricating the same |
| KR1019880006942A KR970004836B1 (ko) | 1987-06-10 | 1988-06-10 | 박막반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143131A JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30051994A Division JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
| JP27582396A Division JP2716036B2 (ja) | 1996-10-18 | 1996-10-18 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63307776A JPS63307776A (ja) | 1988-12-15 |
| JPH0571193B2 true JPH0571193B2 (ja) | 1993-10-06 |
Family
ID=15331635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143131A Granted JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63307776A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320084A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
| CN100465742C (zh) | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| TW295703B (ja) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS5884464A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | 半導体素子 |
| JPH0620122B2 (ja) * | 1982-01-19 | 1994-03-16 | キヤノン株式会社 | 半導体素子 |
| JPH0666395B2 (ja) * | 1983-05-24 | 1994-08-24 | セイコーエプソン株式会社 | 薄膜半導体の製造方法 |
| JPS61160925A (ja) * | 1985-01-09 | 1986-07-21 | Nec Corp | Ｓｏｉ結晶成長方法 |
| US4597160A (en) * | 1985-08-09 | 1986-07-01 | Rca Corporation | Method of fabricating a polysilicon transistor with a high carrier mobility |
| JP2622635B2 (ja) * | 1991-08-02 | 1997-06-18 | 宇部興産株式会社 | 竪型粉砕機 |
-
1987
- 1987-06-10 JP JP62143131A patent/JPS63307776A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63307776A (ja) | 1988-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228692B1 (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| US6458636B1 (en) | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| JPH11195608A (ja) | レーザアニール方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH0571193B2 (ja) | ||
| JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3515132B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2944103B2 (ja) | Ｍｏｓトランジスタ | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP3054614B2 (ja) | 半導体装置 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP3075799B2 (ja) | 半導体装置の製造方法 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JP2791286B2 (ja) | 半導体装置 | |
| JP2951319B2 (ja) | 半導体装置の製造方法 | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 |