JPH057149A - 出力回路 - Google Patents

出力回路

Info

Publication number
JPH057149A
JPH057149A JP3156868A JP15686891A JPH057149A JP H057149 A JPH057149 A JP H057149A JP 3156868 A JP3156868 A JP 3156868A JP 15686891 A JP15686891 A JP 15686891A JP H057149 A JPH057149 A JP H057149A
Authority
JP
Japan
Prior art keywords
field effect
transistor
effect transistor
back gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3156868A
Other languages
English (en)
Inventor
Shoichi Yagashira
正一 谷頭
Fumitaka Asami
文孝 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP3156868A priority Critical patent/JPH057149A/ja
Priority to EP19920110780 priority patent/EP0520470A3/en
Priority to KR1019920011201A priority patent/KR960007254B1/ko
Publication of JPH057149A publication Critical patent/JPH057149A/ja
Priority to US08/284,291 priority patent/US5434526A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 本発明は出力回路に関し、当該回路の出力動
作停止時に、電源線や接地線に接続されたトランジスタ
の順方向寄生ダイオードを経路とする電流の通路を遮断
すること、及び通常出力動作時の出力ハイ・レベルを極
力高くし、その出力ロー・レベルを極力低くすることを
目的とする。 【構成】 第１の電源線ＶCCと第２の電源線ＧNDと間
に、第１の電界効果トランジスタＴ１及び第２の電界効
果トランジスタＴ２が直列に接続され、かつ、第１の電
界効果トランジスタＴ１及び第２の電界効果トランジス
タＴ２の接続点が出力部ｏutに接続された出力回路にお
いて、前記第１の電界効果トランジスタＴ１のバックゲ
ートＢG1又は第２の電界効果トランジスタＴ２のバック
ゲートＢG2を制御する第３の電界効果トランジスタＴ３
が設けられることを含み構成し、また、前記第３の電界
効果トランジスタＴ３のバックゲート制御を補助する第
４の電界効果トランジスタＴ４と、前記第４の電界効果
トランジスタＴ４に入力信号を供給する信号反転素子Ｉ
Ｎとが設けられることを含み構成する。

Description

【発明の詳細な説明】
【０００１】〔目次〕 産業上の利用分野 従来の技術（図36，37） 発明が解決しようとする課題（図38） 課題を解決するための手段（図１，２） 作用 実施例 （１）第１の実施例の説明（図３，４） （２）第２の実施例の説明（図５） （３）第３の実施例の説明（図６） （４）第４の実施例の説明（図７） （５）第５の実施例の説明（図８） （６）第６の実施例の説明（図９） （７）第７の実施例の説明（図10） （８）第８の実施例の説明（図11） （９）第９の実施例の説明（図12） （10）第10の実施例の説明（図13） （11）第11の実施例の説明（図14） （12）第12の実施例の説明（図15） （13）第13の実施例の説明（図16） （14）第14の実施例の説明（図17） （15）第15の実施例の説明（図18） （16）第16の実施例の説明（図19） （17）第17の実施例の説明（図20） （18）第18の実施例の説明（図21） （19）第19の実施例の説明（図22） （20）第20の実施例の説明（図23） （21）第21の実施例の説明（図24） （22）第22の実施例の説明（図25） （23）第23の実施例の説明（図26） （24）第24の実施例の説明（図27） （25）第25の実施例の説明（図28） （26）第26の実施例の説明（図29） （27）第27の実施例の説明（図30） （28）第28の実施例の説明（図31） （29）第29の実施例の説明（図32） （30）第30の実施例の説明（図33） （31）第31の実施例の説明（図34） （32）第32の実施例の説明（図35） 発明の効果
【０００２】
【産業上の利用分野】本発明は、出力回路に関するもの
であり、更に詳しく言えば、論理信号等を増幅出力する
回路の出力電圧レベルの改善に関するものである。
【０００３】近年、情報量の増大により高機能，高性能
のデータ処理装置が要求され、該処理装置にはＮ，Ｐチ
ャネル型の電界効果トランジスタを高集積，高密度に形
成した半導体集積回路装置がプリント基板等に実装さ
れ、それ等の出力部が共通バスに接続されて使用される
傾向にある。
【０００４】これによれば、当該半導体集積回路装置の
出力動作を停止させ、他の半導体集積回路装置の出力動
作を継続するような電源供給制御が採られる場合があ
る。このため、出力動作が停止された半導体集積回路装
置の電源線に接続されたトランジスタの順方向ダイオー
ドを原因として共通バスの出力レベルが低下をすること
がある。
【０００５】また、ＲＳ４２２の規格を満足すべき出力
回路が集積化される傾向にある。これによれば、Ｎチャ
ネル型の電界効果トランジスタを用いた出力回路が有力
視されるが、そのバックゲートの依存性により、通常動
作時の出力レベルが低くなることがある。
【０００６】そこで、当該回路の出力動作停止時に、電
源線や接地線に接続されたトランジスタの順方向寄生ダ
イオードを経路とする電流の通路を遮断すること、及
び、通常出力動作時の出力ハイ・レベルを極力高くし、
その出力ロー・レベルを極力低くすることができる出力
回路が望まれている。
【０００７】
【従来の技術】図36〜38は、従来例に係る説明図であ
る。図36（ａ），（ｂ）は従来例に係る第１の出力回路
及びその半導体集積回路装置の説明図を示している。
【０００８】図36（ａ）は、入力信号を増幅出力するバ
ッファ回路やバスドライバ回路等の相補形出力回路（Ｃ
ＭＯＳ回路）を示している。当該出力回路は、例えば、
図36（ａ）において、電源線ＶCCと接地線ＧNDとの間に
直列に接続されたＰチャネル型及びＮチャネル型のＭＯ
Ｓトランジスタ（以下単に第１，第２のトランジスタと
いう）Ｔｐ, Ｔｎから成る。なお、第１のトランジスタ
Ｔｐのバックゲート部ＢＧが電源線ＶCCに接続され、第
２のトランジスタＴｎのバックゲート部ＢＧが接地線Ｇ
ND線に接続されている。これは、第１，第２のトランジ
スタＴｐ，Ｔｎの電気的なフローティング状態を防止す
るためである。
【０００９】当該回路の機能は、第１，第２のトランジ
スタＴｐ，ＴｎのゲートＧに入力信号として「Ｈ」（ハ
イ）レベルが入力されると、両トランジスタＴｐ，Ｔｎ
のドレインＤ＝出力部ｏutに出力信号＝「Ｌ」（ロー）
レベルが出力される。また、第１，第２のトランジスタ
Ｔｐ，ＴｎのゲートＧに入力信号として「Ｌ」レベルが
入力されると、両トランジスタＴｐ，ＴｎのドレインＤ
＝出力部ｏutに出力信号＝「Ｈ」レベルが出力される。
これにより、入力部ｉｎに供給された論理信号等が増幅
出力される。
【００１０】なお、Ｄ１は第１の寄生ダイオードであ
り、出力部ｏutから第１のトランジスタＴｐを見た場合
に、ドレインＤと電源線ＶCCとの間に寄生する順方向接
合部である。また、Ｄ２は第２の寄生ダイオードであ
り、出力部ｏutから第２のトランジスタＴｎを見た場合
に、ドレインＤと接地線ＧNDとの間に寄生する順方向接
合部である。
【００１１】図36（ｂ）は、当該出力回路の半導体装置
の断面構造図を示している。図36（ｂ）において、当該
出力回路を集積した半導体装置は、例えば、ｎ型半導体
基板１に第１のトランジスタＴｐ及び第２のトランジス
タＴｎとが設けられている。
【００１２】第１のトランジスタＴｐは、ｎ型半導体基
板１に一対のＰ+型拡散層３Ａ，３ＢとＮ+ 型拡散層
（バックゲート引出電極）４Ａとが設けられ、該Ｐ+ 型
拡散層３Ａ，３Ｂのチャネル領域上に第１のゲート酸化
膜５Ａを介して第１のゲート電極６Ａが設けられてい
る。
【００１３】第２のトランジスタＴｎは、Ｐ型ウエル層
２に一対のＮ+ 型拡散層３Ｃ，３ＤとＰ+ 型拡散層（バ
ックゲート引出電極）４Ｂとが設けられ、該Ｎ+ 型拡散
層３Ｃ，３Ｄのチャネル領域上に第２のゲート酸化膜５
Ｂを介して第２のゲート電極６Ｂが設けられている。
【００１４】また、第１のトランジスタＴｐの一方のＰ
+ 型拡散層３Ａと第２のトランジスタＴｎの一方のＮ+
型拡散層３Ｃとが接続されて出力部ｏutに延在されてい
る。第１のトランジスタＴｐの他方のＰ+ 型拡散層３Ｂ
とＮ+ 型拡散層４Ａとが接続されて電源線ＶCCに接続さ
れ、第２のトランジスタＴｎの他方のＮ+ 型拡散層３Ｄ
とＰ+ 型拡散層４Ｂとが接続されて接地線ＧNDに延在さ
れている。
【００１５】なお、第１の寄生ダイオードＤ１は、第１
のトランジスタＴｐのＰ+ 型拡散層３ＢとＮ型半導体基
板１やＮ+ 型拡散層４Ａとの間に寄生するｐｎ接合部で
ある。また、第２の寄生ダイオードＤ２は、第２のトラ
ンジスタＴｎのＮ+ 型拡散層３ＤとＰ型ウエル層２やＰ
+ 型拡散層４Ｂとの間に寄生するｐｎ接合部である。
【００１６】図37（ａ），（ｂ）は従来例に係る第２の
出力回路及びその半導体集積回路装置の説明図を示して
いる。図37（ａ）は、入力信号を増幅出力するバッファ
回路やバスドライバ回路等の出力回路を示している。当
該出力回路は、例えば、図37（ａ）において、電源線Ｖ
CCと接地線ＧNDとの間に直列に接続されたＮチャネル型
のＭＯＳトランジスタ（以下単に第１，第２のトランジ
スタという）ＴN1, ＴN2から成る。なお、第１，第２の
トランジスタＴN1, ＴN2のバックゲート部ＢＧが接続さ
れて、それが接地線ＧNDに接続されている。
【００１７】当該回路の機能は、第１のトランジスタＴ
N1のゲートＧに入力信号として「Ｈ」（ハイ）レベル，
第２のトランジスタＴN2のゲートＧに「Ｌ」（ロー）レ
ベルが入力されると、両トランジスタＴN1，ＴN2のドレ
インＤ＝出力部ｏutに出力信号＝「Ｈ」レベルが出力さ
れる。また、第１のトランジスタＴN1のゲートＧに
「Ｌ」レベル，第２のトランジスタＴN2のゲートＧに
「Ｈ」レベルが入力されると、両トランジスタＴN1，Ｔ
N2の出力部ｏutに出力信号＝「Ｌ」レベルが出力され
る。これにより、入力部ｉｎに供給された論理信号等が
増幅出力される。
【００１８】なお、Ｄｎは寄生ダイオードであり、出力
部ｏutから第２のトランジスタＴN2を見た場合に、ドレ
インＤと接地線ＧNDとの間に寄生する順方向接合部であ
る。図37（ｂ）は、当該出力回路の半導体装置の断面構
造図を示している。図37（ｂ）において、当該出力回路
を集積した半導体装置は、例えば、ｎ型半導体基板１に
第１のトランジスタＴN1及び第２のトランジスタＴN2と
が設けられている。
【００１９】第１のトランジスタＴN1は、第１のＰ型ウ
エル層２Ａに一対の第１のｎ型拡散層３Ｅ，３Ｆと第１
のＰ+ 型拡散層（バックゲート引出電極）４Ｃとが設け
られ、該Ｎ+ 型拡散層３Ｅ，３Ｆのチャネル領域上に第
１のゲート酸化膜５Ｃを介して第１のゲート電極６Ｃが
設けられている。
【００２０】第２のトランジスタＴN2は、第２のＰ型ウ
エル層２Ｂに一対の第２のＮ+ 型拡散層３Ｇ，３Ｈと第
２のＰ+ 型拡散層（バックゲート引出電極）４Ｄとが設
けられ、該Ｎ+ 型拡散層３Ｇ，３Ｈのチャネル領域上に
第２のゲート酸化膜５Ｄを介して第２のゲート電極６Ｄ
が設けられている。
【００２１】また、第１のトランジスタＴN1の一方のＮ
+ 型拡散層３Ａと第２のトランジスタＴ２の一方のＮ+
型拡散層３Ｇとが接続されて出力部ｏutに延在され、該
トランジスタＴN1の他方のＮ+ 型拡散層３Ｆが電源線Ｖ
CCに接続され、第２のトランジスタＴN2の他方のＮ+ 型
拡散層３Ｈと第２のＰ+ 型拡散層４Ｄとが接続されて接
地線ＧNDに延在されている。
【００２２】なお、寄生ダイオードＤｎは第２のトラン
ジスタＴN2のＮ+ 型拡散層３Ｈと第１のＰ型ウエル層２
Ｂや第１のＰ+ 型拡散層４Ｄとの間に寄生するｐｎ接合
部であり、出力部ｏutから第１，２のトランジスタＴN
1，ＴN2を見た場合に、該寄生ダイオードＤｎが逆方向
になるため出力インピーダンスは高くなる。
【００２３】
【発明が解決しようとする課題】ところで、従来例によ
れば図38（ａ）に示すように当該第１の出力回路が集積
された半導体集積回路装置がプリント基板等に実装さ
れ、それ等の出力部ｏutが共通バス９に接続されて使用
される場合がある。この際に、例えば、当該半導体集積
回路装置７の出力動作を停止させ、他の半導体集積回路
装置８の出力動作を継続するような電源供給制御が採ら
れる場合がある。
【００２４】これは、論理出力信号の選択の必要性から
当該半導体集積回路装置７の第１の電源線ＶCC１を不活
性化（ＯFF）してその出力動作を停止し、他の半導体集
積回路装置８の第２の電源線ＶCC２を活性化（ＯＮ）し
てその出力動作を継続させるものである。
【００２５】このため、出力動作が停止された半導体集
積回路装置７の第１の寄生ダイオード（順方向ダイオー
ド）Ｄ１を原因として共通バス９の出力「Ｈ」レベルが
低下をすることがある。これは、出力動作が停止された
半導体集積回路装置７の出力部ｏutから該装置７の出力
回路の第１の寄生ダイオードＤ１を経路にして、その電
源線ＶCC１の配線容量Ｃ０等を充電するような順方向電
流ｉが流れるためと考えられる。
【００２６】これにより、出力動作が停止された半導体
集積回路装置７の出力インピーダンスを高くしない限
り、他の半導体集積回路装置７から共通バス９に出力さ
れた出力「Ｈ」レベルが著しく低下をするという第１の
問題がある。
【００２７】また、図37（ａ）に示すように第１の問題
を解決すべく、出力部ｏutから見た出力インピーダンス
が高くなる第１，第２のトランジスタＴN1, ＴN2から成
る出力回路，すなわち、ＲＳ４２２の規格（高速動作仕
様）を満足すべき出力回路が集積化される傾向にある。
【００２８】しかし、第１，第２のトランジスタＴN1,
ＴN2のバックゲート部ＢＧの依存性により、通常動作時
の出力「Ｈ」レベルが低くなるという第２の問題があ
る。これは、第１のトランジスタＴN1のゲートＧに
「Ｈ」レベルが入力された際に、出力部ｏutの電圧レベ
ルが、該第１のトランジスタＴN1の閾値電圧Ｖthを，例
えば、Ｖth＝ 0.8〔Ｖ〕とし、電源線ＶCCの電位を５
〔Ｖ〕とすると、理想的には閾値電圧Ｖth＝１段の電圧
降下を差し引いた 4.2〔Ｖ〕となるべきであるが、実際
には 4.2〔Ｖ〕以下となるものである。
【００２９】これは、第１のトランジスタＴN1のバック
ゲート部ＢＧ，すなわち、Ｐ型ウエル層２Ａの電位が、
図37（ｂ）に示すように、Ｐ+ 型拡散層４Ｃを介して接
地線ＧNDに接続れているため電位＝０〔Ｖ〕である。こ
のことは、第１のトランジスタＴN1のソースＳ（出力部
ｏut）からバックゲート部ＢＧを見たときに、負のバイ
アス電圧が供給されているのと同等となり、該出力部ｏ
utの電圧レベルを高くすればするほど逆バイアスが供給
される状態となる。これにより、当該第１のトランジス
タＴN1の見掛け上の閾値電圧ＶthｂがＶth＝ 0.8〔Ｖ〕
を越えたものとなって、理想的な閾値電圧Ｖth＝１段の
電圧降下を差し引いた電圧とならない（図38（ｂ）参
照）。
【００３０】なお、図36（ａ），図37（ａ）において、
第２の寄生ダイオードＤ２や寄生ダイオードＤｎによ
り、接地線ＧNDの電位０〔Ｖ〕以下の出力レベルが出力
部ｏutに印加された場合に、該接地線ＧNDから出力部ｏ
utに流出する場合がある。
【００３１】これにより、出力回路の出力レベルが不安
定となることから当該半導体集積回路装置の信頼性の低
下を招くことがある。本発明は、かかる従来例の問題点
に鑑みて創作されたものであり、当該回路の出力動作停
止時に、電源線や接地線に接続されたトランジスタの順
方向寄生ダイオードを経路とする電流の通路を遮断する
こと、及び、通常出力動作時の出力ハイ・レベルを極力
高くし、その出力ロー・レベルを極力低くすることが可
能となる出力回路の提供を目的とする。
【００３２】
【課題を解決するための手段】図１は、本発明に係る出
力回路の原理図（その１）であり、図２は、本発明に係
る出力回路の原理図（その２）をそれぞれ示している。
【００３３】本発明の第１の出力回路は図１に示すよう
に、第１の電源線ＶCCと第２の電源線ＧNDと間に、第１
の電界効果トランジスタＴ１及び第２の電界効果トラン
ジスタＴ２が直列に接続され、かつ、第１の電界効果ト
ランジスタＴ１及び第２の電界効果トランジスタＴ２の
接続点が出力部ｏutに接続された出力回路において、前
記第１の電界効果トランジスタＴ１のバックゲートＢG1
又は第２の電界効果トランジスタＴ２のバックゲートＢ
G2を制御する第３の電界効果トランジスタＴ３が設けら
れることを特徴とする。
【００３４】なお、第１の出力回路において、前記第
１，第２及び第３の電界効果トランジスタＴ１，Ｔ２，
Ｔ３がｎ型の電界効果トランジスタＴN1，ＴN2，ＴN3
（読替表参照）から成り、少なくとも、前記第１の電界
効果トランジスタＴN1のバックゲートＢG1と前記出力部
ｏutとの間に第３の電界効果トランジスタＴN3が接続さ
れ、前記第３の電界効果トランジスタＴN3のゲートＧ３
が第１の電源線ＶCCに接続され、前記第３の電界効果ト
ランジスタＴN3のバックゲートＢG3が第２の電源線ＧND
に接続され、前記第２の電界効果トランジスタＴN2のバ
ックゲートＢG2が第２の電源線ＧNDに接続されることを
特徴とする。また、本発明の第２の出力回路は図１に示
すように、第１の出力回路において、前記第１，第２及
び第３の電界効果トランジスタＴ１，Ｔ２，Ｔ３がｎ型
の電界効果トランジスタＴN1，ＴN2，ＴN3から成り、少
なくとも、前記第１の電界効果トランジスタＴN1のバッ
クゲートＢG1と前記出力部ｏutとの間に第３の電界効果
トランジスタＴN3が接続され、前記第３の電界効果トラ
ンジスタＴN3のゲートＧ３が第１の電源線ＶCCに接続さ
れ、前記第３の電界効果トランジスタＴN3のバックゲー
トＢG3が前記第１の電界効果トランジスタＴN1のバック
ゲートＢG1に接続され、前記第２の電界効果トランジス
タＴN2のバックゲートＢG2が第２の電源線ＧNDに接続さ
れることを特徴とする。
【００３５】さらに、本発明の第３，第４の出力回路は
図１に示すように、第１の出力回路において、前記第
１，第２及び第３の電界効果トランジスタＴ１，Ｔ２，
Ｔ３がｎ型の電界効果トランジスタＴN1，ＴN2，ＴN3か
ら成り、少なくとも、前記第１の電界効果トランジスタ
ＴN1のバックゲートＢG1と前記出力部ｏutとの間に第３
の電界効果トランジスタＴN3が接続され、前記第３の電
界効果トランジスタＴN3のゲートＧ３が前記第１の電界
効果トランジスタＴN1のゲートＧ１に接続され、前記第
３の電界効果トランジスタＴN3のバックゲートＢG3が第
２の電源線ＧND又は前記第１の電界効果トランジスタＴ
N1のバックゲートＢG1に接続され、前記第２の電界効果
トランジスタＴN2のバックゲートＢG2が第２の電源線Ｇ
NDに接続されることを特徴とする。
【００３６】また、本発明の第５，第６の出力回路は図
１に示すように、第１の出力回路において、前記第１，
第３の電界効果トランジスタＴ１，Ｔ３がｎ型の電界効
果トランジスタＴN1，ＴN3から成り、前記第２の電界効
果トランジスタＴ２がｐ型の電界効果トランジスタＴP2
から成り、少なくとも、前記第１の電界効果トランジス
タＴN1のバックゲートＢG1と前記出力部ｏutとの間に第
３の電界効果トランジスタＴN3が接続され、前記第３の
電界効果トランジスタＴN3のゲートＧ３が第１の電源線
ＶCCに接続され、前記第３の電界効果トランジスタＴN3
のバックゲートＢG3が第２の電源線ＧND又は前記第１の
電界効果トランジスタＴN1のバックゲートＢG1に接続さ
れ、前記第２の電界効果トランジスタＴP2のバックゲー
トＢG2が前記出力部ｏutに接続されることを特徴とす
る。
【００３７】さらに、本発明の第７，第８の出力回路は
図１に示すように、前記第１，第３の電界効果トランジ
スタＴ１，Ｔ３がｎ型の電界効果トランジスタＴN1，Ｔ
N3から成り、前記第２の電界効果トランジスタＴ２がｐ
型の電界効果トランジスタＴP2から成り、少なくとも、
前記第１の電界効果トランジスタＴN1のバックゲートＢ
G1と前記出力部ｏutとの間に第３の電界効果トランジス
タＴN3が接続され、前記第３の電界効果トランジスタＴ
N3のゲートＧ３が前記第１の電界効果トランジスタＴN1
のゲートＧ１に接続され、前記第３の電界効果トランジ
スタＴN3のバックゲートＢG3が第２の電源線ＧND又は前
記第１の電界効果トランジスタＴN1のバックゲートＢG1
に接続され、前記第２の電界効果トランジスタＴP2のバ
ックゲートＢG2が前記出力部ｏutに接続されることを特
徴とする。
【００３８】また、本発明の第９，第10の出力回路は図
１に示すように、前記第１，第２及び第３の電界効果ト
ランジスタＴ１，Ｔ２，Ｔ３がｐ型の電界効果トランジ
スタＴP1，ＴP2，ＴP3から成り、少なくとも、前記第１
の電界効果トランジスタＴP1のバックゲートＢG1が第１
の電源線ＶCCに接続され、前記第２の電界効果トランジ
スタＴP2のバックゲートＢG2と前記出力部ｏutとの間に
第３の電界効果トランジスタＴP3が接続され、前記第３
の電界効果トランジスタＴP3のゲートＧ３が第２の電源
線ＧNDに接続され、前記第３の電界効果トランジスタＴ
P3のバックゲートＢG3が第１の電源線ＶCC又は前記第２
の電界効果トランジスタＴP2のバックゲートＢG2に接続
されることを特徴とする出力回路。
【００３９】さらに、本発明の第11，第12の出力回路は
図１に示すように、前記第１，第２及び第３の電界効果
トランジスタＴ１，Ｔ２，Ｔ３がｐ型の電界効果トラン
ジスタＴP1，ＴP2，ＴP3から成り、少なくとも、前記第
１の電界効果トランジスタＴP1のバックゲートＢG1が第
１の電源線ＶCCに接続され、前記第２の電界効果トラン
ジスタＴP2のバックゲートＢG2と前記出力部ｏutとの間
に第３の電界効果トランジスタＴP3が接続され、前記第
３の電界効果トランジスタＴP3のゲートＧ３が前記第２
の電界効果トランジスタＴP2のゲートＧ２に接続され、
前記第３の電界効果トランジスタＴP3のバックゲートＢ
G3が第１の電源線ＶCC又は前記第２の電界効果トランジ
スタＴP2のバックゲートＢG2に接続されることを特徴と
する。
【００４０】また、本発明の第13，第14の出力回路は図
１に示すように、前記第１の電界効果トランジスタＴ１
がｎ型の電界効果トランジスタＴN1から成り、前記第
２, 第３の電界効果トランジスタＴ２，Ｔ３がｐ型の電
界効果トランジスタＴP2，ＴP3から成り、少なくとも、
前記第１の電界効果トランジスタＴN1のバックゲートＢ
G1が前記出力部ｏutに接続され、前記第２の電界効果ト
ランジスタＴP2のバックゲートＢG2と前記出力部ｏutと
の間に第３の電界効果トランジスタＴP3が接続され、前
記第３の電界効果トランジスタＴP3のゲートＧ３が第２
の電源線ＧNDに接続され、前記第３の電界効果トランジ
スタＴP3のバックゲートＢG3が第１の電源線ＶCC又は前
記第２の電界効果トランジスタＴP2のバックゲートＢG2
に接続されることを特徴とする。
【００４１】さらに、本発明の第15，第16の出力回路は
図１に示すように、前記第１の電界効果トランジスタＴ
１がｎ型の電界効果トランジスタＴN1から成り、前記第
２,第３の電界効果トランジスタＴ２，Ｔ３がｐ型の電
界効果トランジスタＴP2，ＴP3から成り、少なくとも、
前記第１の電界効果トランジスタＴN1のバックゲートＢ
G1が前記出力部ｏutに接続され、前記第２の電界効果ト
ランジスタＴP2のバックゲートＢG2と前記出力部ｏutと
の間に第３の電界効果トランジスタＴP3が接続され、前
記第３の電界効果トランジスタＴP3のゲートＧ３が前記
第２の電界効果トランジスタＴP2のゲートＧ２に接続さ
れ、前記第３の電界効果トランジスタＴP3のバックゲー
トＢG3が第１の電源線ＶCC又は前記第２の電界効果トラ
ンジスタＴP2のバックゲートＢG2に接続されることを特
徴とする。
【００４２】また、本発明の第17の出力回路は図２に示
すように、第１の出力回路において、前記第３の電界効
果トランジスタＴ３のバックゲート制御を補助する第４
の電界効果トランジスタＴ４と、前記第４の電界効果ト
ランジスタＴ４に入力信号を供給する信号反転素子ＩＮ
とが設けられることを特徴とする。
【００４３】なお，第17の出力回路において、前記第
１，第２，第３及び第４の電界効果トランジスタＴ１，
Ｔ２，Ｔ３，Ｔ４がｎ型の電界効果トランジスタＴN1，
ＴN2，ＴN3，ＴN4から成り、少なくとも、前記第１の電
界効果トランジスタＴN1のバックゲートＢG1と前記出力
部ｏutとの間に第３の電界効果トランジスタＴN3が接続
され、前記第３の電界効果トランジスタＴN3のゲートＧ
３が第１の電源線ＶCCに接続され、前記第３の電界効果
トランジスタＴN3のバックゲートＢG3が第２の電源線Ｇ
NDに接続され、前記第２の電界効果トランジスタＴN2の
バックゲートＢG2が第２の電源線ＧNDに接続され、前記
第４の電界効果トランジスタＴN4が前記第１の電界効果
トランジスタＴN1のバックゲートＢG1と前記第２の電源
線ＧNDとの間に接続され、前記第４の電界効果トランジ
スタＴN4のゲートＧ４が前記信号反転素子ＩＮに接続さ
れ、前記第４の電界効果トランジスタＴN4のバックゲー
トＢG4が第２の電源線ＧNDに接続されることを特徴とす
る。
【００４４】さらに、本発明の第18の出力回路は図２に
示すように、第１，第17の出力回路において、前記第
１，第２，第３及び第４の電界効果トランジスタＴ１，
Ｔ２，Ｔ３，Ｔ４がｎ型の電界効果トランジスタＴN1，
ＴN2，ＴN3，ＴN4から成り、少なくとも、前記第１の電
界効果トランジスタＴN1のバックゲートＢG1と前記出力
部ｏutとの間に第３の電界効果トランジスタＴN3が接続
され、前記第３の電界効果トランジスタＴN3のゲートＧ
３が第１の電源線ＶCCに接続され、前記第３の電界効果
トランジスタＴN3のバックゲートＢG3が前記第１の電界
効果トランジスタＴN1のバックゲートＢG1に接続され、
前記第２の電界効果トランジスタＴN2のバックゲートＢ
G2が第２の電源線ＧNDに接続され、前記第４の電界効果
トランジスタＴN4が前記第１の電界効果トランジスタＴ
N1のバックゲートＢG1と前記第２の電源線ＧNDとの間に
接続され、前記第４の電界効果トランジスタＴN4のゲー
トＧ４が前記信号反転素子ＩＮに接続され、前記第４の
電界効果トランジスタＴN4のバックゲートＢG4が第２の
電源線ＧNDに接続されることを特徴とする。
【００４５】また、本発明の第19，第20の出力回路は図
２に示すように、第１，第17の出力回路において、前記
第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４がｎ型の電界効果トランジスタＴ
N1，ＴN2，ＴN3，ＴN4から成り、少なくとも、前記第１
の電界効果トランジスタＴN1のバックゲートＢG1と前記
出力部ｏutとの間に第３の電界効果トランジスタＴN3が
接続され、前記第３の電界効果トランジスタＴN3のゲー
トＧ３が前記第１の電界効果トランジスタＴN1のゲート
Ｇ１に接続され、前記第３の電界効果トランジスタＴN3
のバックゲートＢG3が第２の電源線ＧND又は前記第１の
電界効果トランジスタＴN1のバックゲートＢG1に接続さ
れ、前記第２の電界効果トランジスタＴN2のバックゲー
トＢG2が第２の電源線ＧNDに接続され、前記第４の電界
効果トランジスタＴN4が前記第１の電界効果トランジス
タＴN1のバックゲートＢG1と前記第２の電源線ＧNDとの
間に接続され、前記第４の電界効果トランジスタＴN4の
ゲートＧ４が前記信号反転素子ＩＮに接続され、前記第
４の電界効果トランジスタＴN4のバックゲートＢG4が第
２の電源線ＧNDに接続されることを特徴とする。
【００４６】さらに、本発明の第21，第22の出力回路は
図２に示すように、第１，第17の出力回路において、前
記第１，第３及び第４の電界効果トランジスタＴ１，Ｔ
３，Ｔ４がｎ型の電界効果トランジスタＴN1，ＴN3，Ｔ
N4から成り、前記第２の電界効果トランジスタＴ２がｐ
型の電界効果トランジスタＴP2から成り、少なくとも、
前記第１の電界効果トランジスタＴN1のバックゲートＢ
G1と前記出力部ｏutとの間に第３の電界効果トランジス
タＴN3が接続され、前記第３の電界効果トランジスタＴ
N3のゲートＧ３が第１の電源線ＶCCに接続され、前記第
３の電界効果トランジスタＴN3のバックゲートＢG3が第
２の電源線ＧND又は前記第１の電界効果トランジスタＴ
N1のバックゲートＢG1に接続され、前記第２の電界効果
トランジスタＴP2のバックゲートＢG2が前記出力部ｏut
に接続され、前記第４の電界効果トランジスタＴN4が前
記第１の電界効果トランジスタＴN1のバックゲートＢG1
と前記第２の電源線ＧNDとの間に接続され、前記第４の
電界効果トランジスタＴN4のゲートＧ４が前記信号反転
素子ＩＮに接続され、前記第４の電界効果トランジスタ
ＴN4のバックゲートＢG4が第２の電源線ＧNDに接続され
ることを特徴とする。
【００４７】また、本発明の第23，第24の出力回路は図
２に示すように、第１，第17の出力回路において、前記
第１，第３及び第４の電界効果トランジスタＴ１，Ｔ
３，Ｔ４がｎ型の電界効果トランジスタＴN1，ＴN3，Ｔ
N4から成り、前記第２の電界効果トランジスタＴ２がｐ
型の電界効果トランジスタＴP2から成り、少なくとも、
前記第１の電界効果トランジスタＴN1のバックゲートＢ
G1と前記出力部ｏutとの間に第３の電界効果トランジス
タＴN3が接続され、前記第３の電界効果トランジスタＴ
N3のゲートＧ３が前記第１の電界効果トランジスタＴN1
のゲートＧ１に接続され、前記第３の電界効果トランジ
スタＴN3のバックゲートＢG3が第２の電源線ＧND又は前
記第１の電界効果トランジスタＴN1のバックゲートＢG1
に接続され、前記第２の電界効果トランジスタＴP2のバ
ックゲートＢG2が前記出力部ｏutに接続され、前記第４
の電界効果トランジスタＴN4が前記第１の電界効果トラ
ンジスタＴN1のバックゲートＢG1と前記第２の電源線Ｇ
NDとの間に接続され、前記第４の電界効果トランジスタ
ＴN4のゲートＧ４が前記信号反転素子ＩＮに接続され、
前記第４の電界効果トランジスタＴN4のバックゲートＢ
G4が第２の電源線ＧNDに接続されることを特徴とする。
【００４８】さらに、本発明の第25，第26の出力回路は
図２に示すように、第１，第17の出力回路において、前
記第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４がｐ型の電界効果トランジスタＴ
P1，ＴP2，ＴP3，ＴP4から成り、少なくとも、前記第１
の電界効果トランジスタＴP1のバックゲートＢG1が第１
の電源線ＶCCに接続され、前記第２の電界効果トランジ
スタＴP2のバックゲートＢG2と前記出力部ｏutとの間に
第３の電界効果トランジスタＴP3が接続され、前記第３
の電界効果トランジスタＴP3のゲートＧ３が第２の電源
線ＧNDに接続され、前記第３の電界効果トランジスタＴ
P3のバックゲートＢG3が第１の電源線ＶCC又は前記第２
の電界効果トランジスタＴP2のバックゲートＢG2に接続
され、前記第４の電界効果トランジスタＴP4が前記第２
の電界効果トランジスタＴP2のバックゲートＢG2と前記
第１の電源線ＶCCとの間に接続され、前記第４の電界効
果トランジスタＴP4のゲートＧ４が前記信号反転素子Ｉ
Ｎに接続され、前記第４の電界効果トランジスタＴP4の
バックゲートＢG4が第１の電源線ＶCCに接続されること
を特徴とする。
【００４９】また、本発明の第27，第28の出力回路は図
２に示すように、第１，第17の出力回路において、前記
第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４がｐ型の電界効果トランジスタＴ
P1，ＴP2，ＴP3，ＴP4から成り、少なくとも、前記第１
の電界効果トランジスタＴP1のバックゲートＢG1が第１
の電源線ＶCCに接続され、前記第２の電界効果トランジ
スタＴP2のバックゲートＢG2と前記出力部ｏutとの間に
第３の電界効果トランジスタＴP3が接続され、前記第３
の電界効果トランジスタＴP3のゲートＧ３が前記第２の
電界効果トランジスタＴP2のゲートＧ２に接続され、前
記第３の電界効果トランジスタＴP3のバックゲートＢG3
が第１の電源線ＶCC又は前記第２の電界効果トランジス
タＴP2のバックゲートＢG2に接続され、前記第４の電界
効果トランジスタＴP4が前記第２の電界効果トランジス
タＴP2のバックゲートＢG2と前記第１の電源線ＶCCとの
間に接続され、前記第４の電界効果トランジスタＴP4の
ゲートＧ４が前記信号反転素子ＩＮに接続され、前記第
４の電界効果トランジスタＴP4のバックゲートＢG4が第
１の電源線ＶCCに接続されることを特徴とする。
【００５０】さらに、本発明の第29，第30の出力回路は
図２に示すように、第１，第17の出力回路において、前
記第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタＴN1から成り、前記第２, 第３及び第４の電
界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の電界効果
トランジスタＴP2，ＴP3，ＴP4から成り、少なくとも、
前記第１の電界効果トランジスタＴN1のバックゲートＢ
G1が前記出力部ｏutに接続され、前記第２の電界効果ト
ランジスタＴP2のバックゲートＢG2と前記出力部ｏutと
の間に第３の電界効果トランジスタＴP3が接続され、前
記第３の電界効果トランジスタＴP3のゲートＧ３が第２
の電源線ＧNDに接続され、前記第３の電界効果トランジ
スタＴP3のバックゲートＢG3が第１の電源線ＶCC又は前
記第２の電界効果トランジスタＴP2のバックゲートＢG2
に接続され、前記第４の電界効果トランジスタＴP4が前
記第２の電界効果トランジスタＴP2のバックゲートＢG2
と前記第１の電源線ＶCCとの間に接続され、前記第４の
電界効果トランジスタＴP4のゲートＧ４が前記信号反転
素子ＩＮに接続され、前記第４の電界効果トランジスタ
ＴP4のバックゲートＢG4が第１の電源線ＶCCに接続され
ることを特徴とする。
【００５１】また、本発明の第31，第32の出力回路は図
２に示すように、第１，第17の出力回路において、前記
第１の電界効果トランジスタＴ１がｎ型の電界効果トラ
ンジスタＴN1から成り、前記第２, 第３及び第４の電界
効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の電界効果ト
ランジスタＴP2，ＴP3，ＴP4から成り、少なくとも、前
記第１の電界効果トランジスタＴN1のバックゲートＢG1
が前記出力部ｏutに接続され、前記第２の電界効果トラ
ンジスタＴP2のバックゲートＢG2と前記出力部ｏutとの
間に第３の電界効果トランジスタＴP3が接続され、前記
第３の電界効果トランジスタＴP3のゲートＧ３が前記第
２の電界効果トランジスタＴP2のゲートＧ２に接続さ
れ、前記第３の電界効果トランジスタＴP3のバックゲー
トＢG3が第１の電源線ＶCC又は前記第２の電界効果トラ
ンジスタＴP2のバックゲートＢG2に接続され、前記第４
の電界効果トランジスタＴP4が前記第２の電界効果トラ
ンジスタＴP2のバックゲートＢG2と前記第１の電源線Ｖ
CCとの間に接続され、前記第４の電界効果トランジスタ
ＴP4のゲートＧ４が前記信号反転素子ＩＮに接続され、
前記第４の電界効果トランジスタＴP4のバックゲートＢ
G4が第１の電源線ＶCCに接続されることを特徴とし、上
記目的を達成する。
【００５２】
【作用】本発明の第１の出力回路によれば、図１に示す
ように第１の電界効果トランジスタＴ１のバックゲート
ＢG1を制御する第３の電界効果トランジスタＴ３が設け
られ、第１，第２及び第３の電界効果トランジスタＴ
１，Ｔ２，Ｔ３がｎ型の電界効果トランジスタＴN1，Ｔ
N2，ＴN3から成る。また、第３の電界効果トランジスタ
Ｔ３のゲートＧ３が第１の電源線ＶCCに接続される。
【００５３】このため、当該第１の出力回路の出力動作
停止時等に、例えば、出力部ｏutに電源線ＶCCよりも高
いレベルの電圧が印加された場合であっても、第３の電
界効果トランジスタＴN3がＯFF動作をして、第１の電界
効果トランジスタＴ１のバックゲートＢG1が電気的にフ
ローティング状態にされることから、電源線ＶCCと第１
の電界効果トランジスタＴN1のバックゲートＢG1との間
に寄生する順方向ダイオード（ｐｎ接合部）を介して電
源線ＶCCに流れようとする電流ｉの通路を遮断すること
が可能となる。
【００５４】なお、当該第１の出力回路の通常動作時に
は、第１の電源線ＶCCの電位に基づいて、第３の電界効
果トランジスタＴN3がＯＮ動作をすることから、出力部
ｏutの出力レベルと同等の電位が第１の電界効果トラン
ジスタＴN1のバックゲートＢG1に供給され、第１の電界
効果トランジスタＴN1のバックゲート依存性を極力低減
することが可能となる。
【００５５】これにより、出力動作停止時には当該第１
の出力回路の出力部ｏutをハイ・インピーダンス状態に
維持することが可能となり、その通常動作時には、出力
「Ｈ」レベルを極力高くすることが可能となる。このこ
とで、第１の出力回路を集積化した場合に、その出力レ
ベルの安定化が図られ、当該半導体集積回路装置の信頼
性の向上を図ることが可能となる。
【００５６】また、本発明の第２の出力回路によれば、
図１の第１の出力回路において、第３の電界効果トラン
ジスタＴN3のバックゲートＢG3が接地線ＧNDに変えて、
第１の電界効果トランジスタＴN1のバックゲートＢG1に
接続される。
【００５７】このため、当該第２の出力回路の出力動作
停止時等に、第１の出力回路と同様に、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３の電界効果トランジスタＴN3がＯFF動作を
して、第１の電界効果トランジスタＴN1のバックゲート
ＢG1が電気的にフローティング状態にされることから、
電源線ＶCCと第１の電界効果トランジスタＴN1のバック
ゲートＢG1との間に寄生する順方向ダイオードを介して
電源線ＶCCに流れようとする電流ｉの通路を遮断するこ
とが可能となる。
【００５８】また、当該第２の出力回路の通常動作時に
は、第１の出力回路と同様に第３の電界効果トランジス
タＴN3がＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１の電界効果トランジスタＴN1の
バックゲートＢG1と第３の電界効果トランジスタＴN3の
バックゲートＢG3とに供給され、第１，第３の電界効果
トランジスタＴN1，ＴN3のバックゲート依存性を極力低
減することが可能となる。
【００５９】これにより、第１の出力回路と同様に当該
第２の出力回路の出力部ｏutをハイ・インピーダンス状
態に維持することが可能となり、その通常動作時には、
出力「Ｈ」レベルを極力高くすることが可能となる。こ
のことで、第２の出力回路を集積化した場合に、第１の
出力回路と同様にその出力レベルの安定化が図られ、当
該半導体集積回路装置の信頼性の向上を図ることが可能
となる。
【００６０】さらに、本発明の第３，第４の出力回路に
よれば、図１の第１の出力回路において、第１の電界効
果トランジスタＴN1のバックゲートＢG1を制御する第３
の電界効果トランジスタＴN3が設けられ、第３の電界効
果トランジスタＴN3のゲートＧ３が第１の電界効果トラ
ンジスタＴ１のゲートＧ１に接続され、該第３の電界効
果トランジスタＴN3のバックゲートＢG3が第２の電源線
ＧND又は第１の電界効果トランジスタＴN1のバックゲー
トＢG1に接続される。
【００６１】このため、当該第３，第４の出力回路の出
力動作停止時等に、第１の出力回路と同様に、出力部ｏ
utに電源線ＶCCよりも高いレベルの電圧が印加された場
合であっても、第３の電界効果トランジスタＴN3がＯFF
動作をして、第１の電界効果トランジスタＴN1のバック
ゲートＢG1が電気的にフローティング状態にされること
から、電源線ＶCCと第１の電界効果トランジスタＴN1の
バックゲートＢG1との間に寄生する順方向ダイオードを
介して電源線ＶCCに流れようとする電流ｉの通路を遮断
することが可能となる。
【００６２】また、当該第３，第４の出力回路の通常動
作時には、第１の電界効果トランジスタＴN1のゲートＧ
１の入力レベルに基づいて、第３の電界効果トランジス
タＴN3がＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１の電界効果トランジスタＴN1の
バックゲートＢG1や第３の電界効果トランジスタＴN3の
バックゲートＢG3に供給され、そのバックゲート依存性
を極力低減することが可能となる。
【００６３】これにより、第１，第２の出力回路と同様
に当該第３，第４の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｈ」レベルを極力高くすることが可
能となる。このことで、第３，第４の出力回路を集積化
した場合に、第１，第２の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【００６４】また、本発明の第５，第６の出力回路によ
れば、図１の第１の出力回路において、第１，第２及び
第３の電界効果トランジスタＴ１，Ｔ３がｎ型の電界効
果トランジスタＴN1，ＴN3から成り、第２の電界効果ト
ランジスタＴ２がｐ型の電界効果トランジスタＴP2から
成る。また、第３の電界効果トランジスタＴN3のゲート
Ｇ３が第１の電源線ＶCCに接続される。
【００６５】このため、当該第５，第６の出力回路の出
力動作停止時等に、第１の出力回路と同様に、出力部ｏ
utに電源線ＶCCよりも高いレベルの電圧が印加された場
合であっても、第３の電界効果トランジスタＴN3がＯFF
動作をして、第１の電界効果トランジスタＴN1のバック
ゲートＢG1が電気的にフローティング状態にされること
から、電源線ＶCCと第１の電界効果トランジスタＴN1の
バックゲートＢG1との間に寄生する順方向ダイオードを
介して電源線ＶCCに流れようとする電流ｉの通路を遮断
することが可能となる。
【００６６】また、第２の電界効果トランジスタＴP2の
バックゲートＢG2が出力部ｏutに接続されることから該
トランジスタＴP2のバックゲートＢG2と出力部ｏutに寄
生する順方向ダイオードの影響が取り除かれる。
【００６７】なお、当該第５，第６の出力回路の通常動
作時には、第１の電源線ＶCCの電位に基づいて、第３の
電界効果トランジスタＴN3がＯＮ動作をすることから、
出力部ｏutの出力レベルと同等の電位が第１の電界効果
トランジスタＴN1のバックゲートＢG1や第３の電界効果
トランジスタＴN3のバックゲートＢG3に供給され、その
バックゲート依存性を極力低減することが可能となる。
【００６８】これにより、第１〜第４の出力回路と同様
に当該第５，第６の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｈ」レベルを極力高くすることが可
能となる。このことで、第５，第６の出力回路を集積化
した場合に、第１〜第４の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【００６９】さらに、本発明の第７，第８の出力回路に
よれば、図１の第１の出力回路において、第１の電界効
果トランジスタＴN1のバックゲートＢG1を制御する第３
の電界効果トランジスタＴN3が設けられ、第３の電界効
果トランジスタＴN3のゲートＧ３が第１の電界効果トラ
ンジスタＴ１のゲートＧ１に接続され、該第３の電界効
果トランジスタＴN3のバックゲートＢG3が第２の電源線
ＧND又は第１の電界効果トランジスタＴN1のバックゲー
トＢG1に接続される。
【００７０】このため、当該第７，第８の出力回路の出
力動作停止時等に、第１の出力回路と同様に、出力部ｏ
utに電源線ＶCCよりも高いレベルの電圧が印加された場
合であっても、第３の電界効果トランジスタＴN3がＯFF
動作をして、第１の電界効果トランジスタＴN1のバック
ゲートＢG1が電気的にフローティング状態にされること
から、電源線ＶCCと第１の電界効果トランジスタＴN1の
バックゲートＢG1との間に寄生する順方向ダイオードを
介して電源線ＶCCに流れようとする電流ｉの通路を遮断
することが可能となる。
【００７１】また、第２の電界効果トランジスタＴP2の
バックゲートＢG2が出力部ｏutに接続されることから該
トランジスタＴP2のバックゲートＢG2と出力部ｏutに寄
生する順方向ダイオードの影響が取り除かれる。
【００７２】なお、当該第７，第８の出力回路の通常動
作時には、第１の電界効果トランジスタＴN1のゲートＧ
１の入力レベルに基づいて、第３の電界効果トランジス
タＴN3がＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１の電界効果トランジスタＴN1の
バックゲートＢG1や第３の電界効果トランジスタＴN3の
バックゲートＢG3に供給され、そのバックゲート依存性
を極力低減することが可能となる。
【００７３】これにより、第１〜第６の出力回路と同様
に当該第７，第８の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｈ」レベルを極力高くすることが可
能となる。このことで、第７，第８の出力回路を集積化
した場合に、第１〜第６の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【００７４】また、本発明の第９，第10の出力回路によ
れば、図１の第１の出力回路において、第２の電界効果
トランジスタＴ２のバックゲートＢG2を制御する第３の
電界効果トランジスタＴ３が設けられ、第１，第２及び
第３の電界効果トランジスタＴ１，Ｔ２，Ｔ３がｐ型の
電界効果トランジスタＴP1，ＴP2，ＴP3から成る。ま
た、第３の電界効果トランジスタＴP3のゲートＧ３が第
２の電源線ＧNDに接続され、そのバックゲートＢG3が第
１の電源線ＶCC又は第２の電界効果トランジスタＴP2の
バックゲートＢG2に接続される。
【００７５】このため、当該第９，第10の出力回路の出
力動作停止時等に、例えば、出力部ｏutに電源線ＧNDよ
りも低いレベルの電圧が印加された場合であっても、第
３の電界効果トランジスタＴP3がＯFF動作をして、第２
の電界効果トランジスタＴP2のバックゲートＢG2が電気
的にフローティング状態にされることから、従来例のよ
うに第２の電源線ＧNDと第２の電界効果トランジスタＴ
P2のバックゲートＢG2との間に寄生する順方向ダイオー
ド（ｐｎ接合部）を介して該電源線ＧNDから出力部ｏut
に流出しようとする電流ｉの通路を遮断することが可能
となる。
【００７６】なお、当該第９，第10の出力回路の通常動
作時には、第２の電源線ＧNDの電位に基づいて、第３の
電界効果トランジスタＴP3がＯＮ動作をすることから、
出力部ｏutの出力レベルと同等の電位が第２の電界効果
トランジスタＴP2のバックゲートＢG2や第３の電界効果
トランジスタＴP3のバックゲートＢG3に供給され、第２
の電界効果トランジスタＴP2のバックゲート依存性を極
力低減することが可能となる。
【００７７】これにより、当該第９，第10の出力回路の
出力部ｏutをハイ・インピーダンス状態に維持すること
が可能となり、その通常動作時には、出力「Ｌ」レベル
を極力低くすることが可能となる。このことで、第９，
第10の出力回路を集積化した場合に、第１〜第８の出力
回路と同様に、その出力レベルの安定化が図られ、当該
半導体集積回路装置の信頼性の向上を図ることが可能と
なる。
【００７８】さらに、本発明の第11，第12の出力回路に
よれば、図１の第１の出力回路において、第２の電界効
果トランジスタＴP2のバックゲートＢG2を制御する第３
の電界効果トランジスタＴP3が設けられ、第３の電界効
果トランジスタＴP3のゲートＧ３が第２の電界効果トラ
ンジスタＴP2のゲートＧ２に接続され、そのバックゲー
トＢG3が第１の電源線ＶCC又は第２の電界効果トランジ
スタＴP2のバックゲートＢG2に接続されている。
【００７９】このため、当該第11，第12の出力回路の出
力動作停止時等に、例えば、出力部ｏutに電源線ＶCCよ
りも低いレベルの電圧が印加された場合であっても、第
３の電界効果トランジスタＴP3がＯFF動作をして、第２
の電界効果トランジスタＴP2のバックゲートＢG2が電気
的にフローティング状態にされることから、従来例のよ
うに電源線ＶCCと第２の電界効果トランジスタＴP2のバ
ックゲートＢG2との間に寄生する順方向ダイオードを介
して第２の電源線ＧNDから出力部ｏutに流出しようとす
る電流ｉの通路を遮断することが可能となる。
【００８０】なお、当該第11，第12の出力回路の通常動
作時には、第２の電源線ＧNDの電位に基づいて、第３の
電界効果トランジスタＴP3がＯＮ動作をすることから、
出力部ｏutの出力レベルと同等の電位が第２の電界効果
トランジスタＴP2のバックゲートＢG2や第３の電界効果
トランジスタＴP3のバックゲートＢG3に供給され、第２
の電界効果トランジスタＴP2のバックゲート依存性を極
力低減することが可能となる。
【００８１】これにより、第９，第10の出力回路と同様
に当該第11，第12の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｌ」レベルを極力低くすることが可
能となる。このことで、第11，第12の出力回路を集積化
した場合に、第１〜第10の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【００８２】また、本発明の第13，第14の出力回路によ
れば、図１の第１の出力回路において、第２の電界効果
トランジスタＴP2のバックゲートＢG2を制御する第３の
電界効果トランジスタＴP3が設けられ、第１の電界効果
トランジスタＴ１がｎ型の電界効果トランジスタＴN1か
ら成り、第２，第３の電界効果トランジスタＴ２，Ｔ３
がｐ型の電界効果トランジスタＴP2，ＴP3から成る。ま
た、第３の電界効果トランジスタＴP3のゲートＧ３が第
２の電源線ＧNDに接続され、そのバックゲートＢG3が第
１の電源線ＶCC又は第２の電界効果トランジスタＴP2の
バックゲートＢG2に接続される。
【００８３】このため、当該第13，第14の出力回路の出
力動作停止時等に、例えば、出力部ｏutに電源線ＧNDよ
りも低いレベルの電圧が印加された場合であっても、第
３の電界効果トランジスタＴP3がＯFF動作をして、第２
の電界効果トランジスタＴP2のバックゲートＢG2が電気
的にフローティング状態にされることから、従来例のよ
うに第２の電源線ＧNDと第２の電界効果トランジスタＴ
P2のバックゲートＢG2との間に寄生する順方向ダイオー
ドを介して第２の電源線ＧNDから出力部ｏutに流出しよ
うとする電流ｉの通路を遮断することが可能となる。
【００８４】なお、当該第13，第14の出力回路の通常動
作時には、第２の電源線ＧNDの電位に基づいて、第３の
電界効果トランジスタＴP3がＯＮ動作をすることから、
出力部ｏutの出力レベルと同等の電位が第２の電界効果
トランジスタＴP2のバックゲートＢG2や第３の電界効果
トランジスタＴP3のバックゲートＢG3に供給され、第２
の電界効果トランジスタＴP2のバックゲート依存性を極
力低減することが可能となる。
【００８５】これにより、当該第13，第14の出力回路の
出力部ｏutをハイ・インピーダンス状態に維持すること
が可能となり、その通常動作時には、出力「Ｌ」レベル
を極力低くすることが可能となる。このことで、第13，
第14の出力回路を集積化した場合に、第１〜第12の出力
回路と同様に、その出力レベルの安定化が図られ、当該
半導体集積回路装置の信頼性の向上を図ることが可能と
なる。
【００８６】また、本発明の第15，第16の出力回路によ
れば、図１の第１の出力回路において、第２の電界効果
トランジスタＴP2のバックゲートＢG2を制御する第３の
電界効果トランジスタＴP3が設けられ、第３の電界効果
トランジスタＴP3のゲートＧ３が第２の電界効果トラン
ジスタＴP2のゲートＧ２に接続され、そのバックゲート
ＢG3が第１の電源線ＶCC又は第２の電界効果トランジス
タＴP2のバックゲートＢG2に接続されている。
【００８７】このため、当該第15，第16の出力回路の出
力動作停止時等に、例えば、出力部ｏutに電源線ＧNDよ
りも低いレベルの電圧が印加された場合であっても、第
３の電界効果トランジスタＴP3がＯFF動作をして、第２
の電界効果トランジスタＴP2のバックゲートＢG2が電気
的にフローティング状態にされることから、従来例のよ
うに第２の電源線ＧNDと第２の電界効果トランジスタＴ
P2のバックゲートＢG2との間に寄生する順方向ダイオー
ドを介して第２の電源線ＧNDから出力部ｏutに流出しよ
うとする電流ｉの通路を遮断することが可能となる。
【００８８】なお、当該第15，第16の出力回路の通常動
作時には、第２の電界効果トランジスタＴP2のゲートＧ
２の入力レベルに基づいて、第３の電界効果トランジス
タＴP3がＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第２の電界効果トランジスタＴP2の
バックゲートＢG2や第３の電界効果トランジスタＴP3の
バックゲートＢG3に供給され、第２の電界効果トランジ
スタＴP2のバックゲート依存性を極力低減することが可
能となる。
【００８９】これにより、第13, 第14の出力回路と同様
に当該第15，第16の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｌ」レベルを極力低くすることが可
能となる。このことで、第15，第16の出力回路を集積化
した場合に、第１〜第14の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【００９０】また、本発明の第17の出力回路によれば、
図２に示すように、第１の出力回路に加えて、第３の電
界効果トランジスタＴ３のバックゲート制御を補助する
第４の電界効果トランジスタＴ４と該第４の電界効果ト
ランジスタＴ４に入力信号を供給する信号反転素子ＩＮ
とが設けられている。
【００９１】例えば、第１，第２，第３及び第４の電界
効果トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４がｎ型の電界
効果トランジスタＴN1，ＴN2，ＴN3，ＴN4から成り、該
第４の電界効果トランジスタＴN4のゲートＧ４が信号反
転素子ＩＮに接続され、そのバックゲートＢG4が第２の
電源線ＧNDに接続される。
【００９２】このため、当該第17の出力回路の出力動作
停止時等に、第１の出力回路と同様に、例えば、出力部
ｏutに電源線ＶCCよりも高いレベルの電圧が印加された
場合であっても、第３の電界効果トランジスタＴN3がＯ
FF動作をし、第４の電界効果トランジスタＴ４がＯＮ動
作をすることから、第１の出力回路のように第１の電界
効果トランジスタＴN1のバックゲートＢG1が電気的にフ
ローティング状態にされることなく、該第１の電界効果
トランジスタＴN1のバックゲートＢG1を第２の電源線Ｇ
NDの電位レベルにすることが可能となる。
【００９３】このことで、第１の出力回路のように電源
線ＶCCと第１の電界効果トランジスタＴN1のバックゲー
トＢG1との間に寄生する順方向ダイオードを介して電源
線ＶCCに流れようとする電流ｉの通路を遮断することが
可能となる。
【００９４】なお、当該第17の出力回路の通常動作時に
は、第１の電源線ＶCCの電位に基づいて、第３の電界効
果トランジスタＴN3がＯＮ動作をし、第４の電界効果ト
ランジスタＴN4が信号反転素子ＩＮの出力レベルに応じ
てＯFF動作をすることから、出力部ｏutの出力レベルと
同等の電位が第１の電界効果トランジスタＴN1のバック
ゲートＢG1に供給され、第１の電界効果トランジスタＴ
N1のバックゲート依存性を極力低減することが可能とな
る。
【００９５】これにより、第１〜第16の出力回路の同様
に当該第17の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第17の出力回路を集積化した場合に、
第１〜第16の出力回路の同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【００９６】さらに、本発明の第18の出力回路によれ
ば、図２の第17の出力回路において、第３の電界効果ト
ランジスタＴN3のバックゲート制御を補助する第４の電
界効果トランジスタＴN4が設けられ、第３の電界効果ト
ランジスタＴN3のバックゲートＢG3が接地線ＧNDに変え
て、第１の電界効果トランジスタＴN1のバックゲートＢ
G1に接続される。
【００９７】このため、当該第18の出力回路の出力動作
停止時等に、第２の出力回路と同様に、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３の電界効果トランジスタＴN3がＯFF動作を
し、第４の電界効果トランジスタＴN4がＯＮ動作をるこ
とから、第２の出力回路のように第１の電界効果トラン
ジスタＴN1のバックゲートＢG1が電気的にフローティン
グ状態にされることなく、第17の出力回路のように該第
１の電界効果トランジスタＴN1のバックゲートＢG1を第
２の電源線ＧNDのレベルにすることが可能となる。
【００９８】このことから、電源線ＶCCと第１の電界効
果トランジスタＴN1のバックゲートＢG1との間に寄生す
る順方向ダイオードを介して電源線ＶCCに流れようとす
る電流ｉの通路を遮断することが可能となる。
【００９９】また、当該第18の出力回路の通常動作時に
は、第１の電源線ＶCCに基づいて第３の電界効果トラン
ジスタＴN3がＯＮ動作をし、第４の電界効果トランジス
タＴN4が信号反転素子ＩＮの出力レベルに応じてＯFF動
作をすることから、出力部ｏutの出力レベルと同等の電
位が第１の電界効果トランジスタＴN1のバックゲートＢ
G1と第３の電界効果トランジスタＴN3のバックゲートＢ
G3とに供給され、第１，第３の電界効果トランジスタＴ
N1，ＴN3のバックゲート依存性を極力低減することが可
能となる。
【０１００】これにより、第１〜第17の出力回路と同様
に当該第18の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第18の出力回路を集積化した場合に、
第１〜第17の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０１０１】また、本発明の第19，第20の出力回路によ
れば、図２の第17の出力回路において、第１の電界効果
トランジスタＴN1のバックゲートＢG1と第２の電源線Ｇ
NDとの間に、第４の電界効果トランジスタＴN4が設けら
れ、第３の電界効果トランジスタＴN3のゲートＧ３が第
１の電界効果トランジスタＴ１のゲートＧ１に接続さ
れ、該第３の電界効果トランジスタＴN3のバックゲート
ＢG3が第２の電源線ＧND又は第１の電界効果トランジス
タＴN1のバックゲートＢG1に接続される。
【０１０２】このため、当該第19，第20の出力回路の出
力動作停止時等に、第３，第４の出力回路と同様に、出
力部ｏutに電源線ＶCCよりも高いレベルの電圧が印加さ
れた場合であっても、第３の電界効果トランジスタＴN3
がＯFF動作をし、第４の電界効果トランジスタＴN4がＯ
Ｎ動作をすることから、第３，第４の出力回路のように
第１の電界効果トランジスタＴN1のバックゲートＢG1が
電気的にフローティング状態にされることなく、第17の
出力回路のように該第１の電界効果トランジスタＴN1の
バックゲートＢG1を第２の電源線ＧNDのレベルにするこ
とが可能となる。
【０１０３】このことから、電源線ＶCCと第１の電界効
果トランジスタＴN1のバックゲートＢG1との間に寄生す
る順方向ダイオードを介して電源線ＶCCに流れようとす
る電流ｉの通路を遮断することが可能となる。
【０１０４】また、当該第19，第20の出力回路の通常動
作時には、第１の電界効果トランジスタＴN1のゲートＧ
１の入力レベルに基づいて、第３の電界効果トランジス
タＴN3がＯＮ動作をし、第４の電界効果トランジスタＴ
N4が信号反転素子ＩＮの出力レベルに応じてＯFF動作を
することから、出力部ｏutの出力レベルと同等の電位が
第１の電界効果トランジスタＴN1のバックゲートＢG1や
第３の電界効果トランジスタＴN3のバックゲートＢG3に
供給され、そのバックゲート依存性を極力低減すること
が可能となる。
【０１０５】これにより、第１〜第18の出力回路と同様
に当該第19，第20の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｈ」レベルを極力高くすることが可
能となる。このことで、第19，第20の出力回路を集積化
した場合に、第１〜第18の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１０６】さらに、本発明の第21，第22の出力回路に
よれば、図２の第17の出力回路において、第１の電界効
果トランジスタＴN1のバックゲートＢG1と第２の電源線
ＧNDとの間に、第４の電界効果トランジスタＴN4が設け
られ、第１，第３及び第４の電界効果トランジスタＴ
１，Ｔ３，Ｔ４がｎ型の電界効果トランジスタＴN1，Ｔ
N3，ＴN4から成り、第２の電界効果トランジスタＴP2が
ｐ型の電界効果トランジスタＴP2から成る。また、第３
の電界効果トランジスタＴN3のゲートＧ３が第１の電源
線ＶCCに接続され、該第３の電界効果トランジスタＴN3
のバックゲートＢG3が第２の電源線ＧND又は第１の電界
効果トランジスタＴN1のバックゲートＢG1に接続され
る。
【０１０７】このため、当該第21，第22の出力回路の出
力動作停止時等に、第５，６の出力回路と同様に、出力
部ｏutに電源線ＶCCよりも高いレベルの電圧が印加され
た場合であっても、第３の電界効果トランジスタＴN3が
ＯFF動作をし、第４の電界効果トランジスタＴN4がＯＮ
動作をすることから、第５，６の出力回路のように、第
１の電界効果トランジスタＴN1のバックゲートＢG1が電
気的にフローティング状態にされることなく、第17〜第
20の出力回路のように該第１の電界効果トランジスタＴ
N1のバックゲートＢG1を第２の電源線ＧNDのレベルにす
ることが可能となる。
【０１０８】このことから、電源線ＶCCと第１の電界効
果トランジスタＴN1のバックゲートＢG1との間に寄生す
る順方向ダイオードを介して電源線ＶCCに流れようとす
る電流ｉの通路を遮断することが可能となる。
【０１０９】また、第２の電界効果トランジスタＴP2の
バックゲートＢG2が出力部ｏutに接続されることから該
トランジスタＴP2のバックゲートＢG2と出力部ｏutに寄
生する順方向ダイオードの影響が取り除かれる。
【０１１０】なお、当該第21，第22の出力回路の通常動
作時には、第１の電源線ＶCCの電位に基づいて、第３の
電界効果トランジスタＴN3がＯＮ動作をし、第４の電界
効果トランジスタＴN4が信号反転素子ＩＮの出力レベル
に応じてＯFF動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１の電界効果トランジスタＴN1の
バックゲートＢG1や第３の電界効果トランジスタＴN3の
バックゲートＢG3に供給され、そのバックゲート依存性
を極力低減することが可能となる。
【０１１１】これにより、第１〜第20の出力回路と同様
に当該第21，第22の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｈ」レベルを極力高くすることが可
能となる。このことで、第21，第22の出力回路を集積化
した場合に、第１〜第20の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１１２】また、本発明の第23，第24の出力回路によ
れば、図２の第17の出力回路において、第１の電界効果
トランジスタＴN1のバックゲートＢG1と第２の電源線Ｇ
NDとの間に、第４の電界効果トランジスタＴN4が設けら
れ、第３の電界効果トランジスタＴN3のゲートＧ３が第
１の電界効果トランジスタＴ１のゲートＧ１に接続さ
れ、該第３の電界効果トランジスタＴN3のバックゲート
ＢG3が第２の電源線ＧND又は第１の電界効果トランジス
タＴN1のバックゲートＢG1に接続される。
【０１１３】このため、当該第23，第24の出力回路の出
力動作停止時等に、第７，第８の出力回路と同様に、出
力部ｏutに電源線ＶCCよりも高いレベルの電圧が印加さ
れた場合であっても、第３の電界効果トランジスタＴN3
がＯFF動作をし、第４の電界効果トランジスタＴN4がＯ
Ｎ動作をすることから、第７，８の出力回路のように、
第１の電界効果トランジスタＴN1のバックゲートＢG1が
電気的にフローティング状態にされることなく、第17の
出力回路のように該第１の電界効果トランジスタＴN1の
バックゲートＢG1を第２の電源線ＧNDのレベルにするこ
とが可能となる。
【０１１４】このことから、電源線ＶCCと第１の電界効
果トランジスタＴN1のバックゲートＢG1との間に寄生す
る順方向ダイオードを介して電源線ＶCCに流れようとす
る電流ｉの通路を遮断することが可能となる。
【０１１５】また、第２の電界効果トランジスタＴP2の
バックゲートＢG2が出力部ｏutに接続されることから該
トランジスタＴP2のバックゲートＢG2と出力部ｏutに寄
生する順方向ダイオードの影響が取り除かれる。
【０１１６】なお、当該第23，第24の出力回路の通常動
作時には、第１の電界効果トランジスタＴN1のゲートＧ
１の入力レベルに基づいて、第３の電界効果トランジス
タＴN3がＯＮ動作をし、第４の電界効果トランジスタＴ
N4が信号反転素子ＩＮの出力レベルに応じてＯＮ動作を
することから、出力部ｏutの出力レベルと同等の電位が
第１の電界効果トランジスタＴN1のバックゲートＢG1や
第３の電界効果トランジスタＴN3のバックゲートＢG3に
供給され、そのバックゲート依存性を極力低減すること
が可能となる。
【０１１７】これにより、第１〜第22の出力回路と同様
に当該第23，第24の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｈ」レベルを極力高くすることが可
能となる。このことで、第23，第24の出力回路を集積化
した場合に、第１〜第22の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１１８】さらに、本発明の第25，第26の出力回路に
よれば、図２の第17の出力回路において、第２の電界効
果トランジスタＴP2のバックゲートＢG2と第１の電源線
ＶCCとの間に、第４の電界効果トランジスタＴP4が設け
られ、第１，第２，第３及び第４の電界効果トランジス
タＴ１，Ｔ２，Ｔ３，Ｔ４がｐ型の電界効果トランジス
タＴP1，ＴP2，ＴP3，ＴP4から成る。また、第３の電界
効果トランジスタＴP3のゲートＧ３が第２の電源線ＧND
に接続され、そのバックゲートＢG3が第１の電源線ＶCC
又は第２の電界効果トランジスタＴP2のバックゲートＢ
G2に接続される。
【０１１９】なお、第４の電界効果トランジスタＴP4の
ゲートＧ４が信号反転素子ＩＮに接続される。このた
め、当該第25，第26の出力回路の出力動作停止時等に、
第９，第10の出力回路と同様に、例えば、出力部ｏutに
電源線ＧNDよりも低いレベルの電圧が印加された場合で
あっても、第３の電界効果トランジスタＴP3がＯFF動作
をし、第４の電界効果トランジスタＴP4がＯＮ動作をす
ることから、第９，第10の出力回路のように、第１の電
界効果トランジスタＴP1のバックゲートＢG1が電気的に
フローティング状態にされることなく、該第２の電界効
果トランジスタＴP2のバックゲートＢG2を第１の電源線
ＶCCのレベルにすることが可能となる。
【０１２０】このことから、従来例のように第２の電源
線ＧNDと第２の電界効果トランジスタＴP2のバックゲー
トＢG2との間に寄生する順方向ダイオードを介して該電
源線ＧNDから出力部ｏutに流出しようとする電流ｉの通
路を遮断することが可能となる。
【０１２１】なお、当該第25，第26の出力回路の通常動
作時には、第２の電源線ＧNDの電位に基づいて、第３の
電界効果トランジスタＴP3がＯＮ動作をし、第４の電界
効果トランジスタＴP4が信号反転素子ＩＮの出力レベル
に応じてＯFF動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第２の電界効果トランジスタＴP2の
バックゲートＢG2や第３の電界効果トランジスタＴP3の
バックゲートＢG3に供給され、第２の電界効果トランジ
スタＴP2のバックゲート依存性を極力低減することが可
能となる。
【０１２２】これにより、第１〜第24の出力回路と同様
に当該第25，第26の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｌ」レベルを極力低くすることが可
能となる。このことで、第25，第26の出力回路を集積化
した場合に、第１〜第24の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１２３】また、本発明の第27，第28の出力回路によ
れば、図２の第17の出力回路において、第２の電界効果
トランジスタＴP2のバックゲートＢG2と第１の電源線Ｖ
CCとの間に、第４の電界効果トランジスタＴP4が設けら
れ、第３の電界効果トランジスタＴP3のゲートＧ３が第
２の電界効果トランジスタＴP2のゲートＧ２に接続さ
れ、そのバックゲートＢG3が第１の電源線ＶCC又は第２
の電界効果トランジスタＴP2のバックゲートＢG2に接続
される。
【０１２４】このため、当該第27，第28の出力回路の出
力動作停止時等に、第11，第12の出力回路と同様に、例
えば、出力部ｏutに電源線ＶCCよりも低いレベルの電圧
が印加された場合であっても、第３の電界効果トランジ
スタＴP3がＯFF動作をし、第４の電界効果トランジスタ
ＴP4がＯＮ動作をすることから第11，第12の出力回路の
ように、第１の電界効果トランジスタＴP1のバックゲー
トＢG1が電気的にフローティング状態にされることな
く、該第２の電界効果トランジスタＴP2のバックゲート
ＢG2を第１の電源線ＶCCのレベルにすることが可能とな
る。
【０１２５】このことから、電源線ＶCCと第２の電界効
果トランジスタＴP2のバックゲートＢG2との間に寄生す
る順方向ダイオードを介して第２の電源線ＧNDから出力
部ｏutに流出しようとする電流ｉの通路を遮断すること
が可能となる。
【０１２６】なお、当該第27，第28の出力回路の通常動
作時には、第２の電源線ＧNDの電位に基づいて、第３の
電界効果トランジスタＴP3がＯＮ動作をし、第４の電界
効果トランジスタＴP4が信号反転素子ＩＮの出力レベル
に応じてＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第２の電界効果トランジスタＴP2の
バックゲートＢG2や第３の電界効果トランジスタＴP3の
バックゲートＢG3に供給され、第２の電界効果トランジ
スタＴP2のバックゲート依存性を極力低減することが可
能となる。
【０１２７】これにより、第１〜第26の出力回路と同様
に当該第27，第28の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｌ」レベルを極力低くすることが可
能となる。このことで、第27，第28の出力回路を集積化
した場合に、第１〜第26の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１２８】さらに、本発明の第29，第30の出力回路に
よれば、図２の第17の出力回路において、第２の電界効
果トランジスタＴ２のバックゲートＢG2と第１の電源線
ＶCCとの間に、第４の電界効果トランジスタＴ４が設け
られ、第１の電界効果トランジスタＴ１がｎ型の電界効
果トランジスタＴN1から成り、第２, 第３及び第４の電
界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の電界効果
トランジスタＴP2，ＴP3，ＴP4から成る。
【０１２９】また、第３の電界効果トランジスタＴP3の
ゲートＧ３が第２の電源線ＧNDに接続され、そのバック
ゲートＢG3が第１の電源線ＶCC又は第２の電界効果トラ
ンジスタＴP2のバックゲートＢG2に接続され、第４の電
界効果トランジスタＴP4のゲートＧ４が信号反転素子Ｉ
Ｎに接続される。
【０１３０】このため、当該第29，第30の出力回路の出
力動作停止時等に、第13，第14の出力回路と同様に、例
えば、出力部ｏutに電源線ＧNDよりも低いレベルの電圧
が印加された場合であっても、第３の電界効果トランジ
スタＴ３がＯFF動作をし、第４の電界効果トランジスタ
Ｔ４がＯＮ動作をすることから第13，第14の出力回路の
ように、第２の電界効果トランジスタＴ２のバックゲー
トＢG2が電気的にフローティング状態にされることな
く、該第２の電界効果トランジスタＴ２のバックゲート
ＢG2を第１の電源線ＶCCのレベルにすることが可能とな
る。
【０１３１】このことから、第２の電源線ＧNDと第２の
電界効果トランジスタＴ２のバックゲートＢG2との間に
寄生する順方向ダイオードを介して第２の電源線ＧNDか
ら出力部ｏutに流出しようとする電流ｉの通路を遮断す
ることが可能となる。
【０１３２】なお、当該第29，第30の出力回路の通常動
作時には、第２の電源線ＧNDの電位に基づいて、第３の
電界効果トランジスタＴ３がＯＮ動作をし、第４の電界
効果トランジスタＴ４が信号反転素子ＩＮの出力レベル
に応じてＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第２の電界効果トランジスタＴ２の
バックゲートＢG2や第３の電界効果トランジスタＴ３の
バックゲートＢG3に供給され、第２の電界効果トランジ
スタＴ２のバックゲート依存性を極力低減することが可
能となる。
【０１３３】これにより、第１〜第28の出力回路と同様
に当該第29，第30の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｌ」レベルを極力低くすることが可
能となる。このことで、第29，第30の出力回路を集積化
した場合に、第１〜第28の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１３４】また、本発明の第31，第32の出力回路によ
れば、図２の第17の出力回路において、第２の電界効果
トランジスタＴP2のバックゲートＢG2と第１の電源線Ｖ
CCとの間に、第４の電界効果トランジスタＴP4が設けら
れ、第３の電界効果トランジスタＴP3のゲートＧ３が第
２の電界効果トランジスタＴP2のゲートＧ２に接続さ
れ、そのバックゲートＢG3が第１の電源線ＶCC又は第２
の電界効果トランジスタＴP2のバックゲートＢG2に接続
される。
【０１３５】このため、当該第31，第32の出力回路の出
力動作停止時等に、第15，第16の出力回路と同様に、例
えば、出力部ｏutに電源線ＧNDよりも低いレベルの電圧
が印加された場合であっても、第３の電界効果トランジ
スタＴP3がＯFF動作をし、第４の電界効果トランジスタ
ＴP4がＯＮ動作をすることから、第15，第16の出力回路
のように第２の電界効果トランジスタＴP2のバックゲー
トＢG2が電気的にフローティング状態にされることな
く、該第２の電界効果トランジスタＴP2のバックゲート
ＢG2を第１の電源線ＶCCのレベルにすることが可能とな
る。
【０１３６】このことから第２の電源線ＧNDと第２の電
界効果トランジスタＴP2のバックゲートＢG2との間に寄
生する順方向ダイオードを介して第２の電源線ＧNDから
出力部ｏutに流出しようとする電流ｉの通路を遮断する
ことが可能となる。
【０１３７】なお、当該第31，第32の出力回路の通常動
作時には、第２の電界効果トランジスタＴP2のゲートＧ
２の入力レベルに基づいて、第３の電界効果トランジス
タＴP3がＯＮ動作をし、第４の電界効果トランジスタＴ
P4が信号反転素子ＩＮの出力レベルに応じてＯFF動作を
することから、出力部ｏutの出力レベルと同等の電位が
第２の電界効果トランジスタＴP2のバックゲートＢG2や
第３の電界効果トランジスタＴP3のバックゲートＢG3に
供給され、第２の電界効果トランジスタＴP2のバックゲ
ート依存性を極力低減することが可能となる。
【０１３８】これにより、第１〜第30の出力回路と同様
に当該第31，第32の出力回路の出力部ｏutをハイ・イン
ピーダンス状態に維持することが可能となり、その通常
動作時には、出力「Ｌ」レベルを極力低くすることが可
能となる。このことで、第31，第32の出力回路を集積化
した場合に、第１〜第30の出力回路と同様に、その出力
レベルの安定化が図られ、当該半導体集積回路装置の信
頼性の向上を図ることが可能となる。
【０１３９】
【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図３〜35は、本発明の第１〜第32の実施
例に係る出力回路を説明する図である。
【０１４０】（１）第１の実施例の説明 図３，４は本発明の第１の実施例に係る出力回路を説明
する図であり、図３（ａ）は、その構成図を示してい
る。
【０１４１】図３（ａ）において、本発明の第１の出力
回路は第１の電源線（以下単に電源線という）ＶCCと第
２の電源線（以下接地線という）ＧNDと間に、第１の電
界効果トランジスタＴ１の一実施例となるｎ型の電界効
果トランジスタ（以下単に第１のトランジスタという）
ＴN1及び第２の電界効果トランジスタの一実施例となる
ｎ型の電界効果トランジスタ（以下単に第２のトランジ
スタという）ＴN2が直列に接続される。
【０１４２】また、第１のトランジスタＴN1のゲートＧ
１は入力部ｉｎに接続され、第２のトランジスタＴN2の
ゲートＧ２は、例えば、インバータIN１を介して入力部
ｉｎに接続される。さらに、第１のトランジスタＴN1及
び第２のトランジスタＴN2の接続点（共通ドレイン等）
が出力部ｏutに接続され、該第１のトランジスタＴN1の
バックゲートＢG1に第３のトランジスタＴN3が接続され
る。
【０１４３】すなわち、第３のトランジスタＴN3は第３
の電界効果トランジスタＴ３の一実施例となるｎ型の電
界効果トランジスタ（以下単に第３のトランジスタＴN3
という）であり、第１のトランジスタＴN1のバックゲー
トＢG1を制御するものである。
【０１４４】なお、第３のトランジスタＴN3が第１のト
ランジスタＴN1のバックゲートＢG1と出力部ｏutとの間
に接続され、該トランジスタＴN3のゲートＧ３が電源線
ＶCCに接続され、そのバックゲートＢG3が接地線ＧNDに
接続される。また、第２のトランジスタＴN2のバックゲ
ートＢG2が接地線ＧNDに接続される。
【０１４５】また、図４（ａ），（ｂ）は、本発明の各
実施例に係る出力回路の電流測定回路例であり、図４
（ａ）は出力部ｏutに電源線ＶCCよりも高いレベルの電
圧を印加した場合に、該出力部ｏutと電源線ＶCCとの間
に流入する電流ｉを測定する回路例を示している。さら
に、図４（ｂ）は出力部ｏutに電源線ＶCCよりも低いレ
ベルの電圧を印加した場合に、該接地線ＧNDから出力部
ｏutに流出する電流ｉを測定する回路例を示している。
【０１４６】このようにして、本発明の第１の実施例に
係る出力回路によれば、図３に示すように第１のトラン
ジスタＴN1のバックゲートＢG1を制御する第３のトラン
ジスタＴN3が設けられ、第３の電界効果トランジスタＴ
N3のゲートＧ３が電源線ＶCCに接続される。
【０１４７】このため、図３（ｂ）に示すように当該第
１の出力回路の出力動作停止時等に、例えば、出力部ｏ
utに電源線ＶCCよりも高いレベルの電圧が印加された場
合であっても、第３のトランジスタＴN3（＝ＳＷ１）が
ｏff動作をして、第１のトランジスタＴN1のバックゲー
トＢG1が電気的にフローティング状態にされることか
ら、電源線ＶCCと第１のトランジスタＴN1のバックゲー
トＢG1との間に寄生する順方向ダイオード（ｐｎ接合
部）Ｄ１を介して電源線ＶCCに流れようとする電流ｉの
通路を遮断することが可能となる。
【０１４８】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０１４９】また、当該第１の出力回路の通常動作時に
は、電源線ＶCCの供給に基づいて、第３のトランジスタ
ＴN3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第１のトランジスタＴN1のバックゲー
トＢG1に供給され、第１のトランジスタＴN1のバックゲ
ート依存性を極力低減することが可能となる。
【０１５０】これにより、出力動作停止時には当該第１
の出力回路の出力部ｏutをハイ・インピーダンス状態に
維持することが可能となり、その通常動作時には、出力
「Ｈ」レベルを極力高くすることが可能となる。
【０１５１】このことから、第１の出力回路を集積化し
た半導体集積回路装置が他の半導体集積回路装置と同様
のプリント基板等に実装され、それ等の出力部ｏutが共
通バスに接続されて使用された場合であって、当該半導
体集積回路装置の出力動作を停止させ、他の半導体集積
回路装置の出力動作を継続するような電源供給制御が採
られる場合であっても、第３のトランジスタＴN3により
出力部ｏutのインピーダンスが高抵抗値に維持され、当
該半導体集積回路装置の信頼性の向上を図ることが可能
となる。
【０１５２】（２）第２の実施例の説明 図５（ａ），（ｂ）は本発明の第２の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図５（ａ）において、第１の実施例と異なるのは第
２の実施例では第３のトランジスタＴN3のバックゲート
ＢG3が第１のトランジスタＴN1のバックゲートＢG1に接
続されるものである。
【０１５３】すなわち、第１〜第３の電界効果トランジ
スタＴ１〜Ｔ３が第１の実施例と同様にｎ型の電界効果
トランジスタＴN1，ＴN2，ＴN3から成り、第１のトラン
ジスタＴN1のバックゲートＢG1と出力部ｏutとの間に第
３のトランジスタＴN3が接続される。また、該トランジ
スタＴN3のゲートＧ３が電源線ＶCCに接続され、第２の
トランジスタＴN2のバックゲートＢG2が接地線ＧNDに接
続される。
【０１５４】このようにして、本発明の第２の実施例に
係る出力回路によれば、図５に示すように第３のトラン
ジスタＴN3のバックゲートＢG3が接地線ＧNDに変えて、
第１のトランジスタＴN1のバックゲートＢG1に接続され
ている。
【０１５５】このため、当該第２の出力回路の出力動作
停止時等に、図５（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がｏff動
作をして、第１のトランジスタＴN1のバックゲートＢG1
が電気的にフローティング状態にされることから、電源
線ＶCCと第１のトランジスタＴN1のバックゲートＢG1と
の間に寄生する順方向ダイオードＤ１を介して電源線Ｖ
CCに流れようとする電流の通路を遮断することが可能と
なる。
【０１５６】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０１５７】また、当該第２の出力回路の通常動作時に
は、第１の出力回路と同様に第３のトランジスタＴN3が
ＯＮ動作をすることから、出力部ｏutの出力レベルと同
等の電位が第１のトランジスタＴN1のバックゲートＢG1
と第３のトランジスタＴN3のバックゲートＢG3とに供給
され、第１，第３のトランジスタＴN1，ＴN3のバックゲ
ート依存性を極力低減することが可能となる。
【０１５８】これにより、第１の出力回路と同様に当該
第２の出力回路の出力部ｏutをハイ・インピーダンス状
態に維持することが可能となり、その通常動作時には、
出力「Ｈ」レベルを極力高くすることが可能となる。こ
のことで、第２の出力回路を集積化した場合に、第１の
出力回路と同様にその出力レベルの安定化が図られ、当
該半導体集積回路装置の信頼性の向上を図ることが可能
となる。
【０１５９】（３）第３の実施例の説明 図６（ａ），（ｂ）は本発明の第３の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図６（ａ）において、第１，第２の実施例と異なる
のは第３の実施例では第３のトランジスタＴN3のゲート
Ｇ３が第１のトランジスタＴN1のゲートＧ１に接続され
るものである。
【０１６０】すなわち、第１，第２及び第３の電界効果
トランジスタＴ１，Ｔ２，Ｔ３が第１，第２の実施例と
同様にｎ型の電界効果トランジスタＴN1，ＴN2，ＴN3か
ら成り、該第１のトランジスタＴN1のバックゲートＢG1
と出力部ｏutとの間に第３のトランジスタＴN3が接続さ
れる。また、第３のトランジスタＴN3のバックゲートＢ
G3が接地線ＧND又は第１のトランジスタＴN1のバックゲ
ートＢG1に接続され、第２のトランジスタＴN2のバック
ゲートＢG2が接地線ＧNDに接続される。
【０１６１】このようにして、本発明の第３の実施例に
係る出力回路によれば、図６（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1を制御する第３の
トランジスタＴN3のゲートＧ３が第１のトランジスタＴ
N1のゲートＧ１に接続され、該トランジスタＴN3のバッ
クゲートＢG3が接地線ＧNDに接続されている。
【０１６２】このため、当該第の出力回路の出力動作停
止時等に、図６（ｂ）に示すように、出力部ｏutに電源
線ＶCCよりも高いレベルの電圧が印加された場合であっ
ても、第３のトランジスタＴN3がｏff動作をして、第１
のトランジスタＴN1のバックゲートＢG1が電気的にフロ
ーティング状態にされることから、電源線ＶCCと第１の
トランジスタＴN1のバックゲートＢG1との間に寄生する
順方向ダイオードＤ１を介して電源線ＶCCに流れようと
する電流の通路を遮断することが可能となる。
【０１６３】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０１６４】また、当該第３の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をする
ことから、出力部ｏutの出力レベルと同等の電位が第１
のトランジスタＴN1のバックゲートＢG1に供給され、そ
のバックゲート依存性を極力低減することが可能とな
る。
【０１６５】これにより、第１，第２の出力回路と同様
に当該第３の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第３の出力回路を集積化した場合に、
第１，第２の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０１６６】（４）第４の実施例の説明 図７（ａ），（ｂ）は本発明の第４の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図７（ａ）において、第１〜３の実施例と異なるは
第４の実施例では第３のトランジスタＴN3のバックゲー
トＢG3が第１のトランジスタＴN1のバックゲートＢG1に
接続されるものである。
【０１６７】すなわち、第１，第２及び第３の電界効果
トランジスタＴ１，Ｔ２，Ｔ３が第１〜第３の実施例と
同様にｎ型の電界効果トランジスタＴN1，ＴN2，ＴN3か
ら成り、該第１のトランジスタＴN1のバックゲートＢG1
と出力部ｏutとの間に第３のトランジスタＴN3が接続さ
れる。なお、第３のトランジスタＴN3のゲートＧ３が第
１のトランジスタＴN1のゲートＧ１に接続され、第２の
トランジスタＴN2のバックゲートＢG2が接地線ＧNDに接
続される。
【０１６８】このようにして、本発明の第４の実施例に
係る出力回路によれば、図７（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1を制御する第３の
トランジスタＴN3のゲートＧ３が第１のゲートＧ１に接
続され、該第３のトランジスタＴN3のバックゲートＢG3
が第１のトランジスタＴN1のバックゲートＢG1に接続さ
れている。
【０１６９】このため、当該第４の出力回路の出力動作
停止時等に、図７（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3がｏff動作をして、第
１のトランジスタＴN1のバックゲートＢG1が電気的にフ
ローティング状態にされることから、電源線ＶCCと第１
のトランジスタＴN1のバックゲートＢG1との間に寄生す
る順方向ダイオードＤ１を介して電源線ＶCCに流れよう
とする電流の通路を遮断することが可能となる。
【０１７０】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０１７１】また、当該第４の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をする
ことから、出力部ｏutの出力レベルと同等の電位が第１
のトランジスタＴN1のバックゲートＢG1や第３のトラン
ジスタＴN3のバックゲートＢG3に供給され、そのバック
ゲート依存性を極力低減することが可能となる。
【０１７２】これにより、第１〜第３の出力回路と同様
に当該第４の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第４の出力回路を集積化した場合に、
第１〜第３の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０１７３】（５）第５の実施例の説明 図８（ａ），（ｂ）は本発明の第５の実施例に係る出力
回路の構成図及びその動作説明図を示している。図８
（ａ）において、第１〜第４の実施例と異なるのは第５
の実施例では第１の出力回路における第２の電界効果ト
ランジスタＴ２がｐ型の電界効果トランジスタに置換さ
れ、インバータIN１が外される。また、第１，第２のト
ランジスタＴ１，Ｔ２のゲートＧ１，Ｇ２が共通化され
てＣＭＯＳ回路（相補型出力回路）を構成するものであ
る。
【０１７４】すなわち、第１，第３の電界効果トランジ
スタＴ１，Ｔ３が第１〜第４の実施例と同様にｎ型の電
界効果トランジスタ（以下単に第１，第３のトランジス
タという）ＴN1，ＴN3から成り、第２の電界効果トラン
ジスタＴ２がｐ型の電界効果トランジスタ（以下単に第
２のトランジスタという）ＴP2から成る。また、第１の
トランジスタＴN1のバックゲートＢG1と出力部ｏutとの
間に第３のトランジスタＴN3が接続され、該トランジス
タＴN3のゲートＧ３が電源線ＶCCに接続される。
【０１７５】さらに、第３のトランジスタＴN3のバック
ゲートＢG3が接地線ＧNDに接続され、第２のトランジス
タＴP2のバックゲートＢG2が出力部ｏutに接続される。
このようにして、本発明の第５の実施例に係る出力回路
によれば、図８（ａ）に示すように第１，第３のトラン
ジスタＴN1，ＴN3がｎ型の電界効果トランジスタから成
り、第２のトランジスタＴ２がｐ型の電界効果トランジ
スタから成る。また、第３のトランジスタＴN3のゲート
Ｇ３が電源線ＶCCに接続されている。
【０１７６】このため、当該第５の出力回路の出力動作
停止時等に、図８（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がｏff動
作をして、第１のトランジスタＴN1のバックゲートＢG1
が電気的にフローティング状態にされることから、電源
線ＶCCと第１のトランジスタＴN1のバックゲートＢG1と
の間に寄生する順方向ダイオードＤ１を介して電源線Ｖ
CCに流れようとする電流の通路を遮断することが可能と
なる。
【０１７７】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が該トランジスタＴP2のバッ
クゲートＢG2と接地線ＧNDに寄生する逆方向ダイオード
Ｄ５により取り除かれ、出力部ｏutがハイ・インピーダ
ンス状態に保持される。
【０１７８】また、当該第５の出力回路の通常動作時に
は、電源線ＶCCの供給に基づいて、第３のトランジスタ
ＴN3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第１のトランジスタＴN1のバックゲー
トＢG1に供給され、そのバックゲート依存性を極力低減
することが可能となる。
【０１７９】これにより、第１〜第４の出力回路と同様
に当該第５の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第５の出力回路を集積化した場合に、
第１〜第４の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０１８０】（６）第６の実施例の説明 図９（ａ），（ｂ）は本発明の第６の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図９（ａ）において、第１〜第５の実施例と異なる
のは第６の実施例では第２の出力回路における第２のト
ランジスタＴN2がｐ型の電界効果トランジスタＴP2に置
換されるものである。
【０１８１】すなわち、第１，第３の電界効果トランジ
スタＴ１，Ｔ３がｎ型の電界効果トランジスタ（以下単
に第１，第３のトランジスタという）ＴN1，ＴN3から成
り、第２の電界効果トランジスタＴ２がｐ型の電界効果
トランジスタ（以下単に第２のトランジスタという）Ｔ
P2から成る。また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該第３のトランジスタＴN3のゲートＧ３が
電源線ＶCCに接続される。
【０１８２】さらに、第３のトランジスタＴN3のバック
ゲートＢG3が第１のトランジスタＴN1のバックゲートＢ
G1に接続され、第２のトランジスタＴP2のバックゲート
ＢG2が出力部ｏutに接続される。
【０１８３】このようにして、本発明の第６の実施例に
係る出力回路によれば、図９（ａ）に示すようにｎ型の
電界効果トランジスタＴN1，ＴN3とｐ型の電界効果トラ
ンジスタＴP2から成り、該第３のトランジスタＴN3のゲ
ートＧ３が電源線ＶCCに接続されている。
【０１８４】このため、当該第６の出力回路の出力動作
停止時等に、図９（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がｏff動
作をして、第１のトランジスタＴN1のバックゲートＢG1
が電気的にフローティング状態にされることから、電源
線ＶCCと第１のトランジスタＴN1のバックゲートＢG1と
の間に寄生する順方向ダイオードＤ１を介して電源線Ｖ
CCに流れようとする電流の通路を遮断することが可能と
なる。
【０１８５】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が逆方向ダイオードＤ５によ
り取り除かれ、出力部ｏutがハイ・インピーダンス状態
に保持される。
【０１８６】また、当該第６の出力回路の通常動作時に
は、電源線ＶCCの供給に基づいて、第３のトランジスタ
ＴN3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第１のトランジスタＴN1のバックゲー
トＢG1や第３のトランジスタＴN3のバックゲートＢG3に
供給され、そのバックゲート依存性を極力低減すること
が可能となる。
【０１８７】これにより、第１〜第５の出力回路と同様
に当該第６の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第６の出力回路を集積化した場合に、
第１〜第５の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０１８８】（７）第７の実施例の説明 図10（ａ），（ｂ）は本発明の第７の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図10（ａ）において、第１〜第６の実施例と異なる
のは第７の実施例では第３の出力回路における第２のト
ランジスタＴN2がｐ型の電界効果トランジスタＴP2に置
換されるものである。
【０１８９】すなわち、第１，第３の電界効果トランジ
スタＴ１，Ｔ３がｎ型の電界効果トランジスタ（以下単
に第１，第３のトランジスタという）ＴN1，ＴN3から成
り、第２の電界効果トランジスタＴ２がｐ型の電界効果
トランジスタ（以下単に第２のトランジスタという）Ｔ
P2から成る。また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が第１の
トランジスタＴN1のゲートＧ１に接続される。
【０１９０】また、第３のトランジスタＴN3のバックゲ
ートＢG3が接地線ＧNDに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2が出力部ｏutに接続される。こ
のようにして、本発明の第７の実施例に係る出力回路に
よれば、図10（ａ）に示すように第１のトランジスタＴ
N1のバックゲートＢG1を制御する第３のトランジスタＴ
N3のゲートＧ３が第１のトランジスタＴN1のゲートＧ１
に接続され、該第３のトランジスタＴN3のバックゲート
ＢG3が接地線ＧNDに接続されている。
【０１９１】このため、当該第７の出力回路の出力動作
停止時等に、図10（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がｏff動
作をして、第１のトランジスタＴN1のバックゲートＢG1
が電気的にフローティング状態にされることから、電源
線ＶCCと第１のトランジスタＴN1のバックゲートＢG1と
の間に寄生する順方向ダイオードＤ１を介して電源線Ｖ
CCに流れようとする電流の通路を遮断することが可能と
なる。
【０１９２】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が逆方向ダイオードＤ５によ
り取り除かれ、出力部ｏutがハイ・インピーダンス状態
に保持される。
【０１９３】また、当該第７の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をする
ことから、出力部ｏutの出力レベルと同等の電位が第１
のトランジスタＴN1のバックゲートＢG1に供給され、そ
のバックゲート依存性を極力低減することが可能とな
る。
【０１９４】これにより、第１〜第６の出力回路と同様
に当該第７の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第７の出力回路を集積化した場合に、
第１〜第６の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０１９５】（８）第８の実施例の説明 図11（ａ），（ｂ）は本発明の第８の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図11（ａ）において、第１〜第７の実施例と異なる
のは第８の実施例では、第４の出力回路における第２の
トランジスタＴN2がｐ型の電界効果トランジスタＴP2に
置換されるものである。
【０１９６】すなわち、第１，第３の電界効果トランジ
スタＴ１，Ｔ３がｎ型の電界効果トランジスタ（以下単
に第１，第３のトランジスタという）ＴN1，ＴN3から成
り、第２の電界効果トランジスタＴ２がｐ型の電界効果
トランジスタ（以下単に第２のトランジスタという）Ｔ
P2から成る。また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、第３のトランジスタＴN3のゲートＧ３が第
１のトランジスタＴN1のゲートＧ１に接続される。
【０１９７】また、第３のトランジスタＴN3のバックゲ
ートＢG3が第１のトランジスタＴN1のバックゲートＢG1
に接続され、第２のトランジスタＴP2のバックゲートＢ
G2が出力部ｏutに接続される。
【０１９８】このようにして、本発明の第８の実施例に
係る出力回路によれば、図11（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1を制御する第３の
トランジスタＴN3のゲートＧ３が第１のトランジスタＴ
N1のゲートＧ１に接続され、該第３のトランジスタＴN3
のバックゲートＢG3が第１のトランジスタＴN1のバック
ゲートＢG1に接続されている。
【０１９９】このため、当該第８の出力回路の出力動作
停止時等に、図11（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がｏff動
作をして、第１のトランジスタＴN1のバックゲートＢG1
が電気的にフローティング状態にされることから、電源
線ＶCCと第１のトランジスタＴN1のバックゲートＢG1と
の間に寄生する順方向ダイオードＤ１を介して電源線Ｖ
CCに流れようとする電流の通路を遮断することが可能と
なる。
【０２００】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が逆方向ダイオードＤ５によ
り取り除かれ、出力部ｏutがハイ・インピーダンス状態
に保持される。
【０２０１】また、当該第８の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をする
ことから、出力部ｏutの出力レベルと同等の電位が第１
のトランジスタＴN1のバックゲートＢG1や第３のトラン
ジスタＴN3のバックゲートＢG3に供給され、そのバック
ゲート依存性を極力低減することが可能となる。
【０２０２】これにより、第１〜第７の出力回路と同様
に当該第８の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第８の出力回路を集積化した場合に、
第１〜第７の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２０３】（９）第９の実施例の説明 図12（ａ），（ｂ）は本発明の第９の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図12（ａ）において、第１〜第８の実施例と異なる
のは第９の実施例では図１の原理図（その１）における
第１，第２及び第３の電界効果トランジスタＴ１，Ｔ
２，Ｔ３がｐ型の電界効果トランジスタ（以下単に第１
〜第３のトランジスタという）ＴP1，ＴP2，ＴP3から成
るものである。
【０２０４】また、第１のトランジスタＴP1のゲートＧ
１は入力部ｉｎに接続され、第２のトランジスタＴP2の
ゲートＧ２はインバータIN２を介して入力部ｉｎに接続
される。
【０２０５】なお、第１のトランジスタＴP1のバックゲ
ートＢG1が電源線ＶCCに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続され、第３のトランジスタＴP3の
ゲートＧ３が接地線ＧNDに接続される。さらに、第３の
トランジスタＴP3のバックゲートＢG3が電源線ＶCCに接
続される。
【０２０６】このようにして、本発明の第９の実施例に
係る出力回路によれば、図12（ａ）に示すように第２の
トランジスタＴ２のバックゲートＢG2を制御する第３の
トランジスタＴP3が設けられている。
【０２０７】このため、当該第９の出力回路の出力動作
停止時等に、図12（ｂ）に示すように、例えば、第１〜
第８の実施例とは逆に出力部ｏutに電源線ＧNDよりも低
いレベルの電圧が印加された場合であっても、第３のト
ランジスタＴP3（＝ＳＷ２）がＯFF動作をして、第２の
トランジスタＴP2のバックゲートＢG2が電気的にフロー
ティング状態にされることから、従来例のように接地線
ＧNDと第２のトランジスタＴP2のバックゲートＢG2との
間に寄生する順方向ダイオード（ｐｎ接合部）Ｄ５を介
して該接地線ＧNDから出力部ｏutに流出しようとする電
流ｉの通路を遮断することが可能となる。
【０２０８】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０２０９】また、当該第９の出力回路の通常動作時に
は、接地線ＧNDの電位供給に基づいて、第３のトランジ
スタＴP3がＯＮ動作をすることから、出力部ｏutの出力
レベルと同等の電位が第２のトランジスタＴP2のバック
ゲートＢG2に供給され、第２のトランジスタＴP2のバッ
クゲート依存性を極力低減することが可能となる。
【０２１０】これにより、当該第９の出力回路の出力部
ｏutをハイ・インピーダンス状態に維持することが可能
となり、その通常動作時には、出力「Ｌ」レベルを極力
低くすることが可能となる。このことで、第９の出力回
路を集積化した場合に、第１〜第８の出力回路と同様
に、その出力レベルの安定化が図られ、当該半導体集積
回路装置の信頼性の向上を図ることが可能となる。
【０２１１】（10）第10の実施例の説明 図13（ａ），（ｂ）は本発明の第10の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図13（ａ）において、第９の実施例と異なるのは第
10の実施例では、第３のトランジスタＴP3のバックゲー
トＢG3が第２のトランジスタＴP2のバックゲートＢG2に
接続されるものである。
【０２１２】すなわち、図１の原理図（その１）におけ
る第１〜第３の電界効果トランジスタＴ１，Ｔ２，Ｔ３
が第９の実施例と同様にｐ型の電界効果トランジスタ
（以下単に第１〜第３のトランジスタという）ＴP1，Ｔ
P2，ＴP3から成り、第２のトランジスタＴP2のバックゲ
ートＢG2と出力部ｏutとの間に第３のトランジスタＴP3
が接続される。
【０２１３】また、第３のトランジスタＴP3のゲートＧ
３が接地線ＧNDに接続され、第１のトランジスタＴP1の
バックゲートＢG1が電源線ＶCCに接続される。このよう
にして、本発明の第10の実施例に係る出力回路によれ
ば、図13（ａ）に示すように第２のトランジスタＴ２の
バックゲートＢG2を制御する第３のトランジスタＴ３が
設けられ、該第３のトランジスタＴP3のゲートＧ３が接
地線ＧNDに接続され、そのバックゲートＢG3が第２のト
ランジスタＴP2のバックゲートＢG2に接続されている。
【０２１４】このため、当該第10の出力回路の出力動作
停止時等に、図13（ｂ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をして、第２のトランジスタＴP2のバックゲ
ートＢG2が電気的にフローティング状態にされることか
ら、接地線ＧNDと第２のトランジスタＴP2のバックゲー
トＢG2との間に寄生する順方向ダイオードＤ５を介して
該接地線ＧNDから出力部ｏutに流出しようとする電流の
通路を遮断することが可能となる。
【０２１５】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０２１６】また、当該第10の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第２のトランジスタＴP2のバックゲー
トＢG2や第３のトランジスタＴP3のバックゲートＢG3に
供給され、第２のトランジスタＴP2のバックゲート依存
性を極力低減することが可能となる。
【０２１７】これにより、第９の実施例と同様に当該第
10の出力回路の出力部ｏutをハイ・インピーダンス状態
に維持することが可能となり、その通常動作時には、出
力「Ｌ」レベルを極力低くすることが可能となる。この
ことで、第10の出力回路を集積化した場合に、第１〜第
９の出力回路と同様に、その出力レベルの安定化が図ら
れ、当該半導体集積回路装置の信頼性の向上を図ること
が可能となる。
【０２１８】（11）第11の実施例の説明 図14（ａ），（ｂ）は本発明の第11の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図14（ａ）において、第９，第10の実施例と異なる
のは第11の実施例では第３のトランジスタＴP3のゲート
Ｇ３が第２のトランジスタＴP2のゲートＧ２に接続され
るものである。
【０２１９】すなわち、図１の原理図（その１）におけ
る第１〜第３の電界効果トランジスタＴ１，Ｔ２，Ｔ３
が第９，第10の実施例と同様に、ｐ型の電界効果トラン
ジスタ（以下単に第１〜第３のトランジスタという）Ｔ
P1，ＴP2，ＴP3から成り、第１のトランジスタＴP1のバ
ックゲートＢG1が電源線ＶCCに接続される。また、第２
のトランジスタＴP2のバックゲートＢG2と出力部ｏutと
の間に第３のトランジスタＴP3が接続され、第３のトラ
ンジスタＴP3のゲートＧ３が第２のトランジスタＴP2の
ゲートＧ２に接続される。さらに、第３のトランジスタ
ＴP3のバックゲートＢG3が電源線ＶCCに接続される。
【０２２０】このようにして、本発明の第11の実施例に
係る出力回路によれば、図14（ａ）に示すように、第２
のトランジスタＴP2のバックゲートＢG2を制御する第３
のトランジスタＴP3が設けられ、該トランジスタＴP3の
ゲートＧ３が第２のトランジスタＴP2のゲートＧ２に接
続され、そのバックゲートＢG3が電源線ＶCCに接続され
ている。
【０２２１】このため、当該第11の出力回路の出力動作
停止時等に、図14（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも低いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴP3（＝ＳＷ２）がＯFF動
作をして、第２のトランジスタＴP2のバックゲートＢG2
が電気的にフローティング状態にされることから、電源
線ＶCCと第２のトランジスタＴP2のバックゲートＢG2と
の間に寄生する順方向ダイオードＤ５を介して接地線Ｇ
NDから出力部ｏutに流出しようとする電流の通路を遮断
することが可能となる。
【０２２２】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０２２３】また、当該第11の出力回路の通常動作時に
は、接地線ＧNDの供給に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第２のトランジスタＴP2のバックゲー
トＢG2に供給され、第２のトランジスタＴP2のバックゲ
ート依存性を極力低減することが可能となる。
【０２２４】これにより、第９，第10の出力回路と同様
に当該第11の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第11の出力回路を集積化した場合に、
第１〜第10の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２２５】（12）第12の実施例の説明 図15（ａ），（ｂ）は本発明の第12の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図15（ａ）において、第９〜第10の実施例と異なる
のは第12の実施例では第３のトランジスタＴP3のバック
ゲートＢG3が第２のトランジスタＴP2のバックゲートＢ
G2に接続されるものである。すなわち、図１の原理図
（その１）における第１，第２及び第３の電界効果トラ
ンジスタＴ１，Ｔ２，Ｔ３が第９〜第11の実施例と同様
に、ｐ型の電界効果トランジスタ（以下単に第１〜第３
のトランジスタという）ＴP1，ＴP2，ＴP3から成り、第
１のトランジスタＴP1のバックゲートＢG1が電源線ＶCC
に接続される。また、第２のトランジスタＴP2のバック
ゲートＢG2と出力部ｏutとの間に第３のトランジスタＴ
P3が接続され、該トランジスタＴP3のゲートＧ３が第２
のトランジスタＴP2のゲートＧ２に接続される。さら
に、第３のトランジスタＴP3のバックゲートＢG3が第２
のトランジスタＴP2のバックゲートＢG2に接続される。
【０２２６】このようにして、本発明の第12の実施例に
係る出力回路によれば、図15（ａ）に示すように、第２
のトランジスタＴP2のバックゲートＢG2を制御する第３
のトランジスタＴP3が設けられ、該トランジスタＴP3の
ゲートＧ３が第２のトランジスタＴP2のゲートＧ２に接
続され、そのバックゲートＢG3が第２のトランジスタＴ
P2のバックゲートＢG2に接続されている。
【０２２７】このため、当該第12の出力回路の出力動作
停止時等に、図15（ａ）に示すように、出力部ｏutに電
源線ＶCCよりも低いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴP3（＝ＳＷ２）がＯFF動
作をして、第２のトランジスタＴP2のバックゲートＢG2
が電気的にフローティング状態にされることから、電源
線ＶCCと第２のトランジスタＴP2のバックゲートＢG2と
の間に寄生する順方向ダイオードＤ５を介して接地線Ｇ
NDから出力部ｏutに流出しようとする電流の通路を遮断
することが可能となる。
【０２２８】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０２２９】また、当該第12の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第２のトランジスタＴP2のバックゲー
トＢG2や第３のトランジスタＴP3のバックゲートＢG3に
供給され、第２のトランジスタＴP2のバックゲート依存
性を極力低減することが可能となる。
【０２３０】これにより、第９〜第11の出力回路と同様
に当該第12の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第12の出力回路を集積化した場合に、
第１〜第11の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２３１】（13）第13の実施例の説明 図16（ａ），（ｂ）は本発明の第13の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図16（ａ）において、第９〜第12の実施例と異なる
のは第13の実施例では、第１のトランジスタＴP1がｐ型
の電界効果トランジスタＴに置換され、第１，第２のト
ランジスタＴN1, ＴP2のゲートＧ１，Ｇ２が共通化され
てＣＭＯＳ回路を構成するものである。
【０２３２】すなわち、図１の原理図（その１）におけ
る第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタ（以下単に第１のトランジスタという）ＴN1
から成り、第２, 第３の電界効果トランジスタＴ２，Ｔ
３がｐ型の電界効果トランジスタ（以下単に第２，第３
のトランジスタという）ＴP2，ＴP3から成る。
【０２３３】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。
【０２３４】さらに、第３のトランジスタＴP3のゲート
Ｇ３が接地線ＧNDに接続され、該トランジスタＴP3のバ
ックゲートＢG3が電源線ＶCCに接続される。このように
して、本発明の第13の実施例に係る出力回路によれば、
図16（ａ）に示すように第２のトランジスタＴP2のバッ
クゲートＢG2を制御する第３のトランジスタＴP3が設け
られ、該トランジスタＴP3のゲートＧ３が接地線ＧNDに
接続され、そのバックゲートＢG3が電源線ＶCCに接続さ
れている。
【０２３５】このため、当該第13の出力回路の出力動作
停止時等に、図16（ｂ）に示すように、出力部ｏutに電
源線ＧNDよりも低いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴP3（＝ＳＷ２）がＯFF動
作をして、第２のトランジスタＴP2のバックゲートＢG2
が電気的にフローティング状態にされることから、接地
線ＧNDと第２のトランジスタＴP2のバックゲートＢG2と
の間に寄生する順方向ダイオードＤ５を介して接地線Ｇ
NDから出力部ｏutに流出しようとする電流の通路を遮断
することが可能となる。
【０２３６】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ１により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０２３７】また、当該第13の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第２のトランジスタＴP2のバックゲー
トＢG2に供給され、第２のトランジスタＴP2のバックゲ
ート依存性を極力低減することが可能となる。
【０２３８】これにより、第９〜第12の実施例と同様に
当該第13の出力回路の出力部ｏutをハイ・インピーダン
ス状態に維持することが可能となり、その通常動作時に
は、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第13の出力回路を集積化した場合に、
第１〜第12の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２３９】（14）第14の実施例の説明 図17（ａ），（ｂ）は本発明の第14の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図17（ａ）において、第９〜第13の実施例と異なる
のは第14の実施例では、第３のトランジスタＴP3のバッ
クゲートＢG3が第２のトランジスタＴP2のバックゲート
ＢG2に接続されるものである。
【０２４０】すなわち、図１の原理図（その１）におけ
る第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタＴN1から成り、第２, 第３の電界効果トラン
ジスタＴ２，Ｔ３が第13の実施例と同様にｐ型の電界効
果トランジスタＴP2，ＴP3から成る。また、第１のトラ
ンジスタＴN1のバックゲートＢG1が出力部ｏutに接続さ
れ、第２のトランジスタＴP2のバックゲートＢG2と出力
部ｏutとの間に第３のトランジスタＴP3が接続される。
【０２４１】さらに、第３のトランジスタＴP3のゲート
Ｇ３が接地線ＧNDに接続され、該トランジスタＴP3のバ
ックゲートＢG3が第２のトランジスタＴP2のバックゲー
トＢG2に接続される。
【０２４２】このようにして、本発明の第14の実施例に
係る出力回路によれば、図17（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2を制御する第３の
トランジスタＴP3が設けられ、該トランジスタＴP3のゲ
ートＧ３が接地線ＧNDに接続され、そのバックゲートＢ
G3が第２のトランジスタＴP2のバックゲートＢG2に接続
されている。
【０２４３】このため、当該第14の出力回路の出力動作
停止時等に、図17（ｂ）に示すように、出力部ｏutに接
地線ＧNDよりも低いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴP3（＝ＳＷ２）がＯFF動
作をして、第２のトランジスタＴP2のバックゲートＢG2
が電気的にフローティング状態にされることから、接地
線ＧNDと第２のトランジスタＴP2のバックゲートＢG2と
の間に寄生する順方向ダイオードＤ５を介して接地線Ｇ
NDから出力部ｏutに流出しようとする電流の通路を遮断
することが可能となる。
【０２４４】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ１により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０２４５】また、当該第14の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第２のトランジスタＴP2のバックゲー
トＢG2や第３のトランジスタＴP3のバックゲートＢG3に
供給され、第２のトランジスタＴP2のバックゲート依存
性を極力低減することが可能となる。
【０２４６】これにより、第９〜第13の実施例と同様に
当該第14の出力回路の出力部ｏutをハイ・インピーダン
ス状態に維持することが可能となり、その通常動作時に
は、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第14の出力回路を集積化した場合に、
第１〜第13の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２４７】（15）第15の実施例の説明 図18（ａ），（ｂ）は本発明の第15の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図18（ａ）において、第９〜第14の実施例と異なる
のは第15の実施例では第３のトランジスタＴP3のバック
ゲートＢG3が電源線ＶCCに接続され、そのゲートＧが第
２のトランジスタＴP2のゲートＧ２に接続されるもので
ある。
【０２４８】すなわち、図１の原理図（その１）におけ
る第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタ（以下単に第１のトランジスタという）ＴN1
から成り、第２, 第３の電界効果トランジスタＴ２，Ｔ
３がｐ型の電界効果トランジスタ（以下単に第２，第３
のトランジスタという）ＴP2，ＴP3から成る。
【０２４９】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が第２のトランジスタＴP2のゲー
トＧ２に接続され、該トランジスタＴP3のバックゲート
ＢG3が電源線ＶCCに接続される。
【０２５０】このようにして、本発明の第15の実施例に
係る出力回路によれば、図18（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2を制御する第３の
トランジスタＴP3が設けられ、該トランジスタＴP3のゲ
ートＧ３が第２のトランジスタＴP2のゲートＧ２に接続
され、そのバックゲートＢG3が電源線ＶCCに接続されて
いる。
【０２５１】このため、当該第15の出力回路の出力動作
停止時等に、図18（ｂ）に示すように、出力部ｏutに接
地線ＧNDよりも低いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴP3（＝ＳＷ２）がＯFF動
作をして、第２のトランジスタＴP2のバックゲートＢG2
が電気的にフローティング状態にされることから、接地
線ＧNDと第２のトランジスタＴP2のバックゲートＢG2と
の間に寄生する順方向ダイオードＤ５を介して接地線Ｇ
NDから出力部ｏutに流出しようとする電流の通路を遮断
することが可能となる。
【０２５２】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ１により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０２５３】また、当該第15の出力回路の通常動作時に
は、第２のトランジスタＴP2のゲートＧ２の入力レベル
に基づいて、第３のトランジスタＴP3がＯＮ動作をする
ことから、出力部ｏutの出力レベルと同等の電位が第２
のトランジスタＴP2のバックゲートＢG2や第３のトラン
ジスタＴP3のバックゲートＢG3に供給され、第２のトラ
ンジスタＴP2のバックゲート依存性を極力低減すること
が可能となる。
【０２５４】これにより、第９〜第14の出力回路と同様
に当該第15の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第15の出力回路を集積化した場合に、
第１〜第14の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２５５】（16）第16の実施例の説明 図19（ａ），（ｂ）は本発明の第16の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図19（ａ）において、第９〜第15の実施例と異なる
のは第16の実施例では第３のトランジスタＴP3のバック
ゲートＢG3が第２のトランジスタＴP2のバックゲートＢ
G2に接続され、そのゲートＧ３が第２のトランジスタＴ
P2のゲートＧ２に接続されるものである。
【０２５６】すなわち、図１の原理図（その１）におけ
る第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタ（以下単に第１のトランジスタという）ＴN1
から成り、第２, 第３の電界効果トランジスタＴ２，Ｔ
３がｐ型の電界効果トランジスタ（以下単に第２，第３
のトランジスタという）ＴP2，ＴP3から成る。
【０２５７】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が第２のトランジスタＴP2のゲー
トＧ２に接続され、該トランジスタＴP3のバックゲート
ＢG3が第２のトランジスタＴP2のバックゲートＢG2に接
続される。
【０２５８】このようにして、本発明の第16の実施例に
係る出力回路によれば、図19（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2を制御する第３の
トランジスタＴP3が設けられ、該トランジスタＴP3のゲ
ートＧ３が第２のトランジスタＴP2のゲートＧ２に接続
され、そのバックゲートＢG3が第２のトランジスタＴP2
のバックゲートＢG2に接続されている。
【０２５９】このため、当該第16の出力回路の出力動作
停止時等に、図19（ｂ）に示すように、出力部ｏutに接
地線ＧNDよりも低いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴP3（＝ＳＷ２）がＯFF動
作をして、第２のトランジスタＴP2のバックゲートＢG2
が電気的にフローティング状態にされることから、接地
線ＧNDと第２のトランジスタＴP2のバックゲートＢG2と
の間に寄生する順方向ダイオードＤ５を介して接地線Ｇ
NDから出力部ｏutに流出しようとする電流の通路を遮断
することが可能となる。
【０２６０】なお、当該第16の出力回路の通常動作時に
は、第２のトランジスタＴP2のゲートＧ２の入力レベル
に基づいて、第３のトランジスタＴP3がＯＮ動作をする
ことから、出力部ｏutの出力レベルと同等の電位が第２
のトランジスタＴP2のバックゲートＢG2や第３のトラン
ジスタＴP3のバックゲートＢG3に供給され、第２のトラ
ンジスタＴP2のバックゲート依存性を極力低減すること
が可能となる。
【０２６１】これにより、第９〜第15の出力回路と同様
に当該第16の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第16の出力回路を集積化した場合に、
第１〜第15の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。これまでは、第１のトランジス
タＴN1，ＴP1又は第２のトランジスタＴN2，ＴP2のバッ
クゲートＢG1やＢG2の制御をするトランジスタＴN3又は
ＴP3が一個の場合について説明をしたが、第17〜第32の
実施例では該トランジスタＴN3又はＴP3を補助する第４
のトランジスタＴN4又はＴP4が接続されるものである。
【０２６２】（17) 第17の実施例の説明 図20（ａ），（ｂ）は、本発明の第17の実施例に係る出
力回路の構成図及び動作説明図をそれぞれ示している。
図20（ａ）において、第１〜第16の実施例と異なるのは
第17の実施例では、第３のトランジスタＴN3のバックゲ
ート制御を補助する第４のトランジスタＴN4と、該トラ
ンジスタＴN4に入力信号を供給する信号反転素子IN２と
が設けられるものである。
【０２６３】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４がｎ型の電界効果トランジスタ
（以下単に第１〜第４のトランジスタという）ＴN1，Ｔ
N2，ＴN3，ＴN4から成る。
【０２６４】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が電源線
ＶCCに接続される。さらに、第３のトランジスタＴN3の
バックゲートＢG3が接地線ＧNDに接続され、第２のトラ
ンジスタＴN2のバックゲートＢG2が接地線ＧNDに接続さ
れる。
【０２６５】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４が信号反
転素子ＩＮの一例となるインバータIN２に接続される。
また、第４のトランジスタＴN4のバックゲートＢG4が接
地線ＧNDに接続される。
【０２６６】このようにして、本発明の第17の実施例に
係る出力回路によれば、図20（ａ）に示すように第３の
トランジスタＴN3のバックゲート制御を補助する第４の
トランジスタＴN4と該トランジスタＴN4に入力信号を供
給するインバータIN２とが設けられている。
【０２６７】このため、当該第17の出力回路の出力動作
停止時等に、図20（ｂ）に示すように、例えば、出力部
ｏutに電源線ＶCCよりも高いレベルの電圧が印加された
場合であっても、第３のトランジスタＴN3（＝ＳＷ１）
がＯFF動作をし、第４のトランジスタＴN4（＝ＳＷ３）
がＯＮ動作をすることから、第１の出力回路のように第
１のトランジスタＴN1のバックゲートＢG1が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
N1のバックゲートＢG1を接地線ＧNDの電位レベルにする
ことが可能となる。
【０２６８】このことで、第１の出力回路のように電源
線ＶCCと第１のトランジスタＴN1のバックゲートＢG1と
の間に寄生する順方向ダイオードＤ１を介して電源線Ｖ
CCに流れようとする電流ｉの通路を遮断することが可能
となる。
【０２６９】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０２７０】また、当該第17の出力回路の通常動作時に
は、電源線ＶCCの電位供給に基づいて、第３のトランジ
スタＴN3がＯＮ動作をし、第４のトランジスタＴN4がイ
ンバータIN２の出力レベルに応じてＯFF動作をすること
から、出力部ｏutの出力レベルと同等の電位が第１のト
ランジスタＴN1のバックゲートＢG1に供給され、第１の
トランジスタＴN1のバックゲート依存性を極力低減する
ことが可能となる。
【０２７１】これにより、第１の出力回路の同様に当該
第17の出力回路の出力部ｏutをハイ・インピーダンス状
態に維持することが可能となり、その通常動作時には、
出力「Ｈ」レベルを極力高くすることが可能となる。こ
のことで、第17の出力回路を集積化した場合に、第１〜
第16の出力回路の同様に、その出力レベルの安定化が図
られ、当該半導体集積回路装置の信頼性の向上を図るこ
とが可能となる。
【０２７２】（18) 第18の実施例の説明 図21（ａ），（ｂ）は、本発明の第18の実施例に係る出
力回路の構成図及び動作説明図をそれぞれ示している。
図21（ａ）において、第17の実施例と異なるは第18の実
施例では、第３のトランジスタＴN3のバックゲートＢG3
が第１のトランジスタＴN1のバックゲートＢG1に接続さ
れるものである。
【０２７３】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
N1，ＴN2，ＴN3，ＴN4が第17の実施例と同様にｎ型の電
界効果トランジスタ（以下単に第１〜第４のトランジス
タという）ＴN1，ＴN2，ＴN3，ＴN4から成る。
【０２７４】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が電源線
ＶCCに接続される。さらに、第３のトランジスタＴN3の
バックゲートＢG3が第１のトランジスタＴN1のバックゲ
ートＢG1に接続され、第２のトランジスタＴN2のバック
ゲートＢG2が接地線ＧNDに接続される。
【０２７５】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、第４のトランジスタＴN4のゲートＧ１がイ
ンバータIN２に接続される。また、第４のトランジスタ
ＴN4のバックゲートＢG4が接地線ＧNDに接続される。
【０２７６】このようにして、本発明の第18の実施例に
係る出力回路によれば、図21（ａ）に示すように第３の
トランジスタＴN3のバックゲート制御を補助する第４の
トランジスタＴN4が設けられ、第３のトランジスタＴN3
のバックゲートＢG3が接地線ＧNDに変えて、第１のトラ
ンジスタＴN1のバックゲートＢG1に接続されている。
【０２７７】このため、当該第18の出力回路の出力動作
停止時等に、例えば、図21（ｂ）に示すように、出力部
ｏutに電源線ＶCCよりも高いレベルの電圧が印加された
場合であっても、第３のトランジスタＴN3（＝ＳＷ１）
がＯFF動作をし、第４の電界効果トランジスタＴN4（＝
ＳＷ３）がＯＮ動作をることから、第２の出力回路のよ
うに第１のトランジスタＴN1のバックゲートＢG1が電気
的にフローティング状態にされることなく、第17の出力
回路のように該トランジスタＴN1のバックゲートＢG1を
接地線ＧNDのレベルにすることが可能となる。
【０２７８】このことから、電源線ＶCCと第１のトラン
ジスタＴN1のバックゲートＢG1との間に寄生する順方向
ダイオードＤ１を介して電源線ＶCCに流れようとする電
流の通路を遮断することが可能となる。
【０２７９】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０２８０】また、当該第18の出力回路の通常動作時に
は、電源線ＶCCに基づいて第３のトランジスタＴN3がＯ
Ｎ動作をし、第４のトランジスタＴN4がインバータIN２
の出力レベルに応じてＯFF動作をすることから、出力部
ｏutの出力レベルと同等の電位が第１のトランジスタＴ
N1のバックゲートＢG1と第３のトランジスタＴN3のバッ
クゲートＢG3とに供給され、第１，第３のトランジスタ
ＴN1，ＴN3のバックゲート依存性を極力低減することが
可能となる。
【０２８１】これにより、第17の出力回路と同様に当該
第18の出力回路の出力部ｏutをハイ・インピーダンス状
態に維持することが可能となり、その通常動作時には、
出力「Ｈ」レベルを極力高くすることが可能となる。こ
のことで、第18の出力回路を集積化した場合に、第１〜
第17の出力回路と同様に、その出力レベルの安定化が図
られ、当該半導体集積回路装置の信頼性の向上を図るこ
とが可能となる。
【０２８２】（19) 第19の実施例の説明 図22（ａ），（ｂ）は、本発明の第19の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図22（ａ）において、第17，18の実施例と異なるの
は第19の実施例では第３のトランジスタＴN3のゲートＧ
３が第１のトランジスタＴN1のゲートＧ1 に接続される
ものである。
【０２８３】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４が第17，18の実施例と同様にｎ型
の電界効果トランジスタ（以下単に第１〜第４のトラン
ジスタという）ＴN1，ＴN2，ＴN3，ＴN4から成る。
【０２８４】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が第１の
トランジスタＴN1のゲートＧ１に接続される。さらに、
第３のトランジスタＴN3のバックゲートＢG3が接地線Ｇ
NDに接続され、第２のトランジスタＴN2のバックゲート
ＢG2が接地線ＧNDに接続される。
【０２８５】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴN4
のバックゲートＢG4が接地線ＧNDに接続される。
【０２８６】このようにして、本発明の第19の実施例に
係る出力回路によれば、図22（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1と接地線ＧNDとの
間に、第４のトランジスタＴN4が設けられ、第３のトラ
ンジスタＴN3のゲートＧ３が第１のトランジスタＴN1の
ゲートＧ１に接続され、該トランジスタＴN3のバックゲ
ートＢG3が接地線ＧNDに接続されている。
【０２８７】このため、当該第19の出力回路の出力動作
停止時等に、例えば、図22（ｂ）に示すように、出力部
ｏutに電源線ＶCCよりも高いレベルの電圧が印加された
場合であっても、第３のトランジスタＴN3（＝ＳＷ１）
がＯFF動作をし、第４のトランジスタＴN4（＝ＳＷ３）
がＯＮ動作をすることから、第３の出力回路のように第
１のトランジスタＴN1のバックゲートＢG1が電気的にフ
ローティング状態にされることなく、第17の出力回路の
ように該第１のトランジスタＴN1のバックゲートＢG1を
接地線ＧNDのレベルにすることが可能となる。
【０２８８】このことから、電源線ＶCCと第１のトラン
ジスタＴN1のバックゲートＢG1との間に寄生する順方向
ダイオードＤ１を介して電源線ＶCCに流れようとする電
流の通路を遮断することが可能となる。
【０２８９】なお、第２のトランジスタＴN2のバックゲ
ートＢG1と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG1
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【０２９０】また、当該第19の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をし、
第４のトランジスタＴN4がインバータIN２の出力レベル
に応じてＯFF動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１のトランジスタＴN1のバックゲ
ートＢG1や第３のトランジスタＴN3のバックゲートＢG3
に供給され、そのバックゲート依存性を極力低減するこ
とが可能となる。
【０２９１】これにより、第17，第18の出力回路と同様
に当該第19の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第19の出力回路を集積化した場合に、
第１〜第18の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０２９２】（20) 第20の実施例の説明 図23（ａ），（ｂ）は、本発明の第20の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図23（ａ）において、また、第17〜第19の実施例と
異なるのは第20の実施例では、第３のトランジスタＴN3
のバックゲートＢG3が第１のトランジスタＴN1のバック
ゲートＢG1に接続されるものである。
【０２９３】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４が第17〜第19の実施例と同様にｎ
型の電界効果トランジスタ（以下単に第１〜第４のトラ
ンジスタという）ＴN1，ＴN2，ＴN3，ＴN4から成る。
【０２９４】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が第１の
トランジスタＴN1のゲートＧ１に接続される。さらに、
第３のトランジスタＴN3のバックゲートＢG3が第１のト
ランジスタＴN1のバックゲートＢG1に接続され、第２の
トランジスタＴN2のバックゲートＢG2が接地線ＧNDに接
続される。
【０２９５】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴN4
のバックゲートＢG4が接地線ＧNDに接続される。
【０２９６】このようにして、本発明の第20の実施例に
係る出力回路によれば、図23（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1と接地線ＧNDとの
間に、第４のトランジスタＴN4が設けられ、第３のトラ
ンジスタＴN3のゲートＧ３が第１のトランジスタＴN1の
ゲートＧ１に接続され、該トランジスタＴN3のバックゲ
ートＢG3が第１のトランジスタＴN1のバックゲートＢG1
に接続されている。
【０２９７】このため、当該第19の出力回路の出力動作
停止時等に、図23（ｂ）に示すように出力部ｏutに電源
線ＶCCよりも高いレベルの電圧が印加された場合であっ
ても、第３のトランジスタＴN3（＝ＳＷ１）がＯFF動作
をし、第４のトランジスタＴN4（＝ＳＷ３）がＯＮ動作
をすることから、第４の出力回路のように第１のトラン
ジスタＴN1のバックゲートＢG1が電気的にフローティン
グ状態にされることなく、第17の出力回路のように該ト
ランジスタＴN1のバックゲートＢG1を接地線ＧNDのレベ
ルにすることが可能となる。
【０２９８】このことから、電源線ＶCCと第１のトラン
ジスタＴN1のバックゲートＢG1との間に寄生する順方向
ダイオードＤ１を介して電源線ＶCCに流れようとする電
流の通路を遮断することが可能となる。
【０２９９】また、当該第20の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をし、
第４のトランジスタＴN4がインバータIN２の出力レベル
に応じてＯFF動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１のトランジスタＴN1のバックゲ
ートＢG1や第３のトランジスタＴN3のバックゲートＢG3
に供給され、そのバックゲート依存性を極力低減するこ
とが可能となる。
【０３００】これにより、第17〜第19の出力回路と同様
に当該第20の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第20の出力回路を集積化した場合に、
第１〜第19の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３０１】（21) 第21の実施例の説明 図24（ａ），（ｂ）は、本発明の第21の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図24（ａ）において、第17〜第20の実施例と異なる
のは第21の実施例では、第２のトランジスタＴP2がｐ型
の電界効果トランジスタから成るものである。
【０３０２】すなわち、図２の原理図（その２）におけ
る第１，第３及び第４の電界効果トランジスタＴ１，Ｔ
３，Ｔ４が第17〜第20の実施例と同様にｎ型の電界効果
トランジスタ（以下単に第１，第３，第４のトランジス
タという）ＴN1，ＴN3，ＴN4から成り、第２の電界効果
トランジスタＴ２が第５の実施例と同様にｐ型の電界効
果トランジスタ（以下単に第２のトランジスタという）
ＴP2から成る。
【０３０３】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が電源線
ＶCCに接続される。さらに、第３のトランジスタＴN3の
バックゲートＢG3が接地線ＧNDに接続され、第２のトラ
ンジスタＴP2のバックゲートＢG2が出力部ｏutに接続さ
れる。
【０３０４】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴN4
のバックゲートＢG4が接地線ＧNDに接続される。
【０３０５】このようにして、本発明の第21の実施例に
係る出力回路によれば、図24（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1と接地線ＧNDとの
間に、第４のトランジスタＴN4が設けられ、第３のトラ
ンジスタＴN3のゲートＧ３が電源線ＶCCに接続され、該
トランジスタＴN3のバックゲートＢG3が接地線ＧNDに接
続されている。
【０３０６】このため、当該第21の出力回路の出力動作
停止時等に、例えば、図24（ｂ）に示すように、出力部
ｏutに電源線ＶCCよりも高いレベルの電圧が印加された
場合であっても、第３のトランジスタＴN3（＝ＳＷ１）
がＯFF動作をし、第４のトランジスタＴN4（＝ＳＷ３）
がＯＮ動作をすることから、第５の出力回路のように、
第１のトランジスタＴN1のバックゲートＢG1が電気的に
フローティング状態にされることなく、第17〜第20の出
力回路のように該トランジスタＴN1のバックゲートＢG1
を接地線ＧNDのレベルにすることが可能となる。
【０３０７】このことから、電源線ＶCCと第１のトラン
ジスタＴN1のバックゲートＢG1との間に寄生する順方向
ダイオードＤ１を介して電源線ＶCCに流れようとする電
流の通路を遮断することが可能となる。
【０３０８】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が該トランジスタＴP2のバッ
クゲートＢG2と接地線ＧNDに寄生する逆方向ダイオード
Ｄ５により取り除かれ、出力部ｏutがハイ・インピーダ
ンス状態に保持される。
【０３０９】また、当該第21の出力回路の通常動作時に
は、電源線ＶCCの供給に基づいて、第３のトランジスタ
ＴN3（＝ＳＷ１）がＯＮ動作をし、第４のトランジスタ
ＴN4（＝ＳＷ３）がインバータIN２の出力レベルに応じ
てＯFF動作をすることから、出力部ｏutの出力レベルと
同等の電位が第１のトランジスタＴN1のバックゲートＢ
G1や第３のトランジスタＴN3のバックゲートＢG3に供給
され、そのバックゲート依存性を極力低減することが可
能となる。
【０３１０】これにより、第17〜第20の出力回路と同様
に当該第21の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第21の出力回路を集積化した場合に、
第１〜第20の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３１１】（22) 第22の実施例の説明 図25（ａ），（ｂ）は、本発明の第22の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図25（ａ）において、第17〜第21の実施例と異なる
は第22の実施例では第３のトランジスタＴN3のバックゲ
ートＢG3が第1のトランジスタＴN1のバックゲートＢG1
に接続されるものである。
【０３１２】すなわち、図２の原理図（その２）におけ
る第１，第３及び第４の電界効果トランジスタＴ１，Ｔ
３，Ｔ４が第21に実施例と同様にｎ型の電界効果トラン
ジスタ（以下単に第１，第３，第４のトランジスタとい
う）ＴN1，ＴN3，ＴN4から成り、第２の電界効果トラン
ジスタＴ２がｐ型の電界効果トランジスタ（以下単に第
２トランジスタという）ＴP2から成る。
【０３１３】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が電源線
ＶCCに接続される。さらに、第３のトランジスタＴN3の
バックゲートＢG3が第１のトランジスタＴN1のバックゲ
ートＢG1に接続され、第２のトランジスタＴP2のバック
ゲートＢG2が出力部ｏutに接続される。
【０３１４】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴN4
のバックゲートＢG4が接地線ＧNDに接続される。
【０３１５】このようにして、本発明の第22の実施例に
係る出力回路によれば、図25（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1と接地線ＧNDとの
間に、第４のトランジスタＴN4が設けられ、第３のトラ
ンジスタＴN3のゲートＧ３が電源線ＶCCに接続され、該
第３のトランジスタＴN3のバックゲートＢG3が第１のト
ランジスタＴN1のバックゲートＢG1に接続されている。
【０３１６】このため、当該第22の出力回路の出力動作
停止時等に、第25（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がＯFF動
作をし、第４のトランジスタＴN4（＝ＳＷ３）がＯＮ動
作をすることから、第６の出力回路のように、第１のト
ランジスタＴN1のバックゲートＢG1が電気的にフローテ
ィング状態にされることなく、第17〜第21の出力回路の
ように該第１のトランジスタＴN1のバックゲートＢG1を
接地線ＧNDのレベルにすることが可能となる。
【０３１７】このことから、電源線ＶCCと第１のトラン
ジスタＴN1のバックゲートＢG1との間に寄生する順方向
ダイオードＤ１を介して電源線ＶCCに流れようとする電
流の通路を遮断することが可能となる。
【０３１８】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が該トランジスタＴP2のバッ
クゲートＢG2と接地線ＧNDに寄生する逆方向ダイオード
Ｄ５により取り除かれ、出力部ｏutがハイ・インピーダ
ンス状態に保持される。
【０３１９】また、当該第22の出力回路の通常動作時に
は、電源線ＶCCの供給に基づいて、第３のトランジスタ
ＴN3（＝ＳＷ１）がＯＮ動作をし、第４のトランジスタ
ＴN4（＝ＳＷ３）がインバータIN２の出力レベルに応じ
てＯFF動作をすることから、出力部ｏutの出力レベルと
同等の電位が第１のトランジスタＴN1のバックゲートＢ
G1や第３のトランジスタＴN3のバックゲートＢG3に供給
され、そのバックゲート依存性を極力低減することが可
能となる。
【０３２０】これにより、第17〜第21の出力回路と同様
に当該第22の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第22の出力回路を集積化した場合に、
第１〜第21の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３２１】（23) 第23の実施例の説明 図26（ａ），（ｂ）は、本発明の第23の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図26（ａ）において、第17〜第23の実施例と異なる
のは第23の実施例では第３のトランジスタＴN3のゲート
Ｇ３が第１のトランジスタＴN1のゲートＧ１に接続さ
れ、そのバックゲートＢG3が接地線ＧNDに接続されるも
のである。
【０３２２】すなわち、図２の原理図（その２）におけ
る第１，第３及び第４の電界効果トランジスタＴ１，Ｔ
３，Ｔ４が第21, 第22の実施例と同様にｎ型の電界効果
トランジスタ（以下単に第１，第３，第４のトランジス
タという）ＴN1，ＴN3，ＴN4から成り、第２の電界効果
トランジスタＴ２がｐ型の電界効果トランジスタ（以下
単に第２のトランジスタという）ＴP2から成る。
【０３２３】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が第１の
トランジスタＴN1のゲートＧ１に接続される。さらに、
第３のトランジスタＴN3のバックゲートＢG3が接地線Ｇ
NDに接続され、第２のトランジスタＴP2のバックゲート
ＢG2が出力部ｏutに接続される。
【０３２４】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴN4
のバックゲートＢG4が接地線ＧNDに接続される。
【０３２５】このようにして、本発明の第23の出力回路
によれば、図26（ａ）に示すように第１のトランジスタ
ＴN1のバックゲートＢG1と接地線ＧNDとの間に、第４の
トランジスタＴN4が設けられ、第３のトランジスタＴN3
のゲートＧ３が第１のゲートＧ１に接続され、該トラン
ジスタＴN3のバックゲートＢG3が接地線ＧNDに接続され
ている。
【０３２６】このため、当該第23の出力回路の出力動作
停止時等に、図26（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がＯFF動
作をし、第４のトランジスタＴN4（＝ＳＷ３）がＯＮ動
作をすることから、第７の出力回路のように、第１のト
ランジスタＴN1のバックゲートＢG1が電気的にフローテ
ィング状態にされることなく、第17の出力回路のように
該第１のトランジスタＴN1のバックゲートＢG1を接地線
ＧNDのレベルにすることが可能となる。
【０３２７】このことから、電源線ＶCCと第１のトラン
ジスタＴN1のバックゲートＢG1との間に寄生する順方向
ダイオードＤ１を介して電源線ＶCCに流れようとする電
流の通路を遮断することが可能となる。
【０３２８】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が該トランジスタＴP2のバッ
クゲートＢG2と接地線ＧNDに寄生する逆方向ダイオード
Ｄ５により取り除かれ、出力部ｏutがハイ・インピーダ
ンス状態に保持される。
【０３２９】また、当該第23の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をし、
第４のトランジスタＴN4がインバータIN２の出力レベル
に応じてＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１のトランジスタＴN1のバックゲ
ートＢG1や第３のトランジスタＴN3のバックゲートＢG3
に供給され、そのバックゲート依存性を極力低減するこ
とが可能となる。
【０３３０】これにより、第17〜第22の出力回路と同様
に当該第23の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第23の出力回路を集積化した場合に、
第１〜第22の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３３１】（24) 第24の実施例の説明 図27（ａ），（ｂ）は、本発明の第24の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図27（ａ）において、第17〜第23の実施例と異なる
のは第２４の実施例では第３のトランジスタＴN3のバッ
クゲートＢG3が第１のトランジスタＴN1のバックゲート
ＢG1に接続され、そのゲートＧ３が第１のトランジスタ
ＴN1のゲートＧ１に接続されるものである。
【０３３２】すなわち、図２の原理図（その２）におけ
る第１，第３及び第４の電界効果トランジスタＴ１，Ｔ
３，Ｔ４が第21〜第23の実施例と同様にｎ型の電界効果
トランジスタ（以下単に第１，第３，第４のトランジス
タという）ＴN1，ＴN3，ＴN4から成り、第２の電界効果
トランジスタＴ２がｐ型の電界効果トランジスタ（以下
単に第２のトランジスタという）ＴP2から成る。
【０３３３】また、第１のトランジスタＴN1のバックゲ
ートＢG1と出力部ｏutとの間に第３のトランジスタＴN3
が接続され、該トランジスタＴN3のゲートＧ３が第１の
トランジスタＴN1のゲートＧ１に接続される。さらに、
第３のトランジスタＴN3のバックゲートＢG3が第１のト
ランジスタＴN1のバックゲートＢG1に接続され、第２の
トランジスタＴP2のバックゲートＢG2が出力部ｏutに接
続される。
【０３３４】なお、第４のトランジスタＴN4が第１のト
ランジスタＴN1のバックゲートＢG1と接地線ＧNDとの間
に接続され、該トランジスタＴN4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴN4
のバックゲートＢG4が接地線ＧNDに接続される。
【０３３５】このようにして、本発明の第24の実施例に
係る出力回路によれば、図27（ａ）に示すように第１の
トランジスタＴN1のバックゲートＢG1と接地線ＧNDとの
間に、第４のトランジスタＴN4が設けられ、第３のトラ
ンジスタＴN3のゲートＧ３が第１のトランジスタＴN1の
ゲートＧ１に接続され、該トランジスタＴN3のバックゲ
ートＢG3が第１のトランジスタＴN1のバックゲートＢG1
に接続されている。
【０３３６】このため、当該第24の出力回路の出力動作
停止時等に、図27（ｂ）に示すように、出力部ｏutに電
源線ＶCCよりも高いレベルの電圧が印加された場合であ
っても、第３のトランジスタＴN3（＝ＳＷ１）がＯFF動
作をし、第４のトランジスタＴN4（＝ＳＷ３）がＯＮ動
作をすることから、第８の出力回路のように、第１のト
ランジスタＴN1のバックゲートＢG1が電気的にフローテ
ィング状態にされることなく、第17の出力回路のように
該第１のトランジスタＴN1のバックゲートＢG1を接地線
ＧNDのレベルにすることが可能となる。
【０３３７】このことから、電源線ＶCCと第１の電界効
果トランジスタＴN1のバックゲートＢG1との間に寄生す
る順方向ダイオードＤ１を介して電源線ＶCCに流れよう
とする電流の通路を遮断することが可能となる。
【０３３８】なお、第２のトランジスタＴP2のバックゲ
ートＢG2が出力部ｏutに接続されることから該トランジ
スタＴP2のバックゲートＢG2と出力部ｏutに寄生する順
方向ダイオードＤ４の影響が該トランジスタＴP2のバッ
クゲートＢG2と接地線ＧNDに寄生する逆方向ダイオード
Ｄ５により取り除かれ、出力部ｏutがハイ・インピーダ
ンス状態に保持される。
【０３３９】また、当該第24の出力回路の通常動作時に
は、第１のトランジスタＴN1のゲートＧ１の入力レベル
に基づいて、第３のトランジスタＴN3がＯＮ動作をし、
第４のトランジスタＴN4がインバータIN２の出力レベル
に応じてＯＮ動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第１のトランジスタＴN1のバックゲ
ートＢG1や第３のトランジスタＴN3のバックゲートＢG3
に供給され、そのバックゲート依存性を極力低減するこ
とが可能となる。
【０３４０】これにより、第17〜第23の出力回路と同様
に当該第24の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｈ」レベルを極力高くすることが可能とな
る。このことで、第24の出力回路を集積化した場合に、
第１〜第23の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３４１】（25）第25の実施例の説明 図25（ａ），（ｂ）は、本発明の第25の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図25（ａ）において、第17〜第24の実施例と異なる
のは第25の実施例では、第１〜第４のトランジスタＴP
1，ＴP2，ＴP3，ＴP4がｐ型の電界効果トランジスタか
ら成るものである。
【０３４２】すなわち、図２の原理図（その２）におけ
る第１〜第４の電界効果トランジスタＴ１，Ｔ２，Ｔ
３，Ｔ４がｐ型の電界効果トランジスタ（以下単に第１
〜第４のトランジスタという）ＴP1，ＴP2，ＴP3，ＴP4
から成る。また、第１のトランジスタＴP1のゲートＧ１
は入力部ｉｎに接続され、第２のトランジスタＴP2のゲ
ートＧ２はインバータIN２を介して入力部ｉｎに接続さ
れる。
【０３４３】なお、第１のトランジスタＴP1のバックゲ
ートＢG1が電源線ＶCCに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。また、第３のトランジス
タＴP3のゲートＧ３が接地線ＧNDに接続され、該トラン
ジスタＴP3のバックゲートＢG3が電源線ＶCCに接続され
る。
【０３４４】さらに、第４のトランジスタＴP4が第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に接続され、該トランジスタＴP4のゲートＧ４が第１
のトランジスタＴP1のゲートＧ１に接続される。なお、
第４のトランジスタＴP4のバックゲートＢG4が電源線Ｖ
CCに接続される。
【０３４５】このようにして、本発明の第25の実施例に
係る出力回路によれば、図28（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が接地線ＧNDに接続され、そ
のバックゲートＢG3が電源線ＶCCに接続される。また、
第４のトランジスタＴP4のゲートＧ４が第１のトランジ
スタＴP1のゲートＧ１に接続されている。
【０３４６】このため、当該第25の出力回路の出力動作
停止時等に、図28（ｂ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから、第９の出力回路のように、
第１のトランジスタＴP1のバックゲートＢG1が電気的に
フローティング状態にされることなく、該トランジスタ
ＴP2のバックゲートＢG2を電源線ＶCCのレベルにするこ
とが可能となる。
【０３４７】このことから、接地線ＧNDと第２のトラン
ジスタＴP2のバックゲートＢG2との間に寄生する順方向
ダイオードＤ５を介して該電源線ＧNDから出力部ｏutに
流出しようとする電流ｉの通路を遮断することが可能と
なる。
【０３４８】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０３４９】また、当該第25の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をし、第４のトランジスタＴP4が第１の
電界効果トランジスタＴP1のゲートＧ1 の入力レベルに
応じてＯFF動作をすることから、出力部ｏutの出力レベ
ルと同等の電位が第２のトランジスタＴP2のバックゲー
トＢG2に供給され、第２のトランジスタＴP2のバックゲ
ート依存性を極力低減することが可能となる。
【０３５０】これにより、第17〜第23の実施例と同様に
当該第25の出力回路の出力部ｏutをハイ・インピーダン
ス状態に維持することが可能となり、その通常動作時に
は、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第25の出力回路を集積化した場合に、
第１〜第24の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３５１】（26）第26の実施例の説明 図29（ａ），（ｂ）は、本発明の第26の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図29（ａ）において、第25の実施例と異なるのは第
26の出力回路では第３のトランジスタＴP3のバックゲー
トＢG3が第２のトランジスタＴP2のバックゲートＢG2に
接続されるものである。
【０３５２】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４が第25の実施例と同様にｐ型の電
界効果トランジスタ（以下単に第１〜第４のトランジス
タという）ＴP1，ＴP2，ＴP3，ＴP4から成る。
【０３５３】また、第１のトランジスタＴP1のバックゲ
ートＢG1が電源線ＶCCに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が接地線ＧNDに接続され、該トラ
ンジスタＴP3のバックゲートＢG3が第２のトランジスタ
ＴP2のバックゲートＢG2に接続される。
【０３５４】なお、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、該トランジスタＴP4のゲートＧ４が第１の
トランジスタＴP1のゲートＧ１に接続される。また、第
４のトランジスタＴP4のバックゲートＢG4が電源線ＶCC
に接続される。
【０３５５】このようにして、本発明の第26の実施例に
係る出力回路によれば、図29（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が接地線ＧNDに接続され、そ
のバックゲートＢG3が第２のトランジスタＴP2のバック
ゲートＢG2に接続され、第４のトランジスタＴP4のゲー
トＧ４が第１のトランジスタＴP1のゲートＧ１に接続さ
れている。
【０３５６】このため、当該第26の出力回路の出力動作
停止時等に、図29（ｂ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから、第10の出力回路のように、
第１のトランジスタＴP1のバックゲートＢG1が電気的に
フローティング状態にされることなく、該トランジスタ
ＴP2のバックゲートＢG2を電源線ＶCCのレベルにするこ
とが可能となる。
【０３５７】このことから、接地線ＧNDと第２のトラン
ジスタＴP2のバックゲートＢG2との間に寄生する順方向
ダイオードＤ５を介して該電源線ＧNDから出力部ｏutに
流出しようとする電流の通路を遮断することが可能とな
る。
【０３５８】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０３５９】また、当該第26の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をし、第４のトランジスタＴP4が第１の
トランジスタＴP1のゲートＧ1 の入力レベルに応じてＯ
FF動作をすることから、出力部ｏutの出力レベルと同等
の電位が第２のトランジスタＴP2のバックゲートＢG2や
第３のトランジスタＴP3のバックゲートＢG3に供給さ
れ、第２のトランジスタＴP2のバックゲート依存性を極
力低減することが可能となる。
【０３６０】これにより、第17〜第25の出力回路と同様
に当該第26の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第26の出力回路を集積化した場合に、
第１〜第25の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３６１】（27）第27の実施例の説明 図30（ａ），（ｂ）は、本発明の第27の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図30（ａ）において、第25, 第26の実施例と異なる
は第27の実施例では、第３のトランジスタＴP3のゲート
Ｇ３が第２のトランジスタＴP2のゲートＧ２に接続され
るものである。
【０３６２】すなわち、図２の原理図（その２）におけ
る第１〜第４の電界効果トランジスタＴ１，Ｔ２，Ｔ
３，Ｔ４が第25, 第26の実施例と同様にｐ型の電界効果
トランジスタ（以下単に第１〜第４のトランジスタとい
う）ＴP1，ＴP2，ＴP3，ＴP4から成る。
【０３６３】また、第１のトランジスタＴP1のバックゲ
ートＢG1が電源線ＶCCに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が第２のトランジスタＴP2のゲー
トＧ２に接続され、第３のトランジスタＴP3のバックゲ
ートＢG3が電源線ＶCCに接続される。
【０３６４】なお、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、第４のトランジスタＴP4のゲートＧ４が第
１のトランジスタＴP1のゲートＧ１に接続される。ま
た、第４のトランジスタＴP4のバックゲートＢG4が電源
線ＶCCに接続される。
【０３６５】このようにして、本発明の第27の実施例に
係る出力回路によれば、図30（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が第２のトランジスタＴP2の
ゲートＧ２に接続され、そのバックゲートＢG3が電源線
ＶCCに接続されている。
【０３６６】このため、当該第27の出力回路の出力動作
停止時等に、図30（ｂ）に示すように、例えば、出力部
ｏutに電源線ＶCCよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから第11の出力回路のように、第
１のトランジスタＴP1のバックゲートＢG1が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
P2のバックゲートＢG2を電源線ＶCCのレベルにすること
が可能となる。
【０３６７】このことから、電源線ＶCCと第２のトラン
ジスタＴP2のバックゲートＢG2との間に寄生する順方向
ダイオードＤ５を介して接地線ＧNDから出力部ｏutに流
出しようとする電流の通路を遮断することが可能とな
る。
【０３６８】なお、当該第27の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をし、第４のトランジスタＴP4が第１の
トランジスタＴP1のゲートＧ1 の入力レベルに応じてＯ
Ｎ動作をすることから、出力部ｏutの出力レベルと同等
の電位が第２のトランジスタＴP2のバックゲートＢG2に
供給され、第２のトランジスタＴP2のバックゲート依存
性を極力低減することが可能となる。
【０３６９】これにより、第17〜第26の出力回路と同様
に当該第27の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第27の出力回路を集積化した場合に、
第１〜第26の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３７０】（28）第28の実施例の説明 図31（ａ），（ｂ）は、本発明の第28の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図31（ａ）において、第17〜第27の実施例と異なる
のは第25の実施例では、第３のトランジスタＴP3のバッ
クゲートＢG3が第２のトランジスタＴP2のバックゲート
ＢG2に接続され、そのゲートＧ３が第２のトランジスタ
ＴP2のゲートＧ２に接続されるものである。
【０３７１】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４が第25〜第27の実施例と同様にｐ
型の電界効果トランジスタ（以下単に第１〜第４のトラ
ンジスタという）ＴP1，ＴP2，ＴP3，ＴP4から成る。
【０３７２】また、第１のトランジスタＴP1のバックゲ
ートＢG1が電源線ＶCCに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が第２のトランジスタＴP2のゲー
トＧ２に接続され、該トランジスタＴP3のバックゲート
ＢG3が第２のトランジスタＴP2のバックゲートＢG2に接
続される。
【０３７３】また、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、該トランジスタＴP4のゲートＧ４が第１の
トランジスタＴP1のゲートＧ１に接続される。なお、第
４のトランジスタＴP4のバックゲートＢG4が電源線ＶCC
に接続される。
【０３７４】このようにして、本発明の第28の実施例に
係る出力回路によれば、図31（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が第２のトランジスタＴP2の
ゲートＧ２に接続され、そのバックゲートＢG3が第２の
トランジスタＴP2のバックゲートＢG2に接続されてい
る。
【０３７５】このため、当該第28の出力回路の出力動作
停止時等に、図31（ｂ）に示すように、例えば、出力部
ｏutに電源線ＶCCよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから第12の出力回路のように、第
１のトランジスタＴP1のバックゲートＢG1が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
P2のバックゲートＢG2を電源線ＶCCのレベルにすること
が可能となる。
【０３７６】このことから、電源線ＶCCと第２のトラン
ジスタＴP2のバックゲートＢG2との間に寄生する順方向
ダイオードＤ５を介して接地線ＧNDから出力部ｏutに流
出しようとする電流の通路を遮断することが可能とな
る。
【０３７７】なお、第１のトランジスタＴP1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する逆方向ダイオー
ドＤ６や該バックゲートＢG1と出力部ｏutとの間に寄生
する逆方向ダイオードＤ７により該出力部ｏutをハイ・
インピーダンス状態に保持される。
【０３７８】また、当該第28の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をし、第４のトランジスタＴP4が第１の
トランジスタＴP1のゲートＧ1 の入力レベルに応じてＯ
Ｎ動作をすることから、出力部ｏutの出力レベルと同等
の電位が第２のトランジスタＴP2のバックゲートＢG2や
第３のトランジスタＴP3のバックゲートＢG3に供給さ
れ、第２のトランジスタＴP2のバックゲート依存性を極
力低減することが可能となる。
【０３７９】これにより、第17〜第27の出力回路と同様
に当該第28の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第28の出力回路を集積化した場合に、
第１〜第27の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。 （29）第29の実施例の説明 図32（ａ），（ｂ）は、本発明の第29の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図32（ａ）において、第17〜第28の実施例と異なる
のは第29の実施例では、第１のトランジスタＴN1がｎ型
の電界効果トランジスタに置換され、第１，第２のトラ
ンジスタＴN1, ＴP2のゲートＧ１，Ｇ２が共通化されて
ＣＭＯＳ回路を構成するものである。
【０３８０】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタ（以下単に第１のトランジスタという）ＴN1
から成り、第２, 第３及び第４の電界効果トランジスタ
Ｔ２，Ｔ３，Ｔ４がｐ型の電界効果トランジスタ（以下
単に第２〜第３のトランジスタという）ＴP2，ＴP3，Ｔ
P4から成る。
【０３８１】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が接地線ＧNDに接続され、第３の
トランジスタＴP3のバックゲートＢG3が電源線ＶCCに接
続される。
【０３８２】なお、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、該トランジスタＴP4のゲートＧ４がインバ
ータIN２に接続される。また、第４のトランジスタＴP4
のバックゲートＢG4が電源線ＶCCに接続される。
【０３８３】このようにして、本発明の第29の実施例に
係る出力回路によれば、図32（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が接地線ＧNDに接続され、そ
のバックゲートＢG3が電源線ＶCCに接続され、第４のト
ランジスタＴP4のゲートＧ４がインバータIN２に接続さ
れている。
【０３８４】このため、当該第29の出力回路の出力動作
停止時等に、図32（ｂ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから第13の出力回路のように、第
２のトランジスタＴP2のバックゲートＢG2が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
P2のバックゲートＢG2を電源線ＶCCのレベルにすること
が可能となる。
【０３８５】このことから、接地線ＧNDと第２のトラン
ジスタＴP2のバックゲートＢG2との間に寄生する順方向
ダイオードＤ５を介して接地線ＧNDから出力部ｏutに流
出しようとする電流の通路を遮断することが可能とな
る。
【０３８６】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ７により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０３８７】また、当該第29の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をし、第４のトランジスタＴP4がインバ
ータIN２の出力レベルに応じてＯＮ動作をすることか
ら、出力部ｏutの出力レベルと同等の電位が第２のトラ
ンジスタＴP2のバックゲートＢG2に供給され、第２のト
ランジスタＴP2のバックゲート依存性を極力低減するこ
とが可能となる。
【０３８８】これにより、第17〜第28の出力回路と同様
に当該第29の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第29の出力回路を集積化した場合に、
第１〜第28の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３８９】（30）第30の実施例の説明 図33（ａ），（ｂ）は、本発明の第30の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図33（ａ）において、第17〜第29の実施例と異なる
のは第30の実施例では、第３のトランジスタＴP3のバッ
クゲートＢG3が第２のトランジスタＴP2のバックゲート
ＢG2に接続されるものである。
【０３９０】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１が第29の実施例と同
様にｎ型の電界効果トランジスタ（以下単に第１のトラ
ンジスタという）ＴN1から成り、第２, 第３及び第４の
電界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の電界効
果トランジスタ（以下単に第２〜第３のトランジスタと
いう）ＴP2，ＴP3，ＴP4から成る。
【０３９１】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が接地線ＧNDに接続され、該トラ
ンジスタＴP3のバックゲートＢG3が第２のトランジスタ
ＴP2のバックゲートＢG2に接続される。
【０３９２】なお、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、該トランジスタＴP4のゲートＧ４がインバ
ータIN２に接続される。なお、第４のトランジスタＴP4
のバックゲートＢG4が電源線ＶCCに接続される。
【０３９３】このようにして、本発明の第30の実施例に
係る出力回路によれば、図33（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が接地線ＧNDに接続され、そ
のバックゲートＢG3が第２のトランジスタＴP2のバック
ゲートＢG2に接続され、第４のトランジスタＴP4のゲー
トＧ４が第１のトランジスタＴP1のゲートＧ１に接続さ
れている。
【０３９４】このため、当該第30の出力回路の出力動作
停止時等に、図33（ａ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから第14の出力回路のように、第
２のトランジスタＴP2のバックゲートＢG2が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
P2のバックゲートＢG2を電源線ＶCCのレベルにすること
が可能となる。
【０３９５】このことから、接地線ＧNDと第２のトラン
ジスタＴP2のバックゲートＢG2との間に寄生する順方向
ダイオードＤ５を介して接地線ＧNDから出力部ｏutに流
出しようとする電流の通路を遮断することが可能とな
る。
【０３９６】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ７により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０３９７】また、当該第30の出力回路の通常動作時に
は、接地線ＧNDの電位に基づいて、第３のトランジスタ
ＴP3がＯＮ動作をし、第４のトランジスタＴP4がインバ
ータIN２の出力レベルに応じてＯＮ動作をすることか
ら、出力部ｏutの出力レベルと同等の電位が第２のトラ
ンジスタＴP2のバックゲートＢG2や第３のトランジスタ
ＴP3のバックゲートＢG3に供給され、該トランジスタＴ
P2のバックゲート依存性を極力低減することが可能とな
る。
【０３９８】これにより、第17〜第28の出力回路と同様
に当該第30の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第30の出力回路を集積化した場合に、
第１〜第29の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０３９９】（31）第31の実施例の説明 図34（ａ），（ｂ）は、本発明の第31の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図34（ａ）において、第17〜第30の実施例と異なる
のは第31の実施例では、第３のトランジスタＴP3のバッ
クゲートＢG3が電源線ＶCCに接続され、そのゲートＧ３
が第１，第２のトランジスタＴN1，ＴP2の共通ゲートＧ
１，Ｇ２に接続されるものである。
【０４００】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１が第29，第30の実施
例と同様にｎ型の電界効果トランジスタ（以下単に第１
のトランジスタという）ＴN1から成り、第２, 第３及び
第４の電界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の
電界効果トランジスタ（以下単に第２〜第３のトランジ
スタという）ＴP2，ＴP3，ＴP4から成る。
【０４０１】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が第２のトランジスタＴP2のゲー
トＧ２に接続され、該トランジスタＴP3のバックゲート
ＢG3が電源線ＶCCに接続される。
【０４０２】なお、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、該トランジスタＴP4のゲートＧ４が第１，
第２のトランジスタＴN1, ＴP2の共通ゲートＧ１，Ｇ２
に接続される。また、第４のトランジスタＴP4のバック
ゲートＢG4が電源線ＶCCに接続される。
【０４０３】このようにして、本発明の第31の実施例に
係る出力回路によれば、図34（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が第２のトランジスタＴP2の
ゲートＧ２に接続され、そのバックゲートＢG3が電源線
ＶCCに接続されている。
【０４０４】このため、当該第31の出力回路の出力動作
停止時等に、図34（ｂ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから、第15の出力回路のように第
２のトランジスタＴP2のバックゲートＢG2が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
P2のバックゲートＢG2を電源線ＶCCのレベルにすること
が可能となる。
【０４０５】このことから接地線ＧNDと第２のトランジ
スタＴP2のバックゲートＢG2との間に寄生する順方向ダ
イオードＤ５を介して接地線ＧNDから出力部ｏutに流出
しようとする電流の通路を遮断することが可能となる。
【０４０６】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ７により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０４０７】また、当該第31の出力回路の通常動作時に
は、第２のトランジスタＴP2のゲートＧ２の入力レベル
に基づいて、第３のトランジスタＴP3がＯＮ動作をし、
第４のトランジスタＴP4がインバータIN２の出力レベル
に応じてＯFF動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第２のトランジスタＴP2のバックゲ
ートＢG2に供給され、該トランジスタＴP2のバックゲー
ト依存性を極力低減することが可能となる。
【０４０８】これにより、第17〜第30の出力回路と同様
に当該第31の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第31の出力回路を集積化した場合に、
第１〜第30の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０４０９】（32）第32の実施例の説明 図34（ａ），（ｂ）は、本発明の第32の実施例に係る出
力回路の構成図及びその動作説明図をそれぞれ示してい
る。図34（ａ）において、第17〜第31の実施例と異なる
のは第32の実施例では、第３のトランジスタＴP3のバッ
クゲートＢG3が第２のトランジスタＴP2のバックゲート
ＢG2に接続されるものである。
【０４１０】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１が第29〜第31の実施
例と同様にｎ型の電界効果トランジスタ（以下単に第１
のトランジスタという）ＴN1から成り、第２,第３及び
第４の電界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の
電界効果トランジスタ（以下単に第２〜第３のトランジ
スタという）ＴP2，ＴP3，ＴP4から成る。
【０４１１】また、第１のトランジスタＴN1のバックゲ
ートＢG1が出力部ｏutに接続され、第２のトランジスタ
ＴP2のバックゲートＢG2と出力部ｏutとの間に第３のト
ランジスタＴP3が接続される。さらに、第３のトランジ
スタＴP3のゲートＧ３が第２のトランジスタＴP2のゲー
トＧ２に接続され、該トランジスタＴP3のバックゲート
ＢG3が第２のトランジスタＴP2のバックゲートＢG2に接
続される。
【０４１２】なお、第４のトランジスタＴP4が第２のト
ランジスタＴP2のバックゲートＢG2と電源線ＶCCとの間
に接続され、該トランジスタＴP4のゲートＧ４が第１の
トランジスタＴP1のゲートＧ１に接続される。また、第
４のトランジスタＴP4のバックゲートＢG4が電源線ＶCC
に接続される。
【０４１３】このようにして、本発明の第32の実施例に
係る出力回路によれば、図35（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2と電源線ＶCCとの
間に、第４のトランジスタＴP4が設けられ、第３のトラ
ンジスタＴP3のゲートＧ３が第２のトランジスタＴP2の
ゲートＧ２に接続され、そのバックゲートＢG3が第２の
トランジスタＴP2のバックゲートＢG2に接続されてい
る。
【０４１４】このため、当該第32の出力回路の出力動作
停止時等に、図35（ｂ）に示すように、例えば、出力部
ｏutに電源線ＧNDよりも低いレベルの電圧が印加された
場合であっても、第３のトランジスタＴP3（＝ＳＷ２）
がＯFF動作をし、第４のトランジスタＴP4（＝ＳＷ４）
がＯＮ動作をすることから、第16の出力回路のように第
２のトランジスタＴP2のバックゲートＢG2が電気的にフ
ローティング状態にされることなく、該トランジスタＴ
P2のバックゲートＢG2を電源線ＶCCのレベルにすること
が可能となる。
【０４１５】このことから接地線ＧNDと第２のトランジ
スタＴP2のバックゲートＢG2との間に寄生する順方向ダ
イオードＤ５を介して接地線ＧNDから出力部ｏutに流出
しようとする電流の通路を遮断することが可能となる。
【０４１６】なお、第１のトランジスタＴN1のバックゲ
ートＢG1と電源線ＶCCとの間に寄生する順方向ダイオー
ドＤ７により、該バックゲートＢG1と出力部ｏutとの間
に寄生する逆方向ダイオードＤ８の影響を取り除き、該
出力部ｏutをハイ・インピーダンス状態に保持される。
【０４１７】また、当該第32の出力回路の通常動作時に
は、第２のトランジスタＴP2のゲートＧ２の入力レベル
に基づいて、第３のトランジスタＴP3がＯＮ動作をし、
第４のトランジスタＴP4がインバータIN２の出力レベル
に応じてＯFF動作をすることから、出力部ｏutの出力レ
ベルと同等の電位が第２のトランジスタＴP2のバックゲ
ートＢG2や第３のトランジスタＴP3のバックゲートＢG3
に供給され、第２のトランジスタＴP2のバックゲート依
存性を極力低減することが可能となる。
【０４１８】これにより、第１〜第31の出力回路と同様
に当該第32の出力回路の出力部ｏutをハイ・インピーダ
ンス状態に維持することが可能となり、その通常動作時
には、出力「Ｌ」レベルを極力低くすることが可能とな
る。このことで、第32の出力回路を集積化した場合に、
第１〜第31の出力回路と同様に、その出力レベルの安定
化が図られ、当該半導体集積回路装置の信頼性の向上を
図ることが可能となる。
【０４１９】
【発明の効果】以上説明したように、本発明の第１〜第
８の出力回路によれば第１の電界効果トランジスタのバ
ックゲートを制御するｎ型の第３の電界効果トランジス
タが設けられ、該トランジスタのゲートが第１の電源線
又は第１の電界効果トランジスタのゲートに接続され、
そのバックゲートが第２の電源線又は第１の電界効果ト
ランジスタのバックゲートに接続されている。
【０４２０】このため、当該第１〜第８の出力回路の出
力動作停止時等に、それ等の出力部に電源線よりも高い
レベルの電圧が印加された場合であっても、第３の電界
効果トランジスタがＯFF動作をすることにより、第１の
電界効果トランジスタのバックゲートが電気的にフロー
ティング状態にされる。このことから、当該第１〜第８
の出力回路の出力部をハイ・インピーダンス状態に維持
することが可能となり、第１の電源線と第１の電界効果
トランジスタのバックゲートとの間に寄生する順方向ダ
イオードを原因とする電流の通路を遮断することが可能
となる。
【０４２１】なお、当該第１〜第８の出力回路の通常動
作時には、第３の電界効果トランジスタがＯＮ動作をす
ることから、第１や第２の電界効果トランジスタのバッ
クゲート依存性を極力低減することが可能となる。
【０４２２】また、本発明の第９〜第16の出力回路によ
れば、第２の電界効果トランジスタのバックゲートを制
御するｐ型の第３の電界効果トランジスタが設けられ、
該トランジスタのゲートが第２の電源線又は第２の電界
効果トランジスタのゲートに接続され、そのバックゲー
トが第１の電源線又は第２の電界効果トランジスタのバ
ックゲートに接続されている。
【０４２３】このため、当該第９〜第16の出力回路の出
力動作停止時等に、それ等の出力部に第２の電源線より
も低いレベルの電圧が印加された場合であっても、第３
の電界効果トランジスタがＯFF動作をすることにより、
第２の電界効果トランジスタのバックゲートが電気的に
フローティング状態にされる。このことから、第２の電
源線と第２の電界効果トランジスタのバックゲートとの
間に寄生する順方向ダイオードを原因とする電流の通路
を遮断することが可能となる。
【０４２４】なお、当該第９〜第16の出力回路の通常動
作時には、第３の電界効果トランジスタがＯＮ動作をす
ることから、第２の電界効果トランジスタのバックゲー
ト依存性を極力低減することが可能となる。
【０４２５】また、本発明の第17〜第24の出力回路によ
れば、第１〜第16の出力回路の第３の電界効果トランジ
スタを補助するｎ型の第４の電界効果トランジスタと、
該第４の電界効果トランジスタに入力信号を供給する信
号反転素子とが設けられている。
【０４２６】このため、当該第17〜第24の出力回路の出
力動作停止時等に、それ等の出力部に電源線よりも高い
レベルの電圧が印加された場合であっても、第３の電界
効果トランジスタがＯFF動作をし、第４の電界効果トラ
ンジスタがＯＮ動作をすることにより、第１〜第８の出
力回路のように第１の電界効果トランジスタのバックゲ
ートを電気的にフローティング状態にすることなく、該
第１の電界効果トランジスタのバックゲートを第２の電
源線の電位レベルにすることが可能となる。
【０４２７】このことで、第１〜第８の出力回路のよう
に第１の電源線と第１の電界効果トランジスタのバック
ゲートとの間に寄生する順方向ダイオードを原因とする
電流の通路を遮断することが可能となる。
【０４２８】なお、当該第17〜第24の出力回路の通常動
作時には、第３の電界効果トランジスタがＯＮ動作を
し、第４の電界効果トランジスタがＯFF動作をすること
により、第１の電界効果トランジスタのバックゲート依
存性を極力低減することが可能となる。
【０４２９】さらに、本発明の第25〜第32の出力回路に
よれば、第３の電界効果トランジスタを補助するｐ型の
第４の電界効果トランジスタが設けられ、第３の電界効
果トランジスタのゲートが第２の電源線又は第２の電界
効果トランジスタのゲートに接続され、そのバックゲー
トが第１の電源線又は第２の電界効果トランジスタのバ
ックゲートに接続されている。
【０４３０】このため、当該第25〜第32の出力回路の出
力動作停止時等に、それ等の出力部に第２の電源線より
も低いレベルの電圧が印加された場合であっても、第３
の電界効果トランジスタがＯFF動作をし、第４の電界効
果トランジスタがＯＮ動作をすることにより、第９〜第
16の出力回路のように、第２の電界効果トランジスタの
バックゲートを電気的にフローティング状態にすること
なく、該トランジスタのバックゲートを第１の電源線の
レベルにすることが可能となる。
【０４３１】このことから、第２の電源線と第２の電界
効果トランジスタのバックゲートとの間に寄生する順方
向ダイオードを原因とする電流の通路を遮断することが
可能となる。
【０４３２】なお、当該第25〜第32の出力回路の通常動
作時には、第３の電界効果トランジスタがＯＮ動作を
し、第４の電界効果トランジスタがＯFF動作をすること
から、第２の電界効果トランジスタのバックゲート依存
性を極力低減することが可能となる。
【０４３３】これにより、高信頼度のバスバッファや出
力バッファ等の半導体集積回路装置を製造することが可
能となる。また、各出力回路を集積した半導体集積回路
装置によれば、第３，第４の電界効果トランジスタによ
り出力部のインピーダンスを高抵抗値に維持することが
可能となることから、当該半導体集積回路装置の出力動
作停止や電源供給の有無等に関係無く、他の半導体集積
回路装置の出力レベルを所定電圧レベル状態に維持する
ことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る出力回路の原理図（その１）であ
る。
【図２】本発明に係る出力回路の原理図（その２）であ
る。
【図３】本発明の第１の実施例に係る出力回路の構成図
及びその動作説明図である。
【図４】本発明の各実施例に係る出力回路の電流測定の
説明図である。
【図５】本発明の第２の実施例に係る出力回路の構成図
及びその動作説明図である。
【図６】本発明の第３の実施例に係る出力回路の構成図
及びその動作説明図である。
【図７】本発明の第４の実施例に係る出力回路の構成図
及びその動作説明図である。
【図８】本発明の第５の実施例に係る出力回路の構成図
及びその動作説明図である。
【図９】本発明の第６の実施例に係る出力回路の構成図
及びその動作説明図である。
【図10】本発明の第７の実施例に係る出力回路の構成図
及びその動作説明図である。
【図11】本発明の第８の実施例に係る出力回路の構成図
及びその動作説明図である。
【図12】本発明の第９の実施例に係る出力回路の構成図
及びその動作説明図である。
【図13】本発明の第10の実施例に係る出力回路の構成図
及びその動作説明図である。
【図14】本発明の第11の実施例に係る出力回路の構成図
及びその動作説明図である。
【図15】本発明の第12の実施例に係る出力回路の構成図
及びその動作説明図である。
【図16】本発明の第13の実施例に係る出力回路の構成図
及びその動作説明図である。
【図17】本発明の第14の実施例に係る出力回路の構成図
及びその動作説明図である。
【図18】本発明の第15の実施例に係る出力回路の構成図
及びその動作説明図である。
【図19】本発明の第16の実施例に係る出力回路の構成図
及びその動作説明図である。
【図20】本発明の第17の実施例に係る出力回路の構成図
及びその動作説明図である。
【図21】本発明の第18の実施例に係る出力回路の構成図
及びその動作説明図である。
【図22】本発明の第19の実施例に係る出力回路の構成図
及びその動作説明図である。
【図23】本発明の第20の実施例に係る出力回路の構成図
及びその動作説明図である。
【図24】本発明の第21の実施例に係る出力回路の構成図
及びその動作説明図である。
【図25】本発明の第22の実施例に係る出力回路の構成図
及びその動作説明図である。
【図26】本発明の第23の実施例に係る出力回路の構成図
及びその動作説明図である。
【図27】本発明の第24の実施例に係る出力回路の構成図
及びその動作説明図である。
【図28】本発明の第25の実施例に係る出力回路の構成図
及びその動作説明図である。
【図29】本発明の第26の実施例に係る出力回路の構成図
及びその動作説明図である。
【図30】本発明の第27の実施例に係る出力回路の構成図
及びその動作説明図である。
【図31】本発明の第28の実施例に係る出力回路の構成図
及びその動作説明図である。
【図32】本発明の第29の実施例に係る出力回路の構成図
及びその動作説明図である。
【図33】本発明の第30の実施例に係る出力回路の構成図
及びその動作説明図である。
【図34】本発明の第31の実施例に係る出力回路の構成図
及びその動作説明図である。
【図35】本発明の第32の実施例に係る出力回路の構成図
及びその動作説明図である。
【図36】従来例に係る第１の出力回路及びその半導体集
積回路装置の説明図である。
【図37】従来例に係る第２の出力回路及びその半導体集
積回路装置の説明図である。
【図38】従来例に係る問題点を説明する回路構成図であ
る。
【符号の説明】
Ｔ１〜Ｔ４…第１〜第４の電界効果トランジスタ、 ＴN1〜ＴN4…ｎ型の電界効果トランジスタ、 ＴP1〜ＴP4…ｐ型の電界効果トランジスタ、 ＩＮ…信号反転素子、 ＶCC…第１の電源線、 ＧND…第２の電源線、 Ｇ１〜Ｇ３…ゲート、 ＢG1〜ＢG3…バックゲート、 ｏut…出力部。
【手続補正書】
【提出日】平成４年７月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】また、第１のトランジスタＴN1の一方のＮ
+ 型拡散層３Ｅと第２のトランジスタＴ２の一方のＮ+
型拡散層３Ｇとが接続されて出力部ｏutに延在され、該
トランジスタＴN1の他方のＮ+ 型拡散層３Ｆが電源線Ｖ
CCに接続され、第２のトランジスタＴN2の他方のＮ+ 型
拡散層３Ｈと第２のＰ+型拡散層４Ｄとが接続されて接
地線ＧNDに延在されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正内容】
【０１５４】このようにして、本発明の第２の実施例に
係る出力回路によれば、図５（ａ）に示すように第３の
トランジスタＴN3のバックゲートＢG3が接地線ＧNDに変
えて、第１のトランジスタＴN1のバックゲートＢG1に接
続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正内容】
【０１５６】なお、第２のトランジスタＴN2のバックゲ
ートＢG2と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG2
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１６３
【補正方法】変更
【補正内容】
【０１６３】なお、第２のトランジスタＴN2のバックゲ
ートＢG2と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG2
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１７０
【補正方法】変更
【補正内容】
【０１７０】なお、第２のトランジスタＴN2のバックゲ
ートＢG2と接地線ＧNDとの間に寄生する順方向ダイオー
ドＤ３の影響は該トランジスタＴN2のバックゲートＢG2
と出力部ｏutとの間に寄生する順方向ダイオードＤ２に
より取り除かれ、出力部ｏutがハイ・インピーダンス状
態に保持される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０２０４
【補正方法】変更
【補正内容】
【０２０４】また、第１のトランジスタＴP1のゲートＧ
１は入力部ｉｎに接続され、第２のトランジスタＴP2の
ゲートＧ２はインバータIN１を介して入力部ｉｎに接続
される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０２０６
【補正方法】変更
【補正内容】
【０２０６】このようにして、本発明の第９の実施例に
係る出力回路によれば、図12（ａ）に示すように第２の
トランジスタＴP2のバックゲートＢG2を制御する第３の
トランジスタＴP3が設けられている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０２１３
【補正方法】変更
【補正内容】
【０２１３】また、第３のトランジスタＴP3のゲートＧ
３が接地線ＧNDに接続され、第１のトランジスタＴP1の
バックゲートＢG1が電源線ＶCCに接続される。このよう
にして、本発明の第10の実施例に係る出力回路によれ
ば、図13（ａ）に示すように第２のトランジスタＴP2の
バックゲートＢG2を制御する第３のトランジスタＴP3が
設けられ、該第３のトランジスタＴP3のゲートＧ３が接
地線ＧNDに接続され、そのバックゲートＢG3が第２のト
ランジスタＴP2のバックゲートＢG2に接続されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２４７
【補正方法】変更
【補正内容】
【０２４７】（15）第15の実施例の説明 図18（ａ），（ｂ）は本発明の第15の実施例に係る出力
回路の構成図及びその動作説明図をそれぞれ示してい
る。図18（ａ）において、第９〜第14の実施例と異なる
のは第15の実施例では第３のトランジスタＴP3のバック
ゲートＢG3が電源線ＶCCに接続され、そのゲートＧ３が
第２のトランジスタＴP2のゲートＧ２に接続されるもの
である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２７３
【補正方法】変更
【補正内容】
【０２７３】すなわち、図２の原理図（その２）におけ
る第１，第２，第３及び第４の電界効果トランジスタＴ
１，Ｔ２，Ｔ３，Ｔ４が第17の実施例と同様にｎ型の電
界効果トランジスタ（以下単に第１〜第４のトランジス
タという）ＴN1，ＴN2，ＴN3，ＴN4から成る。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２９７
【補正方法】変更
【補正内容】
【０２９７】このため、当該第20の出力回路の出力動作
停止時等に、図23（ｂ）に示すように出力部ｏutに電源
線ＶCCよりも高いレベルの電圧が印加された場合であっ
ても、第３のトランジスタＴN3（＝ＳＷ１）がＯFF動作
をし、第４のトランジスタＴN4（＝ＳＷ３）がＯＮ動作
をすることから、第４の出力回路のように第１のトラン
ジスタＴN1のバックゲートＢG1が電気的にフローティン
グ状態にされることなく、第17の出力回路のように該ト
ランジスタＴN1のバックゲートＢG1を接地線ＧNDのレベ
ルにすることが可能となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０３７０
【補正方法】変更
【補正内容】
【０３７０】図31（ａ），（ｂ）は、本発明の第28の実
施例に係る出力回路の構成図及びその動作説明図をそれ
ぞれ示している。図31（ａ）において、第17〜第27の実
施例と異なるのは第28の実施例では、第３のトランジス
タＴP3のバックゲートＢG3が第２のトランジスタＴP2の
バックゲートＢG2に接続され、そのゲートＧ３が第２の
トランジスタＴP2のゲートＧ２に接続されるものであ
る。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０３８０
【補正方法】変更
【補正内容】
【０３８０】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１がｎ型の電界効果ト
ランジスタ（以下単に第１のトランジスタという）ＴN1
から成り、第２, 第３及び第４の電界効果トランジスタ
Ｔ２，Ｔ３，Ｔ４がｐ型の電界効果トランジスタ（以下
単に第２〜第４のトランジスタという）ＴP2，ＴP3，Ｔ
P4から成る。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０３９０
【補正方法】変更
【補正内容】
【０３９０】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１が第29の実施例と同
様にｎ型の電界効果トランジスタ（以下単に第１のトラ
ンジスタという）ＴN1から成り、第２, 第３及び第４の
電界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の電界効
果トランジスタ（以下単に第２〜第４のトランジスタと
いう）ＴP2，ＴP3，ＴP4から成る。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０４００
【補正方法】変更
【補正内容】
【０４００】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１が第29，第30の実施
例と同様にｎ型の電界効果トランジスタ（以下単に第１
のトランジスタという）ＴN1から成り、第２, 第３及び
第４の電界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の
電界効果トランジスタ（以下単に第２〜第４のトランジ
スタという）ＴP2，ＴP3，ＴP4から成る。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０４１０
【補正方法】変更
【補正内容】
【０４１０】すなわち、図２の原理図（その２）におけ
る第１の電界効果トランジスタＴ１が第29〜第31の実施
例と同様にｎ型の電界効果トランジスタ（以下単に第１
のトランジスタという）ＴN1から成り、第２, 第３及び
第４の電界効果トランジスタＴ２，Ｔ３，Ｔ４がｐ型の
電界効果トランジスタ（以下単に第２〜第４のトランジ
スタという）ＴP2，ＴP3，ＴP4から成る。
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図３０
【補正方法】変更
【補正内容】
【図３０】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/094 8221−5Ｊ Ｈ０３Ｋ 17/687 Ｆ 8941−5Ｊ 19/094 Ｄ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 第１の電源線（ＶCC）と第２の電源線
    （ＧND）と間に、第１の電界効果トランジスタ（Ｔ１）
    及び第２の電界効果トランジスタ（Ｔ２）が直列に接続
    され、かつ、第１の電界効果トランジスタ（Ｔ１）及び
    第２の電界効果トランジスタ（Ｔ２）の接続点が出力部
    （ｏut）に接続された出力回路において、前記第１の電
    界効果トランジスタ（Ｔ１）のバックゲート（ＢG1）又
    は第２の電界効果トランジスタ（Ｔ２）のバックゲート
    （ＢG2）を制御する第３の電界効果トランジスタ（Ｔ
    ３）が設けられることを特徴とする出力回路。
  2. 【請求項２】 請求項１記載の出力回路において、前記
    第１，第２及び第３の電界効果トランジスタ（Ｔ１，Ｔ
    ２，Ｔ３）がｎ型の電界効果トランジスタ（ＴN1，ＴN
    2，ＴN3）から成り、少なくとも、前記第１の電界効果
    トランジスタ（ＴN1）のバックゲート（ＢG1）と前記出
    力部（ｏut）との間に第３の電界効果トランジスタ（Ｔ
    N3）が接続され、前記第３の電界効果トランジスタ（Ｔ
    N3）のゲート（Ｇ３）が第１の電源線（ＶCC）に接続さ
    れ、前記第３の電界効果トランジスタ（ＴN3）のバック
    ゲート（ＢG3）が第２の電源線（ＧND）又は前記第１の
    電界効果トランジスタ（ＴN1）のバックゲート（ＢG1）
    に接続され、前記第２の電界効果トランジスタ（ＴN2）
    のバックゲート（ＢG2）が第２の電源線（ＧND）に接続
    されることを特徴とする出力回路。
  3. 【請求項３】 請求項１記載の出力回路において、前記
    第１，第２及び第３の電界効果トランジスタ（Ｔ１，Ｔ
    ２，Ｔ３）がｎ型の電界効果トランジスタ（ＴN1，ＴN
    2，ＴN3）から成り、少なくとも、前記第１の電界効果
    トランジスタ（ＴN1）のバックゲート（ＢG1）と前記出
    力部（ｏut）との間に第３の電界効果トランジスタ（Ｔ
    N3）が接続され、前記第３の電界効果トランジスタ（Ｔ
    N3）のゲート（Ｇ３）が前記第１の電界効果トランジス
    タ（ＴN1）のゲート（Ｇ１）に接続され、前記第３の電
    界効果トランジスタ（ＴN3）のバックゲート（ＢG3）が
    第２の電源線（ＧND）又は前記第１の電界効果トランジ
    スタ（ＴN1）のバックゲート（ＢG1）に接続され、前記
    第２の電界効果トランジスタ（ＴN2）のバックゲート
    （ＢG2）が第２の電源線（ＧND）に接続されることを特
    徴とする出力回路。
  4. 【請求項４】 請求項１記載の出力回路において、前記
    第１，第３の電界効果トランジスタ（Ｔ１，Ｔ３）がｎ
    型の電界効果トランジスタ（ＴN1，ＴN3）から成り、前
    記第２の電界効果トランジスタ（Ｔ２）がｐ型の電界効
    果トランジスタ（ＴP2）から成り、少なくとも、前記第
    １の電界効果トランジスタ（ＴN1）のバックゲート（Ｂ
    G1）と前記出力部（ｏut）との間に第３の電界効果トラ
    ンジスタ（ＴN3）が接続され、前記第３の電界効果トラ
    ンジスタ（ＴN3）のゲート（Ｇ３）が第１の電源線（Ｖ
    CC）に接続され、前記第３の電界効果トランジスタ（Ｔ
    N3）のバックゲート（ＢG3）が第２の電源線（ＧND）又
    は前記第１の電界効果トランジスタ（ＴN1）のバックゲ
    ート（ＢG1）に接続され、前記第２の電界効果トランジ
    スタ（ＴP2）のバックゲート（ＢG2）が前記出力部（ｏ
    ut）に接続されることを特徴とする出力回路。
  5. 【請求項５】 請求項１記載の出力回路において、前記
    第１，第３の電界効果トランジスタ（Ｔ１，Ｔ３）がｎ
    型の電界効果トランジスタ（ＴN1，ＴN3）から成り、前
    記第２の電界効果トランジスタ（Ｔ２）がｐ型の電界効
    果トランジスタ（ＴP2）から成り、少なくとも、前記第
    １の電界効果トランジスタ（ＴN1）のバックゲート（Ｂ
    G1）と前記出力部（ｏut）との間に第３の電界効果トラ
    ンジスタ（ＴN3）が接続され、前記第３の電界効果トラ
    ンジスタ（ＴN3）のゲート（Ｇ３）が前記第１の電界効
    果トランジスタ（ＴN1）のゲート（Ｇ１）に接続され、
    前記第３の電界効果トランジスタ（ＴN3）のバックゲー
    ト（ＢG3）が第２の電源線（ＧND）又は前記第１の電界
    効果トランジスタ（ＴN1）のバックゲート（ＢG1）に接
    続され、前記第２の電界効果トランジスタ（ＴP2）のバ
    ックゲート（ＢG2）が前記出力部（ｏut）に接続される
    ことを特徴とする出力回路。
  6. 【請求項６】 請求項１記載の出力回路において、前記
    第１，第２及び第３の電界効果トランジスタ（Ｔ１，Ｔ
    ２，Ｔ３）がｐ型の電界効果トランジスタ（ＴP1，ＴP
    2，ＴP3）から成り、少なくとも、前記第１の電界効果
    トランジスタ（ＴP1）のバックゲート（ＢG1）が第１の
    電源線（ＶCC）に接続され、前記第２の電界効果トラン
    ジスタ（ＴP2）のバックゲート（ＢG2）と前記出力部
    （ｏut）との間に第３の電界効果トランジスタ（ＴP3）
    が接続され、前記第３の電界効果トランジスタ（ＴP3）
    のゲート（Ｇ３）が第２の電源線（ＧND）に接続され、
    前記第３の電界効果トランジスタ（ＴP3）のバックゲー
    ト（ＢG3）が第１の電源線（ＶCC）又は前記第２の電界
    効果トランジスタ（ＴP2）のバックゲート（ＢG2）に接
    続されることを特徴とする出力回路。
  7. 【請求項７】 請求項１記載の出力回路において、前記
    第１，第２及び第３の電界効果トランジスタ（Ｔ１，Ｔ
    ２，Ｔ３）がｐ型の電界効果トランジスタ（ＴP1，ＴP
    2，ＴP3）から成り、少なくとも、前記第１の電界効果
    トランジスタ（ＴP1）のバックゲート（ＢG1）が第１の
    電源線（ＶCC）に接続され、前記第２の電界効果トラン
    ジスタ（ＴP2）のバックゲート（ＢG2）と前記出力部
    （ｏut）との間に第３の電界効果トランジスタ（ＴP3）
    が接続され、前記第３の電界効果トランジスタ（ＴP3）
    のゲート（Ｇ３）が前記第２の電界効果トランジスタ
    （ＴP2）のゲート（Ｇ２）に接続され、前記第３の電界
    効果トランジスタ（ＴP3）のバックゲート（ＢG3）が第
    １の電源線（ＶCC）又は前記第２の電界効果トランジス
    タ（ＴP2）のバックゲート（ＢG2）に接続されることを
    特徴とする出力回路。
  8. 【請求項８】 請求項１記載の出力回路において、前記
    第１の電界効果トランジスタ（Ｔ１）がｎ型の電界効果
    トランジスタ（ＴN1）から成り、前記第２, 第３の電界
    効果トランジスタ（Ｔ２，Ｔ３）がｐ型の電界効果トラ
    ンジスタ（ＴP2，ＴP3）から成り、少なくとも、前記第
    １の電界効果トランジスタ（ＴN1）のバックゲート（Ｂ
    G1）が前記出力部（ｏut）に接続され、前記第２の電界
    効果トランジスタ（ＴP2）のバックゲート（ＢG2）と前
    記出力部（ｏut）との間に第３の電界効果トランジスタ
    （ＴP3）が接続され、前記第３の電界効果トランジスタ
    （ＴP3）のゲート（Ｇ３）が第２の電源線（ＧND）に接
    続され、前記第３の電界効果トランジスタ（ＴP3）のバ
    ックゲート（ＢG3）が第１の電源線（ＶCC）又は前記第
    ２の電界効果トランジスタ（ＴP2）のバックゲート（Ｂ
    G2）に接続されることを特徴とする出力回路。
  9. 【請求項９】 請求項１記載の出力回路において、前記
    第１の電界効果トランジスタ（Ｔ１）がｎ型の電界効果
    トランジスタ（ＴN1）から成り、前記第２, 第３の電界
    効果トランジスタ（Ｔ２，Ｔ３）がｐ型の電界効果トラ
    ンジスタ（ＴP2，ＴP3）から成り、少なくとも、前記第
    １の電界効果トランジスタ（ＴN1）のバックゲート（Ｂ
    G1）が前記出力部（ｏut）に接続され、前記第２の電界
    効果トランジスタ（ＴP2）のバックゲート（ＢG2）と前
    記出力部（ｏut）との間に第３の電界効果トランジスタ
    （ＴP3）が接続され、前記第３の電界効果トランジスタ
    （ＴP3）のゲート（Ｇ３）が前記第２の電界効果トラン
    ジスタ（ＴP2）のゲート（Ｇ２）に接続され、前記第３
    の電界効果トランジスタ（ＴP3）のバックゲート（ＢG
    3）が第１の電源線（ＶCC）又は前記第２の電界効果ト
    ランジスタ（ＴP2）のバックゲート（ＢG2）に接続され
    ることを特徴とする出力回路。
  10. 【請求項１０】 請求項１記載の出力回路において、前
    記第３の電界効果トランジスタ（Ｔ３）のバックゲート
    制御を補助する第４の電界効果トランジスタ（Ｔ４）
    と、前記第４の電界効果トランジスタ（Ｔ４）に入力信
    号を供給する信号反転素子（ＩＮ）とが設けられること
    を特徴とする出力回路。
  11. 【請求項１１】 請求項１及び１０記載の出力回路にお
    いて、前記第１，第２，第３及び第４の電界効果トラン
    ジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）がｎ型の電界効果ト
    ランジスタ（ＴN1，ＴN2，ＴN3，ＴN4）から成り、少な
    くとも、前記第１の電界効果トランジスタ（ＴN1）のバ
    ックゲート（ＢG1）と前記出力部（ｏut）との間に第３
    の電界効果トランジスタ（ＴN3）が接続され、前記第３
    の電界効果トランジスタ（ＴN3）のゲート（Ｇ３）が第
    １の電源線（ＶCC）に接続され、前記第３の電界効果ト
    ランジスタ（ＴN3）のバックゲート（ＢG3）が第２の電
    源線（ＧND）又は前記第１の電界効果トランジスタ（Ｔ
    N1）のバックゲート（ＢG1）に接続され、前記第２の電
    界効果トランジスタ（ＴN2）のバックゲート（ＢG2）が
    第２の電源線（ＧND）に接続され、前記第４の電界効果
    トランジスタ（ＴN4）が前記第１の電界効果トランジス
    タ（ＴN1）のバックゲート（ＢG1）と前記第２の電源線
    （ＧND）との間に接続され、前記第４の電界効果トラン
    ジスタ（ＴN4）のゲート（Ｇ４）が前記信号反転素子
    （ＩＮ）に接続され、前記第４の電界効果トランジスタ
    （ＴN4）のバックゲート（ＢG4）が第２の電源線（ＧN
    D）に接続されることを特徴とする出力回路。
  12. 【請求項１２】 請求項１及び１０記載の出力回路にお
    いて、前記第１，第２，第３及び第４の電界効果トラン
    ジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）がｎ型の電界効果ト
    ランジスタ（ＴN1，ＴN2，ＴN3，ＴN4）から成り、少な
    くとも、前記第１の電界効果トランジスタ（ＴN1）のバ
    ックゲート（ＢG1）と前記出力部（ｏut）との間に第３
    の電界効果トランジスタ（ＴN3）が接続され、前記第３
    の電界効果トランジスタ（ＴN3）のゲート（Ｇ３）が前
    記第１の電界効果トランジスタ（ＴN1）のゲート（Ｇ
    １）に接続され、前記第３の電界効果トランジスタ（Ｔ
    N3）のバックゲート（ＢG3）が第２の電源線（ＧND）又
    は前記第１の電界効果トランジスタ（ＴN1）のバックゲ
    ート（ＢG1）に接続され、前記第２の電界効果トランジ
    スタ（ＴN2）のバックゲート（ＢG2）が第２の電源線
    （ＧND）に接続され、前記第４の電界効果トランジスタ
    （ＴN4）が前記第１の電界効果トランジスタ（ＴN1）の
    バックゲート（ＢG1）と前記第２の電源線（ＧND）との
    間に接続され、前記第４の電界効果トランジスタ（ＴN
    4）のゲート（Ｇ４）が前記信号反転素子（ＩＮ）に接
    続され、前記第４の電界効果トランジスタ（ＴN4）のバ
    ックゲート（ＢG4）が第２の電源線（ＧND）に接続され
    ることを特徴とする出力回路。
  13. 【請求項１３】 請求項１及び１０記載の出力回路にお
    いて、前記第１，第３及び第４の電界効果トランジスタ
    （Ｔ１，Ｔ３，Ｔ４）がｎ型の電界効果トランジスタ
    （ＴN1，ＴN3，ＴN4）から成り、前記第２の電界効果ト
    ランジスタ（Ｔ２）がｐ型の電界効果トランジスタ（Ｔ
    P2）から成り、少なくとも、前記第１の電界効果トラン
    ジスタ（ＴN1）のバックゲート（ＢG1）と前記出力部
    （ｏut）との間に第３の電界効果トランジスタ（ＴN3）
    が接続され、前記第３の電界効果トランジスタ（ＴN3）
    のゲート（Ｇ３）が第１の電源線（ＶCC）に接続され、
    前記第３の電界効果トランジスタ（ＴN3）のバックゲー
    ト（ＢG3）が第２の電源線（ＧND）又は前記第１の電界
    効果トランジスタ（ＴN1）のバックゲート（ＢG1）に接
    続され、前記第２の電界効果トランジスタ（ＴP2）のバ
    ックゲート（ＢG2）が前記出力部（ｏut）に接続され、
    前記第４の電界効果トランジスタ（ＴN4）が前記第１の
    電界効果トランジスタ（ＴN1）のバックゲート（ＢG1）
    と前記第２の電源線（ＧND）との間に接続され、前記第
    ４の電界効果トランジスタ（ＴN4）のゲート（Ｇ４）が
    前記信号反転素子（ＩＮ）に接続され、前記第４の電界
    効果トランジスタ（ＴN4）のバックゲート（ＢG4）が第
    ２の電源線（ＧND）に接続されることを特徴とする出力
    回路。
  14. 【請求項１４】 請求項１及び１０記載の出力回路にお
    いて、前記第１，第３及び第４の電界効果トランジスタ
    （Ｔ１，Ｔ３，Ｔ４）がｎ型の電界効果トランジスタ
    （ＴN1，ＴN3，ＴN4）から成り、前記第２の電界効果ト
    ランジスタ（Ｔ２）がｐ型の電界効果トランジスタ（Ｔ
    P2）から成り、少なくとも、前記第１の電界効果トラン
    ジスタ（ＴN1）のバックゲート（ＢG1）と前記出力部
    （ｏut）との間に第３の電界効果トランジスタ（ＴN3）
    が接続され、前記第３の電界効果トランジスタ（ＴN3）
    のゲート（Ｇ３）が前記第１の電界効果トランジスタ
    （ＴN1）のゲート（Ｇ１）に接続され、前記第３の電界
    効果トランジスタ（ＴN3）のバックゲート（ＢG3）が第
    ２の電源線（ＧND）又は前記第１の電界効果トランジス
    タ（ＴN1）のバックゲート（ＢG1）に接続され、前記第
    ２の電界効果トランジスタ（ＴP2）のバックゲート（Ｂ
    G2）が前記出力部（ｏut）に接続され、前記第４の電界
    効果トランジスタ（ＴN4）が前記第１の電界効果トラン
    ジスタ（ＴN1）のバックゲート（ＢG1）と前記第２の電
    源線（ＧND）との間に接続され、前記第４の電界効果ト
    ランジスタ（ＴN4）のゲート（Ｇ４）が前記信号反転素
    子（ＩＮ）に接続され、前記第４の電界効果トランジス
    タ（ＴN4）のバックゲート（ＢG4）が第２の電源線（Ｇ
    ND）に接続されることを特徴とする出力回路。
  15. 【請求項１５】 請求項１及び１０記載の出力回路にお
    いて、前記第１，第２，第３及び第４の電界効果トラン
    ジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）がｐ型の電界効果ト
    ランジスタ（ＴP1，ＴP2，ＴP3，ＴP4）から成り、少な
    くとも、前記第１の電界効果トランジスタ（ＴP1）のバ
    ックゲート（ＢG1）が第１の電源線（ＶCC）に接続さ
    れ、前記第２の電界効果トランジスタ（ＴP2）のバック
    ゲート（ＢG2）と前記出力部（ｏut）との間に第３の電
    界効果トランジスタ（ＴP3）が接続され、前記第３の電
    界効果トランジスタ（ＴP3）のゲート（Ｇ３）が第２の
    電源線（ＧND）に接続され、前記第３の電界効果トラン
    ジスタ（ＴP3）のバックゲート（ＢG3）が第１の電源線
    （ＶCC）又は前記第２の電界効果トランジスタ（ＴP2）
    のバックゲート（ＢG2）に接続され、前記第４の電界効
    果トランジスタ（ＴP4）が前記第２の電界効果トランジ
    スタ（ＴP2）のバックゲート（ＢG2）と前記第１の電源
    線（ＶCC）との間に接続され、前記第４の電界効果トラ
    ンジスタ（ＴP4）のゲート（Ｇ４）が前記信号反転素子
    （ＩＮ）に接続され、前記第４の電界効果トランジスタ
    （ＴP4）のバックゲート（ＢG4）が第１の電源線（ＶC
    C）に接続されることを特徴とする出力回路。
  16. 【請求項１６】 請求項１及び１０記載の出力回路にお
    いて、前記第１，第２，第３及び第４の電界効果トラン
    ジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）がｐ型の電界効果ト
    ランジスタ（ＴP1，ＴP2，ＴP3，ＴP4）から成り、少な
    くとも、前記第１の電界効果トランジスタ（ＴP1）のバ
    ックゲート（ＢG1）が第１の電源線（ＶCC）に接続さ
    れ、前記第２の電界効果トランジスタ（ＴP2）のバック
    ゲート（ＢG2）と前記出力部（ｏut）との間に第３の電
    界効果トランジスタ（ＴP3）が接続され、前記第３の電
    界効果トランジスタ（ＴP3）のゲート（Ｇ３）が前記第
    ２の電界効果トランジスタ（ＴP2）のゲート（Ｇ２）に
    接続され、前記第３の電界効果トランジスタ（ＴP3）の
    バックゲート（ＢG3）が第１の電源線（ＶCC）又は前記
    第２の電界効果トランジスタ（ＴP2）のバックゲート
    （ＢG2）に接続され、前記第４の電界効果トランジスタ
    （ＴP4）が前記第２の電界効果トランジスタ（ＴP2）の
    バックゲート（ＢG2）と前記第１の電源線（ＶCC）との
    間に接続され、前記第４の電界効果トランジスタ（ＴP
    4）のゲート（Ｇ４）が前記信号反転素子（ＩＮ）に接
    続され、前記第４の電界効果トランジスタ（ＴP4）のバ
    ックゲート（ＢG4）が第１の電源線（ＶCC）に接続され
    ることを特徴とする出力回路。
  17. 【請求項１７】 請求項１及び１０記載の出力回路にお
    いて、前記第１の電界効果トランジスタ（Ｔ１）がｎ型
    の電界効果トランジスタ（ＴN1）から成り、前記第２,
    第３及び第４の電界効果トランジスタ（Ｔ２，Ｔ３，Ｔ
    ４）がｐ型の電界効果トランジスタ（ＴP2，ＴP3，ＴP
    4）から成り、少なくとも、前記第１の電界効果トラン
    ジスタ（ＴN1）のバックゲート（ＢG1）が前記出力部
    （ｏut）に接続され、前記第２の電界効果トランジスタ
    （ＴP2）のバックゲート（ＢG2）と前記出力部（ｏut）
    との間に第３の電界効果トランジスタ（ＴP3）が接続さ
    れ、前記第３の電界効果トランジスタ（ＴP3）のゲート
    （Ｇ３）が第２の電源線（ＧND）に接続され、前記第３
    の電界効果トランジスタ（ＴP3）のバックゲート（ＢG
    3）が第１の電源線（ＶCC）又は前記第２の電界効果ト
    ランジスタ（ＴP2）のバックゲート（ＢG2）に接続さ
    れ、前記第４の電界効果トランジスタ（ＴP4）が前記第
    ２の電界効果トランジスタ（ＴP2）のバックゲート（Ｂ
    G2）と前記第１の電源線（ＶCC）との間に接続され、前
    記第４の電界効果トランジスタ（ＴP4）のゲート（Ｇ
    ４）が前記信号反転素子（ＩＮ）に接続され、前記第４
    の電界効果トランジスタ（ＴP4）のバックゲート（ＢG
    4）が第１の電源線（ＶCC）に接続されることを特徴と
    する出力回路。
  18. 【請求項１８】 請求項１及び１０記載の出力回路にお
    いて、前記第１の電界効果トランジスタ（Ｔ１）がｎ型
    の電界効果トランジスタ（ＴN1）から成り、前記第２,
    第３及び第４の電界効果トランジスタ（Ｔ２，Ｔ３，Ｔ
    ４）がｐ型の電界効果トランジスタ（ＴP2，ＴP3，ＴP
    4）から成り、少なくとも、前記第１の電界効果トラン
    ジスタ（ＴN1）のバックゲート（ＢG1）が前記出力部
    （ｏut）に接続され、前記第２の電界効果トランジスタ
    （ＴP2）のバックゲート（ＢG2）と前記出力部（ｏut）
    との間に第３の電界効果トランジスタ（ＴP3）が接続さ
    れ、前記第３の電界効果トランジスタ（ＴP3）のゲート
    （Ｇ３）が前記第２の電界効果トランジスタ（ＴP2）の
    ゲート（Ｇ２）に接続され、前記第３の電界効果トラン
    ジスタ（ＴP3）のバックゲート（ＢG3）が第１の電源線
    （ＶCC）又は前記第２の電界効果トランジスタ（ＴP2）
    のバックゲート（ＢG2）に接続され、前記第４の電界効
    果トランジスタ（ＴP4）が前記第２の電界効果トランジ
    スタ（ＴP2）のバックゲート（ＢG2）と前記第１の電源
    線（ＶCC）との間に接続され、前記第４の電界効果トラ
    ンジスタ（ＴP4）のゲート（Ｇ４）が前記信号反転素子
    （ＩＮ）に接続され、前記第４の電界効果トランジスタ
    （ＴP4）のバックゲート（ＢG4）が第１の電源線（ＶC
    C）に接続されることを特徴とする出力回路。
JP3156868A 1991-06-27 1991-06-27 出力回路 Withdrawn JPH057149A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3156868A JPH057149A (ja) 1991-06-27 1991-06-27 出力回路
EP19920110780 EP0520470A3 (en) 1991-06-27 1992-06-26 Output circuit and semiconductor integrated circuit device
KR1019920011201A KR960007254B1 (ko) 1991-06-27 1992-06-26 출력 회로 및 반도체 집적 회로 장치
US08/284,291 US5434526A (en) 1991-06-27 1994-08-02 Output circuit and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3156868A JPH057149A (ja) 1991-06-27 1991-06-27 出力回路

Publications (1)

Publication Number Publication Date
JPH057149A true JPH057149A (ja) 1993-01-14

Family

ID=15637148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3156868A Withdrawn JPH057149A (ja) 1991-06-27 1991-06-27 出力回路

Country Status (4)

Country Link
US (1) US5434526A (ja)
EP (1) EP0520470A3 (ja)
JP (1) JPH057149A (ja)
KR (1) KR960007254B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329842B1 (en) 1999-04-27 2001-12-11 Fujitsu Limited Output circuit for electronic devices
KR100471737B1 (ko) * 1996-01-30 2005-06-27 가부시끼가이샤 히다치 세이사꾸쇼 출력회로,누설전류를감소시키기위한회로,트랜지스터를선택적으로스위치하기위한방법및반도체메모리

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321188B2 (ja) * 1991-07-26 2002-09-03 株式会社東芝 出力回路
US5191244A (en) * 1991-09-16 1993-03-02 Advanced Micro Devices, Inc. N-channel pull-up transistor with reduced body effect
JP2888722B2 (ja) * 1993-04-12 1999-05-10 株式会社東芝 インターフェース回路
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
KR0120565B1 (ko) * 1994-04-18 1997-10-30 김주용 래치-업을 방지한 씨모스형 데이타 출력버퍼
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
EP0735682A1 (en) * 1995-03-31 1996-10-02 STMicroelectronics S.r.l. MOS transistor switching circuit without body effect
JP3408363B2 (ja) * 1995-09-25 2003-05-19 松下電器産業株式会社 伝送回路
US6104213A (en) * 1998-03-02 2000-08-15 International Business Machines Corporation Domino logic circuit having a clocked precharge
US6448841B1 (en) * 1998-05-01 2002-09-10 Texas Instruments Incorporated Efficiency charge pump circuit
US6271713B1 (en) * 1999-05-14 2001-08-07 Intel Corporation Dynamic threshold source follower voltage driver circuit
US6404269B1 (en) * 1999-09-17 2002-06-11 International Business Machines Corporation Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS
US6300800B1 (en) * 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
US7268613B2 (en) * 2005-10-31 2007-09-11 International Business Machines Corporation Transistor switch with integral body connection to prevent latchup
US7724067B1 (en) * 2006-05-03 2010-05-25 Marvell International Ltd. Enhanced transmission gate
JP4832965B2 (ja) * 2006-06-07 2011-12-07 パナソニック株式会社 スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
WO2012031091A2 (en) * 2010-09-02 2012-03-08 Knowles Electronics, Llc Buffering apparatus and method
FR2970611B1 (fr) 2011-01-14 2013-08-30 St Microelectronics Sa Étage de sortie forme dans et sur un substrat de type soi
JP5998852B2 (ja) * 2012-10-30 2016-09-28 株式会社ソシオネクスト 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7103303A (ja) * 1970-03-13 1971-09-15
JPS5453240A (en) * 1977-10-03 1979-04-26 Toshiba Corp Reverse voltage generating circuit
DE2917989A1 (de) * 1979-05-04 1980-11-13 Bosch Gmbh Robert Elektronische koppelfeldeinrichtung
JPS5619676A (en) * 1979-07-26 1981-02-24 Fujitsu Ltd Semiconductor device
US4324991A (en) * 1979-12-12 1982-04-13 Casio Computer Co., Ltd. Voltage selector circuit
DE3226339C2 (de) * 1981-07-17 1985-12-19 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Analoge Schaltervorrichtung mit MOS-Transistoren
JPS60139746A (ja) * 1983-12-28 1985-07-24 Daicel Chem Ind Ltd 耐熱・耐衝撃性樹脂組成物
US4725813A (en) * 1985-04-22 1988-02-16 Nec Corporation MOS type circuit device
JPH0612873B2 (ja) * 1985-05-31 1994-02-16 株式会社日立製作所 両極性リニアスイツチ
US4675561A (en) * 1985-11-15 1987-06-23 Precision Monolithics, Inc. FET output drive circuit with parasitic transistor inhibition
JPH0222917A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 半導体装置
US5004936A (en) * 1989-03-31 1991-04-02 Texas Instruments Incorporated Non-loading output driver circuit
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
JP2733796B2 (ja) * 1990-02-13 1998-03-30 セイコーインスツルメンツ株式会社 スイッチ回路
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
US5157280A (en) * 1991-02-13 1992-10-20 Texas Instruments Incorporated Switch for selectively coupling a power supply to a power bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471737B1 (ko) * 1996-01-30 2005-06-27 가부시끼가이샤 히다치 세이사꾸쇼 출력회로,누설전류를감소시키기위한회로,트랜지스터를선택적으로스위치하기위한방법및반도체메모리
US6329842B1 (en) 1999-04-27 2001-12-11 Fujitsu Limited Output circuit for electronic devices

Also Published As

Publication number Publication date
EP0520470A2 (en) 1992-12-30
EP0520470A3 (en) 1993-05-19
KR960007254B1 (ko) 1996-05-29
KR930001585A (ko) 1993-01-16
US5434526A (en) 1995-07-18

Similar Documents

Publication Publication Date Title
JPH057149A (ja) 出力回路
US5160855A (en) Floating-well CMOS output driver
US5546019A (en) CMOS I/O circuit with 3.3 volt output and tolerance of 5 volt input
US4042839A (en) Low power dissipation combined enhancement depletion switching driver circuit
US6127841A (en) CMOS buffer having stable threshold voltage
US5191233A (en) Flip-flop type level-shift circuit
JPH08148986A (ja) 出力バッファ回路
JP5978629B2 (ja) 半導体集積回路
EP0472202A2 (en) Current mirror type constant current source circuit having less dependence upon supplied voltage
JP3492765B2 (ja) レベル変換回路
JP3481495B2 (ja) Ｃｍｏｓ入力バッファ保護回路を含む集積回路
WO1997034373A1 (fr) Circuit de sortie
JPS5986923A (ja) 半導体装置
JPH0514168A (ja) 出力回路及び半導体集積回路装置
JP3551926B2 (ja) バッファ回路
JPH06326593A (ja) 半導体集積回路装置
JP2699828B2 (ja) 半導体装置の入出力回路
JP5838845B2 (ja) 半導体集積回路
JPH1028045A (ja) Ｍｏｓトランジスタ回路
JPH05288782A (ja) 高電位検知回路
JP3334141B2 (ja) Ｂｉ−ＣＭＯＳ構造を有する半導体装置
JPH0992829A (ja) 半導体入力回路
JPH01305722A (ja) レベル変換回路
JPH0697433A (ja) 出力バッファ回路
JPS61119073A (ja) 集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903