JPH0572131B2 - - Google Patents
Info
- Publication number
- JPH0572131B2 JPH0572131B2 JP62233665A JP23366587A JPH0572131B2 JP H0572131 B2 JPH0572131 B2 JP H0572131B2 JP 62233665 A JP62233665 A JP 62233665A JP 23366587 A JP23366587 A JP 23366587A JP H0572131 B2 JPH0572131 B2 JP H0572131B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- weighting
- signals
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔概要〕
移相回路、特に入力信号の位相を0°から360°ま
で任意にシフトした出力信号を得るための移相回
路に関し、 Ｌ，Ｃ，Ｒよりなるフイルタを用いず、集積化
が可能な半導体素子からなる0°〜360°の移相回路
を提供することを目的とし、 入力信号を受けて相互に90°の位相差を持つ０
相分離信号及びπ／２相分離信号に分離する分離
部と、前記０相およびπ／２相分離信号を受けて
相互に90°および180°の位相差を持つ０相、π／
２相およびπ相の各分配信号に分配する分配部
と、前記０相、π／２相およびπ相分配信号を受
けて、個々に位相範囲を有する複数種の移相信号
に分解すると共に、それぞれの振幅に重みづけし
てから合成する重みづけ合成部とからなり、重み
づけ制御信号によつて前記入力信号に対し該重み
づけに比例した移相を加えた出力信号を生成する
ように構成する。
で任意にシフトした出力信号を得るための移相回
路に関し、 Ｌ，Ｃ，Ｒよりなるフイルタを用いず、集積化
が可能な半導体素子からなる0°〜360°の移相回路
を提供することを目的とし、 入力信号を受けて相互に90°の位相差を持つ０
相分離信号及びπ／２相分離信号に分離する分離
部と、前記０相およびπ／２相分離信号を受けて
相互に90°および180°の位相差を持つ０相、π／
２相およびπ相の各分配信号に分配する分配部
と、前記０相、π／２相およびπ相分配信号を受
けて、個々に位相範囲を有する複数種の移相信号
に分解すると共に、それぞれの振幅に重みづけし
てから合成する重みづけ合成部とからなり、重み
づけ制御信号によつて前記入力信号に対し該重み
づけに比例した移相を加えた出力信号を生成する
ように構成する。
本発明は移相回路、特に入力信号の位相を0°か
ら360°まで任意にシフトした出力信号を得るため
の移相回路に関する。
ら360°まで任意にシフトした出力信号を得るため
の移相回路に関する。
入力信号の位相を任意にシフトする移相回路は
種々の分野においてしばしば必要とされる。この
ため、遅延線等を始めとする種々の実現手段が提
案されている。しかしこれまでの実現手段は比較
的低周波（例えば数10MHz以下）の入力信号を対
象としており、数100MHz以上の高周波入力信号
を対象とし、かつこれを0°〜360°に亘つて任意に
移相する実現手段は数少ない。
種々の分野においてしばしば必要とされる。この
ため、遅延線等を始めとする種々の実現手段が提
案されている。しかしこれまでの実現手段は比較
的低周波（例えば数10MHz以下）の入力信号を対
象としており、数100MHz以上の高周波入力信号
を対象とし、かつこれを0°〜360°に亘つて任意に
移相する実現手段は数少ない。
第１７図は本発明が適用される一般的な装置例
を示す図である。本図において、本装置は具体的
には再生中継器１０であり、伝送路の途中に適宜
挿入されて信号の波形歪、減衰を回復する役割を
果す。その入力INは等化増幅回路１１にて等化
された入力信号DTとなり、タイミング抽出回路
１２においてそのクロツクCK成分が抽出される。
抽出されたクロツクCKはケーブル１３を通して
識別回路１４に印加され、このクロツクCKによ
つて入力信号DTの“１”、“０”を識別する。識
別された“１”、“０”を用いて改めて伝送信号を
再生回路１５にて再生し、伝送路OUTに再び送
出する。
を示す図である。本図において、本装置は具体的
には再生中継器１０であり、伝送路の途中に適宜
挿入されて信号の波形歪、減衰を回復する役割を
果す。その入力INは等化増幅回路１１にて等化
された入力信号DTとなり、タイミング抽出回路
１２においてそのクロツクCK成分が抽出される。
抽出されたクロツクCKはケーブル１３を通して
識別回路１４に印加され、このクロツクCKによ
つて入力信号DTの“１”、“０”を識別する。識
別された“１”、“０”を用いて改めて伝送信号を
再生回路１５にて再生し、伝送路OUTに再び送
出する。
前記識別回路１４において、クロツクCKで入
力信号DTを打ち抜く場合、その打抜きは各DT
のほぼ中央で行われ１ビツト分ずつを識別する。
この打抜きは信号DTが低速の場合、比較的正確
に行える。ところが信号DTが高速になると、各
ビツトのパルス幅が狭くなり、ちよつとしたジツ
タで打抜きに失敗する。例えば光フアイバを用い
た伝送路では、数100Mb／ｓの高速信号を扱う
ため、再生中継器１０（その両端に光／電気変換
器（IN側）および電気／光変換器（OUT側）を
設ける）内での再生クロツクCKは、入力信号
DTと正確に位相同期していることが必要とされ
る。
力信号DTを打ち抜く場合、その打抜きは各DT
のほぼ中央で行われ１ビツト分ずつを識別する。
この打抜きは信号DTが低速の場合、比較的正確
に行える。ところが信号DTが高速になると、各
ビツトのパルス幅が狭くなり、ちよつとしたジツ
タで打抜きに失敗する。例えば光フアイバを用い
た伝送路では、数100Mb／ｓの高速信号を扱う
ため、再生中継器１０（その両端に光／電気変換
器（IN側）および電気／光変換器（OUT側）を
設ける）内での再生クロツクCKは、入力信号
DTと正確に位相同期していることが必要とされ
る。
従来、このような位相同期のためにケーブル１
３を伝送されるクロツクCKに微妙に移相を加え
るということが行われていた。すなわち、オシロ
スコープ等を観察しながらケーブル１３を僅かず
つ切断し、ケーブル長を徐々に短くすることによ
り、目的とする移相を加えている。
３を伝送されるクロツクCKに微妙に移相を加え
るということが行われていた。すなわち、オシロ
スコープ等を観察しながらケーブル１３を僅かず
つ切断し、ケーブル長を徐々に短くすることによ
り、目的とする移相を加えている。
このような人手による移相作業を排除したいと
いう要請からフイルタを用いた移相回路が提案さ
れた。第１８図は従来の移相回路の一例であり、
フイルタから構成される。この移相回路２０は第
１７図のケーブル１３の途中に挿入されることに
なる。入力信号Sioも出力信号Sputも共に周波数0
であるが、SputはSioに対し移相が加えられてい
る。この移相のために移相制御信号Scが外部より
印加され、フイルタの中心周波数cをシフトす
る。
いう要請からフイルタを用いた移相回路が提案さ
れた。第１８図は従来の移相回路の一例であり、
フイルタから構成される。この移相回路２０は第
１７図のケーブル１３の途中に挿入されることに
なる。入力信号Sioも出力信号Sputも共に周波数0
であるが、SputはSioに対し移相が加えられてい
る。この移相のために移相制御信号Scが外部より
印加され、フイルタの中心周波数cをシフトす
る。
第１９図は従来の移相回路の原理を説明するた
めの特性図であり、移相制御信号Scを変化させ、
中心周波数cをc′にシフトすることによりΔθの
移相が加えられる。
めの特性図であり、移相制御信号Scを変化させ、
中心周波数cをc′にシフトすることによりΔθの
移相が加えられる。
第２０図は入力信号と移相を加えた出力信号の
波形例を示す図であり、入力信号Sioの位相をΔθ
だけシフトしたときの出力信号Sputを点線で示
す。
波形例を示す図であり、入力信号Sioの位相をΔθ
だけシフトしたときの出力信号Sputを点線で示
す。
従来の移相回路２０はフイルタからなるため、
インダクタンスＬ、コンデンサＣおよび抵抗Ｒを
基本素子として構成される。しかしながら、この
ようなフイルタによると、フイルタの中心周波数
cをずらすための可変Ｌあるいは可変Ｃを必要と
するため広帯域化が望めないという問題がある。
また入力信号が高周波になればなる程、可変Ｌ、
可変Ｃの調整が難しくなるという問題もある。さ
らにまた、可変Ｌ、可変Ｃという比較的大形の素
子を設けなければならないという不利もある。
インダクタンスＬ、コンデンサＣおよび抵抗Ｒを
基本素子として構成される。しかしながら、この
ようなフイルタによると、フイルタの中心周波数
cをずらすための可変Ｌあるいは可変Ｃを必要と
するため広帯域化が望めないという問題がある。
また入力信号が高周波になればなる程、可変Ｌ、
可変Ｃの調整が難しくなるという問題もある。さ
らにまた、可変Ｌ、可変Ｃという比較的大形の素
子を設けなければならないという不利もある。
本発明は、Ｌ，Ｃ，Ｒよりなるフイルタを用い
ず、集積化が可能な半導体素子からなる0°〜360°
の移相回路を提供することを目的とするものであ
る。
ず、集積化が可能な半導体素子からなる0°〜360°
の移相回路を提供することを目的とするものであ
る。
第１図は本発明に係る移相回路の原理構成図で
ある。本図において、分離部３１は入力信号Sio
を受けて、相互に90°の位相差を有する０相分離
信号Ss0およびπ／２相分離信号Ss90を生成する。
ある。本図において、分離部３１は入力信号Sio
を受けて、相互に90°の位相差を有する０相分離
信号Ss0およびπ／２相分離信号Ss90を生成する。
分配部３２は０相およびπ／２相分離信号Ss0，
Ss90を受けて、相互に90°および180°の位相差を有
する０相分配信号Sd0、π／２相分配信号Sd90お
よびπ相分配信号Sd180を生成する。
Ss90を受けて、相互に90°および180°の位相差を有
する０相分配信号Sd0、π／２相分配信号Sd90お
よびπ相分配信号Sd180を生成する。
重みづけ合成部３３は０相、π／２相およびπ
相の分配信号Sd0，Sd90，Sd180を受けて、個々に
位相範囲を持つ複数種の移相信号に分解すると共
に、それぞれの振幅成分に重みづけしてから合成
する。
相の分配信号Sd0，Sd90，Sd180を受けて、個々に
位相範囲を持つ複数種の移相信号に分解すると共
に、それぞれの振幅成分に重みづけしてから合成
する。
移相回路３０は、外部から重みづけ制御信号
Swを受信し、上記の重みづけを決定する。この
重みづけによりSioに対するSputの移相量が定ま
る。
Swを受信し、上記の重みづけを決定する。この
重みづけによりSioに対するSputの移相量が定ま
る。
分離部３１からの０相分離信号Ss0とπ／２相
分離信号Ss90は算術的にそれぞれcosθとsinθで表
すことができる。重みづけ合成部３３では、ａ
cosθ＋ｂ sinθなる演算がまず行われる。ａおよ
びｂは合成部３３内の移相信号の振幅成分であ
る。その演算結果は、√2＋2cos（θ−φ）とな
り、φが移相量を定める。このφは tan-1〔ｂ／ａ〕であるから、ａ：ｂを重みづけ制 御信号Swにより制御すれば、tan-1〔ｂ／ａ〕すなわ ち移相量φは任意に設定できる。このφを0°〜
360°までカバーするには、個々に位相範囲を持つ
複数種の移相信号が必要であり、このために、分
配部３２において、移相信号を増やしている。
分離信号Ss90は算術的にそれぞれcosθとsinθで表
すことができる。重みづけ合成部３３では、ａ
cosθ＋ｂ sinθなる演算がまず行われる。ａおよ
びｂは合成部３３内の移相信号の振幅成分であ
る。その演算結果は、√2＋2cos（θ−φ）とな
り、φが移相量を定める。このφは tan-1〔ｂ／ａ〕であるから、ａ：ｂを重みづけ制 御信号Swにより制御すれば、tan-1〔ｂ／ａ〕すなわ ち移相量φは任意に設定できる。このφを0°〜
360°までカバーするには、個々に位相範囲を持つ
複数種の移相信号が必要であり、このために、分
配部３２において、移相信号を増やしている。
かくして本発明の移相回路３０は、0°、90°、
および180°という典型的な移相信号をもとにし
て、演算で移相量を制御できるようになつている
から、可変Ｌとか可変Ｃは全く介在せず、半導体
素子のみで0°〜360°に亘る移相が可能となる。
および180°という典型的な移相信号をもとにし
て、演算で移相量を制御できるようになつている
から、可変Ｌとか可変Ｃは全く介在せず、半導体
素子のみで0°〜360°に亘る移相が可能となる。
第２図は本発明に係る一実施例を示す図であ
る。本図において、分配部３２は第１分配器３２
１と第２分配器３２２からなり、それぞれ分離部
３１からの０相およびπ／２相分離信号Ss0およ
びSs90を受ける。第１分配器３２１はSs0を受け
て相互に180°の位相差を有する０相およびπ相分
配信号Sd0およびSd180を生成し、第２分配器３２
２はSs90を受けて相互に180°の位相差を持つπ／
２相分配信号Sd90および3π／２相分配信号を生成
する。ただし3π／２相分配信号は使わない。
る。本図において、分配部３２は第１分配器３２
１と第２分配器３２２からなり、それぞれ分離部
３１からの０相およびπ／２相分離信号Ss0およ
びSs90を受ける。第１分配器３２１はSs0を受け
て相互に180°の位相差を有する０相およびπ相分
配信号Sd0およびSd180を生成し、第２分配器３２
２はSs90を受けて相互に180°の位相差を持つπ／
２相分配信号Sd90および3π／２相分配信号を生成
する。ただし3π／２相分配信号は使わない。
重みづけ分配部３３は、初段に第１重みづけ合
成器３３１および第２重みづけ合成器３３２を備
え、中段、後段および最終段にも第３〜第７重み
づけ合成器３３３〜３３７を備える。これら重み
づけ合成器３３１〜３３７は全て同一構成であ
り、共通に同一の重みづけ制御信号Swを受ける。
それぞれの重みづけ合成器が受信し、さらに出力
する移相信号はS〓1，S〓1′，S〓2，S〓3，S〓3′，S
〓4，
S〓5，S〓6およびS〓7であり、S〓7は目的とする出力
信号Sputであり、各移相信号S〓1〜S〓7は個々に位
相範囲を持ち、それぞれの位相範囲を0°〜90°、
90°〜180°等として図中に明示する。この間、い
ろいろな信号ルートが形成されるが、所望の移相
量に応じた位相範囲を通過しながら目的とする出
力信号Sputを生成する。
成器３３１および第２重みづけ合成器３３２を備
え、中段、後段および最終段にも第３〜第７重み
づけ合成器３３３〜３３７を備える。これら重み
づけ合成器３３１〜３３７は全て同一構成であ
り、共通に同一の重みづけ制御信号Swを受ける。
それぞれの重みづけ合成器が受信し、さらに出力
する移相信号はS〓1，S〓1′，S〓2，S〓3，S〓3′，S
〓4，
S〓5，S〓6およびS〓7であり、S〓7は目的とする出力
信号Sputであり、各移相信号S〓1〜S〓7は個々に位
相範囲を持ち、それぞれの位相範囲を0°〜90°、
90°〜180°等として図中に明示する。この間、い
ろいろな信号ルートが形成されるが、所望の移相
量に応じた位相範囲を通過しながら目的とする出
力信号Sputを生成する。
第３図は分離部の一例を示す回路図であり、単
純にCR回路より構成される。コンデンサ４２
（容量値C1）と抵抗４３（抵抗値R2）の中間接続
点に入力信号Sio（電圧Vio）を受信すると、これ
より45°位相の進んだ０相分離信号Ss0（電圧Vput1）
と、これより45°位相の遅れたπ／２相分離信号
Ss90（電圧Vput2）が、抵抗４１（R1）とコンデン
サ４４（C2）との間に生成される。
純にCR回路より構成される。コンデンサ４２
（容量値C1）と抵抗４３（抵抗値R2）の中間接続
点に入力信号Sio（電圧Vio）を受信すると、これ
より45°位相の進んだ０相分離信号Ss0（電圧Vput1）
と、これより45°位相の遅れたπ／２相分離信号
Ss90（電圧Vput2）が、抵抗４１（R1）とコンデン
サ４４（C2）との間に生成される。
第４図は分離信号Ss0とSs90の位相を表す複素
平面図であり、相互に90°（＝45°×２）の位相差
がある。90°の位相差ができるのは、第３図の
Vput1（Ss0）、Vput2（Ss90）およびSioの間に次の関
係が成立するからである。
平面図であり、相互に90°（＝45°×２）の位相差
がある。90°の位相差ができるのは、第３図の
Vput1（Ss0）、Vput2（Ss90）およびSioの間に次の関
係が成立するからである。
Vput1＝−ｊ１／ωC1／R1−ｊ１／ωC1・Vio (1)
Vput2＝R2／R2−ｊ１／ωC2・Vio (2)
であり、ここでR1＝１／ωC1、R2＝１／ωC2とおいて、
Vput1＝１−ｊ／２・Vio (3)
Vput2＝１＋ｊ／２・Vio (4)
と表せるから、Vput1、すなわちSs0は、Vput2、す
なわちSs90に対し90°の位相差を持つことになる。
なわちSs90に対し90°の位相差を持つことになる。
第５図は分配器の一具体例を示す回路図であ
り、第２図の第１分配器３２１を示す。第２分配
器３２２も全く同じ構成になる。これは、いわば
差動増幅器（５１で示す）形であり、信号Ss0を
入力して一方および他方の出力より相互に180°位
相差を持つSd180およびSd0を得る。Ｉは定電流
源、Vrefは基準電圧である。この形式の分配器は
高速動作に適している。
り、第２図の第１分配器３２１を示す。第２分配
器３２２も全く同じ構成になる。これは、いわば
差動増幅器（５１で示す）形であり、信号Ss0を
入力して一方および他方の出力より相互に180°位
相差を持つSd180およびSd0を得る。Ｉは定電流
源、Vrefは基準電圧である。この形式の分配器は
高速動作に適している。
第６図は分配器の他の具体例を示す回路図であ
り、第１分配器３２１について示すが、第２分配
器３２２についても全く同様に適用し得る。これ
は、いわば１トランジスタ形（６１で示す）であ
り、そのベースに信号Ss0を受けて、そのコレク
タおよびエミツタにそれぞれSd180およびSs0を得
る。これらは相互に180°の位相差を持つ。もし図
示のようなNPN形でなく、PNP形のトランジス
タを用いれば、0°と180°の関係は逆転する。
り、第１分配器３２１について示すが、第２分配
器３２２についても全く同様に適用し得る。これ
は、いわば１トランジスタ形（６１で示す）であ
り、そのベースに信号Ss0を受けて、そのコレク
タおよびエミツタにそれぞれSd180およびSs0を得
る。これらは相互に180°の位相差を持つ。もし図
示のようなNPN形でなく、PNP形のトランジス
タを用いれば、0°と180°の関係は逆転する。
第７図は重みづけ合成器の具体例を示す回路図
であり、第１重みづけ合成器３３１を代表して示
すが、他の第２〜第７重みづけ合成器３３２〜３
３７についても全く同一構成である。しかも、こ
れら重みづけ合成器３３１〜３３７は全て共通に
同一の重みづけ制御信号Swにより重みづけ、す
なわち位相量が制御される。もし重みづけ制御信
号Swを各重みづけ合成器どとに異ならせると、
第２図に示した既述の位相範囲の規則性が失なわ
れてしまうからである。
であり、第１重みづけ合成器３３１を代表して示
すが、他の第２〜第７重みづけ合成器３３２〜３
３７についても全く同一構成である。しかも、こ
れら重みづけ合成器３３１〜３３７は全て共通に
同一の重みづけ制御信号Swにより重みづけ、す
なわち位相量が制御される。もし重みづけ制御信
号Swを各重みづけ合成器どとに異ならせると、
第２図に示した既述の位相範囲の規則性が失なわ
れてしまうからである。
第１重みづけ合成器３３１は、０相分配信号
Sd0を入力すると第１差動増幅器７１と、π／２
相分配信号Sd90を入力すると第２差動増幅器７２
とを、対応するトランジスタ対のコレクタ同士で
並列接続して移相信号S〓1およびS〓1′を得ると共
に、重みづけ制御信号Swを入力とし、これら第
１および第２差動増幅器７１および７２の各共通
エミツタ側から重みづけ電流IaおよびIbを引き抜
く第３差動増幅器７３からなる。重みづけの比は
信号Swの電圧と基準電圧Vref3とのバランスで決
まる。例えば、Vref3をOVとすると、Swの電圧は
＋３〜−3Vの間で変化し、Iaの最大（Ibの最小）
〜Iaの最小（Ib最大）を任意に設定できる。この
Ia：Ibは、既述したφ＝tan-1〔ｂ／ａ〕（移相量）に おけるａ：ｂの比を形成するものであり、（ａ：
ｂ）を（１：０）〜（０：１）まで変化させる
と、φは0°〜90°の間を変化する。図中の移相信
号S〓1は、第２図に図示したとおり、0°〜90°の信
号であり、0°に設定するときはIaを最小、Ibを最
大にし、90°に設定するときはIaを最大、Ibを最小
にし、その中間の45°に設定するときはIa＝Ibにす
る。IaとIbの大小は信号Swのレベルで決まる。こ
のレベルが＋3VならIaの最大（Ibの最小）であ
り、−3VならIaの最小（Ibの最大）である。なお、
IaとIbの和は、定電流源Ｉにより、常に一定（IR）
である。したがつて、S〓1における45°の移相は、
Ia＝Ib＝IR／２のとき、すなわちSwのレベルとVref3 のレベルとがほぼ等しくなつたときに得られる。
Sd0を入力すると第１差動増幅器７１と、π／２
相分配信号Sd90を入力すると第２差動増幅器７２
とを、対応するトランジスタ対のコレクタ同士で
並列接続して移相信号S〓1およびS〓1′を得ると共
に、重みづけ制御信号Swを入力とし、これら第
１および第２差動増幅器７１および７２の各共通
エミツタ側から重みづけ電流IaおよびIbを引き抜
く第３差動増幅器７３からなる。重みづけの比は
信号Swの電圧と基準電圧Vref3とのバランスで決
まる。例えば、Vref3をOVとすると、Swの電圧は
＋３〜−3Vの間で変化し、Iaの最大（Ibの最小）
〜Iaの最小（Ib最大）を任意に設定できる。この
Ia：Ibは、既述したφ＝tan-1〔ｂ／ａ〕（移相量）に おけるａ：ｂの比を形成するものであり、（ａ：
ｂ）を（１：０）〜（０：１）まで変化させる
と、φは0°〜90°の間を変化する。図中の移相信
号S〓1は、第２図に図示したとおり、0°〜90°の信
号であり、0°に設定するときはIaを最小、Ibを最
大にし、90°に設定するときはIaを最大、Ibを最小
にし、その中間の45°に設定するときはIa＝Ibにす
る。IaとIbの大小は信号Swのレベルで決まる。こ
のレベルが＋3VならIaの最大（Ibの最小）であ
り、−3VならIaの最小（Ibの最大）である。なお、
IaとIbの和は、定電流源Ｉにより、常に一定（IR）
である。したがつて、S〓1における45°の移相は、
Ia＝Ib＝IR／２のとき、すなわちSwのレベルとVref3 のレベルとがほぼ等しくなつたときに得られる。
かくしてIaとIbの重みづけ、すなわちSd0とSd90
の重みづけが行われたので、さらにこれらを合成
して、S〓1，S〓1′を得る必要がある。S〓1の合成は、
負荷抵抗７４を、トランジスタ７１１と７２１で
共用することにより簡単に行える。またS〓1′の合
成は、負荷抵抗７５を、トランジスタ７１２と７
２２で共用することにより簡単に行える。これら
S〓1およびS〓1′は共に次段の重みづけ合成器３３
３，３３４で用いられるが、重みづけ合成器３３
５，３３６および３３７においては、いずれか一
方の出力のみが使用され、他方は未使用のままで
ある。
の重みづけが行われたので、さらにこれらを合成
して、S〓1，S〓1′を得る必要がある。S〓1の合成は、
負荷抵抗７４を、トランジスタ７１１と７２１で
共用することにより簡単に行える。またS〓1′の合
成は、負荷抵抗７５を、トランジスタ７１２と７
２２で共用することにより簡単に行える。これら
S〓1およびS〓1′は共に次段の重みづけ合成器３３
３，３３４で用いられるが、重みづけ合成器３３
５，３３６および３３７においては、いずれか一
方の出力のみが使用され、他方は未使用のままで
ある。
第８図は重みづけ合成器の他の具体例を示す回
路図であり、第７図と同様第１重みづけ合成器３
３１について示すが、他の合成器３３２〜３３７
にも当てはまる。ただし、移相信号S〓1を出力す
る側のみを示し、S〓1′を出力する側は同様の構成
なので記載を省略する。本図の例では、０相分配
信号Sd0とπ／２相分配信号Sd90をそれぞれベー
スに受けるトランジスタ８１および８２を設け、
それぞれに重みづけ電流IaおよびIbを調整するた
めの反固定抵抗８３および８４を設ける。７４は
既述した（第７図）合成用の負荷抵抗である。こ
の場合、半固定抵抗８３および８４は、相互に反
比例の関係となるように連動する。反比例とする
理由は第７図でのIaとIbの説明より明らかであ
る。この形式の重みづけ合成器は、重みづけ制御
信号Swを半固定抵抗８３，８４から入力したこ
とになる。一般に、再生中継装置では一旦クロツ
クCKの位相調整をすると、その後は頻繁に調整
しないから、このような半固定の抵抗でも十分使
用に供し得る。
路図であり、第７図と同様第１重みづけ合成器３
３１について示すが、他の合成器３３２〜３３７
にも当てはまる。ただし、移相信号S〓1を出力す
る側のみを示し、S〓1′を出力する側は同様の構成
なので記載を省略する。本図の例では、０相分配
信号Sd0とπ／２相分配信号Sd90をそれぞれベー
スに受けるトランジスタ８１および８２を設け、
それぞれに重みづけ電流IaおよびIbを調整するた
めの反固定抵抗８３および８４を設ける。７４は
既述した（第７図）合成用の負荷抵抗である。こ
の場合、半固定抵抗８３および８４は、相互に反
比例の関係となるように連動する。反比例とする
理由は第７図でのIaとIbの説明より明らかであ
る。この形式の重みづけ合成器は、重みづけ制御
信号Swを半固定抵抗８３，８４から入力したこ
とになる。一般に、再生中継装置では一旦クロツ
クCKの位相調整をすると、その後は頻繁に調整
しないから、このような半固定の抵抗でも十分使
用に供し得る。
ここで再び第７図を参照する。例えば移相信号
S〓1についてみると（S〓1′についても同様）、その
振幅が位相（0°〜90°）に応じて変動することが
判明した。このような振幅変動は高精度な移相を
行う上で好ましくない。ここで、位相に追従した
振幅の変動が起こる理由について考察すると次の
とおりである。第７図の第１および第２差動増幅
器７１および７２の各利得をそれぞれG1および
G2とすると、既述した演算結果、 √2＋2cos（θ−φ）は、 √1 2＋2 2COS（θ−φ） (5) と表現される。ここで第１および第２差動増幅器
７１および７２にそれぞれ流れる重みづけ電流
は、IaおよびIbであるから、利得G1およびG2は、 G1＝RL÷〔VT／Ia＋Re〕 (6) G2＝RL÷〔VT／Ib＋Re〕 (7) となる。ただし、R1は負荷抵抗７４，７５の抵
抗値、Reはトランジスタ７１１，７１２，７２
１，７２２の各エミツタ側抵抗７６〜７９の抵抗
値、VTは VT＝kT／ｑ (8) であり、ｋはボルツマン定数、Ｔは絶対温度、ｑ
は電荷であつて、VT／Ia，VT／Ibはそれぞれトランジ スタのエミツタ抵抗を表す。結局、上記(6)〜(8)式
から分かることは、利得G1，G2がIa，Ibの変動に
応じて変化することである。そこで、このような
移相信号の振幅変動を抑制するため、振幅変動補
償部を設けるのが望ましい。
S〓1についてみると（S〓1′についても同様）、その
振幅が位相（0°〜90°）に応じて変動することが
判明した。このような振幅変動は高精度な移相を
行う上で好ましくない。ここで、位相に追従した
振幅の変動が起こる理由について考察すると次の
とおりである。第７図の第１および第２差動増幅
器７１および７２の各利得をそれぞれG1および
G2とすると、既述した演算結果、 √2＋2cos（θ−φ）は、 √1 2＋2 2COS（θ−φ） (5) と表現される。ここで第１および第２差動増幅器
７１および７２にそれぞれ流れる重みづけ電流
は、IaおよびIbであるから、利得G1およびG2は、 G1＝RL÷〔VT／Ia＋Re〕 (6) G2＝RL÷〔VT／Ib＋Re〕 (7) となる。ただし、R1は負荷抵抗７４，７５の抵
抗値、Reはトランジスタ７１１，７１２，７２
１，７２２の各エミツタ側抵抗７６〜７９の抵抗
値、VTは VT＝kT／ｑ (8) であり、ｋはボルツマン定数、Ｔは絶対温度、ｑ
は電荷であつて、VT／Ia，VT／Ibはそれぞれトランジ スタのエミツタ抵抗を表す。結局、上記(6)〜(8)式
から分かることは、利得G1，G2がIa，Ibの変動に
応じて変化することである。そこで、このような
移相信号の振幅変動を抑制するため、振幅変動補
償部を設けるのが望ましい。
第９図は振幅変動補償部付きの重みづけ合成器
を示す図であり、第７図の第１重みづけ合成器３
３１の定電流源Ｉに代えて、振幅変動補償部９０
を設けたものに相当する。
を示す図であり、第７図の第１重みづけ合成器３
３１の定電流源Ｉに代えて、振幅変動補償部９０
を設けたものに相当する。
まず、この補償部９０の原理について説明す
る。第１０図は振幅変動を表すグラフであり、縦
軸には第９図における移相信号（S〓1，S〓1′）の
振幅（√1 2＋2 2）を、縦軸には重みづけ制御
信号Swの電圧Vwを、それぞれとつて示す。本グ
ラフより明らかなことは、Vwが基準電圧Vref3に
等しくなつたときに、振幅が最大になることであ
る。
る。第１０図は振幅変動を表すグラフであり、縦
軸には第９図における移相信号（S〓1，S〓1′）の
振幅（√1 2＋2 2）を、縦軸には重みづけ制御
信号Swの電圧Vwを、それぞれとつて示す。本グ
ラフより明らかなことは、Vwが基準電圧Vref3に
等しくなつたときに、振幅が最大になることであ
る。
第１１図は重みづけ電流の和電流と振幅の関係
を示すグラフであり、第９図に示す和電流Ic（＝Ia
＋Ib）は、振幅（√1 2＋2 2）とほぼリニアな関
係にあることを示す。第１０図と第１１図のグラ
フより考察して、和電流Icは第１０図と逆特性を
示せば良いことになる。
を示すグラフであり、第９図に示す和電流Ic（＝Ia
＋Ib）は、振幅（√1 2＋2 2）とほぼリニアな関
係にあることを示す。第１０図と第１１図のグラ
フより考察して、和電流Icは第１０図と逆特性を
示せば良いことになる。
第１２図は和電流と重みづけ制御信号電圧との
関係を示すグラフであり、丁度第１０図の山形特
性を相殺する谷形特性になつている。
関係を示すグラフであり、丁度第１０図の山形特
性を相殺する谷形特性になつている。
第１３図は振幅変動補償部の一実施例を示す図
であり、補償制御回路９１と、これより出力され
る補償制御電圧Vcにより制御される電流源回路
９２から構成される。この電圧Vcは第１２図の
カーブと相似形をなす変化を示す。
であり、補償制御回路９１と、これより出力され
る補償制御電圧Vcにより制御される電流源回路
９２から構成される。この電圧Vcは第１２図の
カーブと相似形をなす変化を示す。
第１４図は補償制御回路の具体例を示す回路図
であり、模擬回路部１００と電圧合成部１０１か
らなり、補償制御電圧Vcを出力する。１０２は
レベル合わせ用のレベルシフタであるが、本回路
９１の本質とは関係はない。したがつて、電圧合
成部１０１での合成電圧（Vc）がそのままのレ
ベルで電流源回路９２に与えられるように描いて
ある。
であり、模擬回路部１００と電圧合成部１０１か
らなり、補償制御電圧Vcを出力する。１０２は
レベル合わせ用のレベルシフタであるが、本回路
９１の本質とは関係はない。したがつて、電圧合
成部１０１での合成電圧（Vc）がそのままのレ
ベルで電流源回路９２に与えられるように描いて
ある。
第１５図は第１４図内の要部におけるレベルチ
ヤートであり、模擬電圧V1，V2ならびに補償制
御電圧Vc（＝V1＋V2）と重みづけ制御信号電圧
Vwとの関係を示す。結論的に言えば、第１０図
の特性を相殺し得る、第１２図の特性の補償制御
電圧Vcを作り出すものであり、このために模擬
電圧V1およびV2を作り出し、これらの和（Vc＝
V1＋V2）をとる（第１５図の点線）。模擬電圧
V1およびV2は、第７図、第９図、第１３図に示
す差動増幅器７１，７２を模擬した模擬回路部１
００で生成した電圧である。要するに、第１０図
の特性をもたらす原因となつた差動増幅器７１，
７２と等価な回路をシミユレートし、第１０図の
特性と等価な特性を再現した上で、これをVcと
して生成するものである。
ヤートであり、模擬電圧V1，V2ならびに補償制
御電圧Vc（＝V1＋V2）と重みづけ制御信号電圧
Vwとの関係を示す。結論的に言えば、第１０図
の特性を相殺し得る、第１２図の特性の補償制御
電圧Vcを作り出すものであり、このために模擬
電圧V1およびV2を作り出し、これらの和（Vc＝
V1＋V2）をとる（第１５図の点線）。模擬電圧
V1およびV2は、第７図、第９図、第１３図に示
す差動増幅器７１，７２を模擬した模擬回路部１
００で生成した電圧である。要するに、第１０図
の特性をもたらす原因となつた差動増幅器７１，
７２と等価な回路をシミユレートし、第１０図の
特性と等価な特性を再現した上で、これをVcと
して生成するものである。
上述した対策により振幅変動の少ない出力信号
Sputが得られるが、全く振幅変動がなくなつたと
いうわけではなく、若干の変動は残留する。この
ような残留変動は既述した数100MHz以上の再生
中継装置１０（第１７図）では、クロツクCKに
とつて好ましいものではない。
Sputが得られるが、全く振幅変動がなくなつたと
いうわけではなく、若干の変動は残留する。この
ような残留変動は既述した数100MHz以上の再生
中継装置１０（第１７図）では、クロツクCKに
とつて好ましいものではない。
第１６図は本発明の回路の使用例を示す図であ
り、再生中継装置１０内のタイミング抽出回路１
２の部分をさらに詳しく描いたブロツク図であ
る。これは全体としてタイミング回路１１０をな
し、フイルタ１１１とリミツタアンプ１１２の間
に本発明の移相回路３０が挿入される。ここに挿
入すると、上記残留変動がクロツクCKに現れて
こないので都合が良い。仮に、フイルタ１１の前
段に置いたとすると、クロツクCKのジツタを増
加させる可能性が大であり好ましくない。そこで
図示のとおり、リミツタアンプ１１２の前段に置
くこととする。フイルタ１１１の出力は正弦波で
あるから、ジツタを増加させることはない。そし
てリミツタアンプ１１２は高ゲインであつて、波
形整形の働きをしており、上記の振幅の残留変動
をここで十分に吸収してくれるのである。
り、再生中継装置１０内のタイミング抽出回路１
２の部分をさらに詳しく描いたブロツク図であ
る。これは全体としてタイミング回路１１０をな
し、フイルタ１１１とリミツタアンプ１１２の間
に本発明の移相回路３０が挿入される。ここに挿
入すると、上記残留変動がクロツクCKに現れて
こないので都合が良い。仮に、フイルタ１１の前
段に置いたとすると、クロツクCKのジツタを増
加させる可能性が大であり好ましくない。そこで
図示のとおり、リミツタアンプ１１２の前段に置
くこととする。フイルタ１１１の出力は正弦波で
あるから、ジツタを増加させることはない。そし
てリミツタアンプ１１２は高ゲインであつて、波
形整形の働きをしており、上記の振幅の残留変動
をここで十分に吸収してくれるのである。
以上説明したように本発明によれば、可変Ｌや
可変Ｃを一切用いずに、半導体集積回路として組
み立てることができ、また広帯域、高周波で使用
可能な移相回路が実現される。
可変Ｃを一切用いずに、半導体集積回路として組
み立てることができ、また広帯域、高周波で使用
可能な移相回路が実現される。
第１図は本発明に係る移相回路の原理構成図、
第２図は本発明に係る一実施例を示す図、第３図
は分離部の一例を示す回路図、第４図は分離信号
Ss0とSs90の位相を表す複素平面図、第５図は分
配器の一具体例を示す回路図、第６図は分配器の
他の具体例を示す回路図、第７図は重みづけ合成
器の具体例を示す回路図、第８図は重みづけ合成
器の他の具体例を示す回路図、第９図は振幅変動
補償部付きの重みづけ合成器を示す図、第１０図
は振幅変動を表すグラフ、第１１図は重みづけ電
流の和電流と振幅の関係を示すグラフ、第１２図
は和電流と重みづけ制御信号電圧との関係を示す
グラフ、第１３図は振幅変動補償部の一実施例を
示す図、第１４図は補償制御回路の具体例を示す
回路図、第１５図は第１４図内の要部におけるレ
ベルチヤート、第１６図は本発明の回路の使用例
を示す図、第１７図は本発明が適用される一般的
な装置例を示す図、第１８図は従来の移相回路の
一例、第１９図は従来の移相回路の原理を説明す
るための特性図、第２０図は入力信号と移相を加
えた出力信号の波形例を示す図である。 図において、３０……移相回路、３１……分離
部、３２……分配部、３３……重みづけ合成部、
３２１，３２２……分配器、３３１〜３３７……
重みづけ合成器、Sio……入力信号、Sput……出力
信号、Sw……重みづけ制御信号。
第２図は本発明に係る一実施例を示す図、第３図
は分離部の一例を示す回路図、第４図は分離信号
Ss0とSs90の位相を表す複素平面図、第５図は分
配器の一具体例を示す回路図、第６図は分配器の
他の具体例を示す回路図、第７図は重みづけ合成
器の具体例を示す回路図、第８図は重みづけ合成
器の他の具体例を示す回路図、第９図は振幅変動
補償部付きの重みづけ合成器を示す図、第１０図
は振幅変動を表すグラフ、第１１図は重みづけ電
流の和電流と振幅の関係を示すグラフ、第１２図
は和電流と重みづけ制御信号電圧との関係を示す
グラフ、第１３図は振幅変動補償部の一実施例を
示す図、第１４図は補償制御回路の具体例を示す
回路図、第１５図は第１４図内の要部におけるレ
ベルチヤート、第１６図は本発明の回路の使用例
を示す図、第１７図は本発明が適用される一般的
な装置例を示す図、第１８図は従来の移相回路の
一例、第１９図は従来の移相回路の原理を説明す
るための特性図、第２０図は入力信号と移相を加
えた出力信号の波形例を示す図である。 図において、３０……移相回路、３１……分離
部、３２……分配部、３３……重みづけ合成部、
３２１，３２２……分配器、３３１〜３３７……
重みづけ合成器、Sio……入力信号、Sput……出力
信号、Sw……重みづけ制御信号。
Claims (1)
- 【特許請求の範囲】 １ 入力信号Sioを受けて相互に90°の位相差を持
つ０相分離信号Ss0およびπ／２相分離信号Ss90
に分離する分離部３１と、 前記０相およびπ／２相分離信号Ss0，Ss90を
受けて相互に90°および180°の位相差を持つ０相
分配信号Sd0、π／２相分配信号Sd90およびπ相
分配信号Sd180に分配する分配部３２と、 前記０相、π／２相およびπ相分配信号Sd0，
Sd90，Sd180を受けて、個々に位相範囲を有する複
数種の移相信号に分解すると共に、それぞれの振
幅に重みづけしてから合成する重みづけ合成部３
３とからなり、外部からの重みづけ制御信号Sw
によつて重みづけを決定し、前記入力信号Sioに
対し該重みづけに比例した移相を加えた出力信号
Sputを生成する移相回路において、 前記分配部３２は、前記０相およびπ／２相分
離信号Ss0，Ss90をそれぞれ受信する第１分配器
３２１および第２分配器３２２からなり、 前記重みづけ合成部３３は、前記０相および
π／２相分配信号Sd0，Sd90を受けて、前記位相
範囲0°〜90°および180°〜270°の移相信号（S〓1，
S〓1′を出力する第１重みづけ合成器３３１と、 前記π／２相およびπ相分配信号Sd90，Sd180を
受けて、前記位相範囲90°〜180°の移相信号S〓2を
出力する第２重みづけ合成器３３２と、 前記移相信号S〓1，S〓2を受けて、前記位相範囲
0°〜180°および180°〜360°の移相信号S〓3，S〓3′
を
出力する第３重みづけ合成器３３３と、 前記移相信号S〓1′，S〓2を受けて、前記位相範
囲90°〜270°の移相信号S〓4を出力する第４重みづ
け合成器３３４と、 前記移相信号S〓3，S〓4を受けて、前記位相範囲
0°〜270°の移相信号S〓5を出力する第５重みづけ合
成器３３５と、 前記移相信号S〓3′，S〓4を受けて、前記位相範
囲90°〜360°の移相信号S〓6を出力する第６重み付
け合成器３３６と、 前記移相信号S〓5，S〓6を受けて、前記位相範囲
0°〜360°の移相信号S〓7を出力する第７重みづけ合
成器３３７と、 からなり該移相信号S〓7をもつて前記出力信号Sput
とすることを特徴とする移相回路。 ２ 前記分離部３１が、コンデンサ４２と抵抗４
１とからなる第１のCR回路と、抵抗４３とコン
デンサ４４からなる第２のCR回路とを直接接続
してなり、前記コンデンサ４２と前記抵抗４３の
中間接続点に前記入力信号Sioを受信し、前記抵
抗４１と前記コンデンサ４２の中間接続点より前
記０相分離信号Ss0を出力し、前記抵抗４３およ
び前記コンデンサ４４の中間接続点より前記π／
２相分離信号Ss90を出力する特許請求の範囲第１
項記載の移相回路。 ３ 前記第１および第２分配器３２１，３２２は
それぞれ差動増幅器５１よりなり、該差動増幅器
５１を構成するトランジスタ対の一方のトランジ
スタのベースには前記０相およびπ／２相分離信
号Ss0，Ss90の一方を受信し、他方のトランジス
タのベースには基準電圧Vrefを受信して、該トラ
ンジスタ対の各コレクタより前記０相、π／２相
およびπ相分配信号Sd0，Sd90，Ss180のいずれか
を出力する特許請求の範囲第１項記載の移相回
路。 ４ 前記第１および第２分配器３２１，３２２は
それぞれトランジスタ６１からなり、そのベース
に前記０相およびπ／２相分離信号Ss0，Ss90の
一方を受信し、そのコレクタおよびエミツタに前
記０相、π／２相およびπ相分配信号Sd0，Sd90，
Sd180のいずれかを出力する特許請求の範囲第１
項記載の移相回路。 ５ 前記第１〜第７重みづけ合成器３３１〜３３
７はそれぞれ、第１差動増幅器７１と、該第１差
動増幅器７１とコレクタ同士が並列接続された第
２差動増幅器７２と、該第１および第２差動増幅
器７１，７２の各共通エミツタ側から重みづけ電
流Ia，Ibを引き抜く第３差動増幅器７３とからな
り、前記第１および第２差動増幅器７１，７２に
おける各信号入力側トランジスタは前段からの所
定の位相差を持つ一対の信号を各ベースに受信し
て次段への所定の位相を有する前記移相信号を出
力し、また前記第３差動増幅器７３における信号
入力側トランジスタは前記重みづけ制御信号Sw
を受信する特許請求の範囲第１項記載の移相回
路。 ６ 前記第１〜第７重みづけ合成器３３１〜３３
７はそれぞれ、前段からの所定の位相差を持つ一
対の信号を各ベースに受信する一対のトランジス
タ８１，８２と、これらに所定の重みづけ電流
Ia，Ibをそれぞれ流す抵抗８３，８４からなり、
該抵抗８３，８４は所定の重みづけに従つて調整
される半固定抵抗であり、かつ両抵抗８３，８４
は反比例の関係で連動する特許請求の範囲第１項
記載の移相回路。 ７ 前記第３差動増幅器７３の共通エミツタ側
に、前記移相信号の振幅変動を抑える振幅変動補
償部９０を設ける特許請求の範囲第５項記載の移
相回路。 ８ 前記振幅変動補償部９０は、前記第３差動増
幅器７３の共通エミツタ側に接続される電流源回
路９２と、該第３差動増幅器７３を流れる前記重
みづけ電流Ia，Ibの和電流Icを制御する補償制御
回路９１とを設け、該補償制御回路９１は、前記
重みづけ制御信号Swおよび該第３差動増幅器７
３の基準電圧Vref3を入力として、該和電流Icを変
化させるための補償制御電圧Vcを出力する特許
請求の範囲第７項記載の移相回路。 ９ 前記補償制御回路９１は、前記第１および第
２差動増幅器７１，７２を模擬した模擬回路部１
００と、該模擬回路部１００内に現れたコレクタ
電圧V1，V2を合成した前記補償制御電圧Vcを出
力する電圧合成部１０１からなる特許請求の範囲
第８項記載の移相回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23366587A JPS6478012A (en) | 1987-09-19 | 1987-09-19 | Phase shifting circuit |
| CA000577484A CA1289199C (en) | 1987-09-19 | 1988-09-15 | Phase shift circuit |
| AU22317/88A AU594586B2 (en) | 1987-09-19 | 1988-09-16 | Phase shift circuit |
| NZ226215A NZ226215A (en) | 1987-09-19 | 1988-09-16 | Phase shift circuit: input analysed into quadrature and complementary then weighted and compounded |
| EP88115305A EP0308844B1 (en) | 1987-09-19 | 1988-09-19 | Phase shift circuit |
| DE3855883T DE3855883T2 (de) | 1987-09-19 | 1988-09-19 | Phasenschieberschaltung |
| US07/246,088 US4935701A (en) | 1987-09-19 | 1988-09-19 | Phase shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23366587A JPS6478012A (en) | 1987-09-19 | 1987-09-19 | Phase shifting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478012A JPS6478012A (en) | 1989-03-23 |
| JPH0572131B2 true JPH0572131B2 (ja) | 1993-10-08 |
Family
ID=16958611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23366587A Granted JPS6478012A (en) | 1987-09-19 | 1987-09-19 | Phase shifting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6478012A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9918317D0 (en) * | 1999-08-03 | 1999-10-06 | Cambridge Silicon Radio Ltd | Phase shifting |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143915A (en) * | 1981-03-02 | 1982-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Infinite phase shifter |
| JPS57143916A (en) * | 1981-03-02 | 1982-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Infinite phase shifter |
| JPS6233368U (ja) * | 1985-08-16 | 1987-02-27 | ||
| JPS62115910A (ja) * | 1985-11-14 | 1987-05-27 | Toshiba Corp | 可変移相回路 |
-
1987
- 1987-09-19 JP JP23366587A patent/JPS6478012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478012A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58179008A (ja) | 信号の増幅及び／又は減衰回路 | |
| EP0347983A2 (en) | Electronic delay control circuit | |
| JPH04293313A (ja) | 可変遅延装置 | |
| US5363070A (en) | Attenuator having phase between input and output signals independent of attenuation | |
| US4935701A (en) | Phase shift circuit | |
| EP0079204B1 (en) | Equalizer circuit for use in communication unit | |
| CA1205880A (en) | Balanced line baseband audio receiver | |
| US4087737A (en) | Phase shifting circuit | |
| JPH0572131B2 (ja) | ||
| JPH0613873A (ja) | 電流分割器及びそのような電流分割器を複数有する集積回路 | |
| GB1568691A (en) | Electronic filter circuit | |
| US3268836A (en) | Transversal filter for correcting or synthesizing echoes accompanying unidirectionalprincipal pulse, including automatic means preventing unidirectional bias of output transformer core | |
| JPH0683111B2 (ja) | ▲√ｆ▼自動利得制御増幅器 | |
| US4161706A (en) | Universal transversal filter chip | |
| JPH04294631A (ja) | 可変遅延装置 | |
| JPS62293385A (ja) | 加算増幅器 | |
| GB1508282A (en) | Circuit arrangements for adjustable equalizers | |
| US2978656A (en) | Interference filter | |
| CN112422107A (zh) | 串扰消除电路、发送装置及收发系统 | |
| US6130948A (en) | Sound field processor with sound field expanding apparatus | |
| US2853686A (en) | Electric equalizing networks | |
| JPH0117289B2 (ja) | ||
| US4757516A (en) | Transversal equalizer | |
| US2242879A (en) | System for the transmission of oscillations | |
| JP2534648B2 (ja) | 振幅等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |