JPH0572745B2 - - Google Patents

Info

Publication number
JPH0572745B2
JPH0572745B2 JP58024925A JP2492583A JPH0572745B2 JP H0572745 B2 JPH0572745 B2 JP H0572745B2 JP 58024925 A JP58024925 A JP 58024925A JP 2492583 A JP2492583 A JP 2492583A JP H0572745 B2 JPH0572745 B2 JP H0572745B2
Authority
JP
Japan
Prior art keywords
openings
type
conductive layer
layer
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58024925A
Other languages
English (en)
Other versions
JPS58202549A (ja
Inventor
Perushifuaru Rihiaruto
Uuruman Erunsuto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RASAREI HOORUDEINGU AG
Original Assignee
RASAREI HOORUDEINGU AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RASAREI HOORUDEINGU AG filed Critical RASAREI HOORUDEINGU AG
Publication of JPS58202549A publication Critical patent/JPS58202549A/ja
Publication of JPH0572745B2 publication Critical patent/JPH0572745B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/067—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts
    • H10W20/068—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts by using a laser, e.g. laser cutting or laser direct writing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/046—Electron beam treatment of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＰ形とＮ形又はＮ形とＰ形の多重構
造とこれ等の構造上に少なくとも部分的に規則正
しく繰返配置された接触面を有し、開口を備えた
第一絶縁層でこれ等の接触面の平面を被覆し、前
記絶縁層上に第二導電層を被覆し、この導電層が
前記多重構造の接触面に少なくとも部分的に導電
接続する予備加工された半導体基板上のモノリシ
ツク集積半導体デバイスに導電領域を作製する方
法とモノリシツク集積半導体デバイスに関する。
〔従来の技術〕
ユーザー固有の集積回路を作製する場合、即ち
素子数が少ないか、あるいは中位の場合、Ｐ形と
Ｎ形又はＮ形とＰ形の多重構造を有する市販のシ
リコン基板が使用される。この基板の接触面はシ
リコン酸化層上に付着させたアルミニユーム層に
導電接続している。これ等の接触面とアルミニユ
ーム層間の接続は、所謂接触窓を介して行われ
る。これ等の接触窓はアルミニユーム層中に少な
くとも部分的に規則正しく配設してあり、それ等
の縁部は全て又は部分的に接触面と共に導電接続
部を形成している。
個々の接触面間を一つのXY平面内の導電接続
部で論理回路又はアナログ回路を形成できること
は当業者に周知である。これに必要な導電領域
は、かなり高価なフオトマスクによる公知のフオ
トエツチング技法で作製される。
この公知技術では、個々の使用に応じてそれぞ
れ特別なマスクを作製しなければならないので、
相当大きな経費が要求される。
〔発明の課題〕
それ故、この発明の課題は経済的で、早くしか
も高価なフオトマスを不要とする集積回路を製造
する方法とその方法で作製される集積化したモノ
リシツク半導体デバイス提供することにある。
〔課題を解決する手段〕
上記の課題は、この発明により、製造方法に関
して、第一製造工程で所定の網目の導電層に複数
の開口を形成し、これ等の開口の網目間隔が製作
すべき導電領域の最小幅に少なくとも近似的に一
致し、第二製造工程で隔離された導電領域が生じ
るまで、順次配置された開口の部分で導電層が直
線状の溝にして除去されていることにより解決さ
れている。
また、半導体デバイスに関しては、前記導電層
が一定の網目に配列させた開口を有し、前記開口
が絶縁領域の終点、接続点及び／又は角点である
集積化されたモノリシツク半導体デバイスによつ
て解決されている。
〔実施例〕
以下にこの発明による方法と半導体デバイスの
実施例を模式図に基づきより詳しく説明する。
第１図によれば、Ｐ形とＮ形又はＮ形とＰ形の
構造を有する予備加工したシリコン基板１が示し
てある。この基板上に、模式的に示してあるが、
破線で印した分離個所で囲まれた個別結晶片（チ
ツプ）がある。
シリコン基板１は絶縁層上に公知の方法で蒸着
したアルミニユームの導電層４を有する。この導
電層４は上記の構造の接触面５に部分的に接続し
ている。
導電層４には、更に所定の網目に従つて形成さ
れた開口６がある。これ等の開口は電気絶縁性の
領域である。網目間隔ａで存在するこれ等の開口
は標準マスクを用いてそれ自体公知のフオトエツ
ング技法で作製される。
導電層４を直線状に除去した溝８によつて、隔
離された、あるいは島状の導電領域７，７′が形
成される。これ等の領域は何らかの方法で外部に
ある接続部に接続されている。
前記直線状の溝を作製するには、特にレーザー
切断機（例えば、ESI社のモデル40or80、
Portand／Oregon、USA）が適している。この
切断機はレーザービームでシリコン基板１の表面
を走査する。その場合、方向付けのため座標原点
０−０が使用される。制御プログラムに応じて、
レーザービームは結晶片２の表面上を最初Ｘ方向
に、次いでＹ方向に移動する。個々の走査ステツ
プは網目間隔ａに対応している。この場合、レー
ザービームは間欠的に出射・遮断されるので、希
望に応じて結晶片の表面上で物質の除去、もしく
はマーク付けあるいは露光が行われる。
選択した技法に応じて、採用する切断機に高出
力又は低出力のCWレーザ（連続波レーザ）を使
用する。高出力のレーザは導電層４を直接溶融又
は昇華切断するために使用されるので、その出力
を上記層に合わせる必要がある。低出力レーザ
（例えば、Spectra Physics International社のモ
デル162A、Scietific Air Cooled Argon Ion
Laser、Santa Clara、USA）では、それ自体公
知のフオトエツチング技法を使用できる。この技
法は開口６を有する標準マスクを製造する場合で
も、本作業工程でも補助作業工程にも採用され
る。
ここに示す製造方法は、連続的に行うので特に
有利である。何故なら、使用するビームを開口６
に向けることができるので、導電領域７，７′を
非常に簡単に、しかも誤りなく製造できるからで
ある。この場合、ビームを制御するときの位置決
め誤差及び／又は角度誤差は許容限界内にあり製
品の品質を損なう恐れがない。
導電領域の作製は以下のようにして行われる。
例 １ 加工用シリコン基板にネガ又はポジ・フオトレ
ジストのどちらかを付着させ、網目間隔ａに並べ
た開口６の大きさの窓を有する標準マスクを通し
てこの基板を露光する。エツチング工程の後、金
属層を部分的に除去し、この金属層上にシリコン
基板が中間介在している。
特別な集積回路を製作するため、シリコン基板
にポジ・フオトレジスト（例えば、米国マサチユ
ーセツツ、Shipley Compeny Inc.の
Microposit23、Massachusettes、USA）を付着
させ、直線状の除去溝に合わせてレーザービーム
を露光し、次いでエツチングと除去を行う。
例 ２ シリコ基板をポジ・フオトレジストで被覆し、
標準マスクを通して露光し、現像し、エツチング
する。この基板を中間保管する。
所定の時点で、レーザービームで露光し、更に
レジストを現像し、エツチングし、除去して直線
状にする。
例 ３ シリコン基板をポジ・フオトレジストで被覆
し、標準マスクを通して露光して中途保管する。
レーザービームで露光した後、全体のフオトレ
ジストを現像し、引き続いてエツチングして除去
する。
例 ４ シリコン基板をポジ・フオトレジストで被覆
し、標準マスクを通して露光し、フオトレジスト
を現像して中間保管する。
レーザービームで露光した後、フオトレジスト
をもう一度現像し、エツチングして除去する。
適当な方法を選択するには、レーザー装置の様
式、この装置の制御法及びシリコン基板の中間保
持期間に依存する。
しかし、開口６を製造するには、例えばCl2物
質の塗布、Cl中での分解、局所加熱、蒸着工程等
のようなそれ自体公知の除去及び／又は付着工程
によつても行える。
実際に構成されている設備では、除去に必要な
Ｘ及びＹ方向の直線移動を行うコンピユータ制御
部を有し、シリコン基板と下地を切断する切断機
（Esec社のモデル8002、Hunenberg、スイス）が
使用される。他方、CWレーザービームは電光変
調系（Coherent Associates、Danhury、USA）
を介して個々の制御プログラム（ソフトウエヤ）
に応じて断続制御される。
この発明による方法もしくは対応するデバイス
は、主として論理回路（ロジツクアレー）、例え
ば制御回路網、クロツク発生器と分周器、中間記
憶器、キーボードとの開閉器のインターフエー
ス、バス制御部、信号分配部、接続部及び
LCD／LED表示装置用の駆動回路に適している。
上記の技術は、標準論理関数のライブラリによ
つて最も合理的に完成させることができる。その
場合、トランジスタの対（それぞれＰチヤンネ
ル・トランジスタとＮチヤンネル・トランジス
タ）を一段と見なす。従つて、回路を真理値表に
基づき経済的でコンピユータ支援の下で構成でき
る。算出されたデータは、レーザービームもしく
は座標台を制御するために直接使用される。
しかし、以下の例が示すように、アナログ応用
の電荷結合回路も作製できる。第２図に模式的に
示す半導体デバイスは層構造を呈する。この場
合、所謂バツケト・ブリゲード・デバイス
（BBD）が問題になる。この装置はソースを記号
Ｋで、ゲートを記号Ｇでそしてドレインを記号Ｄ
で示し、導電領域７，７′はタイミング導線の機
能を有する。その場合、記号Ｄ、Ｓを付けた構造
はそれぞれ二つのトランジスタで構成されてい
る。
ｎ添加シリコン基板９中には、p+添加したシ
リコン層１０がある。この層の接触部には、酸化
シリコン層１１が被覆してあり、この酸化層１１
上にアルミニユーム層１２（導電層）がある。こ
のデバイスの機能に必要な導電領域７，７′は簡
単のためただの線で示してある。
第２図の半導体デバイスを作製するため、第３
図の標準パターンを有する予備加工されたシリコ
ン基板が使用される。分離個所３は個々の結果片
を領域を仕切るために再び破線にして示してあ
る。明らかなように、正方形に形成された接触面
５は第２図のアルミニユーム層１２であり、この
層はその下にある組織に導電接続を形成してい
る。上記の接触面５の周りには、対応する網目間
隔の開口６（六角形）がある。
上記の予備加工されたシリコン基板はその下に
半導体層を有し（第６図参照）、この基盤をアル
ミニユーム層の直線状溝によつてXY方向に加工
して任意に「長い」バツケト・ブリゲード・デバ
イス（BBD）を形成できる。
この状況は第４図に示してある。ここでは、そ
れに必要なビーム案内路（切断図）に記号１３が
付けてある。この場合、具体的には波長458nｍ
で出力0.2ｍＷのCWレーザによつて移動速度（平
均送り速度）25cm／secで照射することが大切で
ある。上記のレーザーはポジ・フオトレジスト
（Microposit 23）を有する表面を照射する。こ
の場合、アルゴンイオンレーザのレーザービーム
を開口６の中央に向け、座標台の位置に応じて
（制御プログラムにより）出射・遮断する。
ビームの移動と制御に応じて、当然等しい切断
図を作製するため、相互の運動を反転させること
も行える（つまり、台を固定してビームを偏向す
る）。
仕上がつたデバイス（第２図）は第５図から理
解できる。導電領域はここでも記号７と７′で示
してある。回路デバイスの入力端はＩ（in）で出
力端はＯ（out）である。
念のために、第６図に簡単な形で拡散層内のト
ランジスタが示してある。第２図に対応して、こ
こでは再びＳ（ソース）とＧ（ゲート）が記入して
ある。一点鎖線で隣合つた二つのトランジスタ間
にそれぞれ必要な金属接続が暗示的に示してあ
る。
種々の実施例に基づき示したように、全体の機
能に関して個別又は応用上特定な集積回路を標準
化された開口を備えた規格部品から最も簡単な方
法で作製できる。
上に述べた技術は、多層の導電層にも利用でき
る。
【図面の簡単な説明】
第１図、点線で仕切られた結晶片を有するシリ
コン基板の単純化した平面図（周縁の接続端子部
は記号が増えるので省略してある）。第２図、電
荷シフト回路を例にした半導体デバイスの断面
図。第３図、第２図に相当するトランジスタデバ
イスを有する予備加工されたシリコン基板を切り
出した導電層の平面図。第４図、第２図の回路を
作製するため第３図のシリコン基板の部分領域上
にある直線状の除去部（レーザ切断部）を示す平
面図。第５図、直線状除去部から得られた第４図
の部分領域を示す平面図。第６図、第３〜５図の
部分領域で覆われている第２図の回路のトランジ
スタの平面図。 図中引用記号：１……シリコン基板（ウエフア
ー）、２……結晶片（チツプ）、３……仕切線、４
……導電層、５……接触面、６……開口、７，
７′……導電領域、８……接続除去部、９……ｎ
添加シリコン、１０……p+シリコン、１１……
絶縁層、１２……アルミニユーム導電層、１３…
…断面（レーザービーム）、Ｓ……ソース、Ｇ…
…ゲート、Ｄ……ドレイン、ａ……網目間隔、Ｉ
……入力端、Ｏ……出力端。

Claims (1)

  1. 【特許請求の範囲】 １ Ｐ形とＮ形又はＮ形とＰ形の多重構造とこれ
    等の構造上に少なくとも部分的に規則正しく繰返
    配置した接触面５を有し、開口を備えた第一絶縁
    層でこれ等の接触面５の平面を被覆し、前記絶縁
    層上に第二導電層４を被覆し、この導電層４を前
    記多重構造の接触面５に少なくとも部分的に導電
    接続する予備加工された半導体基板上モノリシツ
    ク集積半導体デバイスに導電領域を作製する方法
    において、第一製造工程で所定の網目の導電層４
    中に複数の開口６を作製し、これ等の開口の網目
    間隔ａが作製すべき導電領域７，７′の最小幅に
    少くなくとも近似的に一致し、第二製造工程で隔
    離された導電領域７，７′が生じるまで、順次配
    置された開口６の部分で導電層４が直線状の溝８
    にして除去されていることを特徴とする方法。 ２ 直線状の溝８はレーザービームで直接又は間
    接的に作製されることを特徴とする特許請求の範
    囲第１項記載の方法。 ３ レーザービームは感光層を露光するために使
    用されていることを特徴とする特許請求の範囲第
    ２項記載の方法。 ４ レーザービームは導電層４を溶断又は気化切
    断するために使用されていることを特徴とする特
    許請求の範囲第２項記載の方法。 ５ 直線状の溝８は電子又は電磁波ビームで直接
    又は間接的に作製されることを特徴とする特許請
    求の範囲第１項記載の方法。 ６ 開口６は除去工程及び／又は付着工程によつ
    て作製されることを特徴とする特許請求の範囲第
    １項記載の方法。 ７ Ｐ形とＮ形又はＮ形とＰ形の多層構造とこれ
    等の構造の上に少なくとも部分的に規則正しく繰
    返配置された接触面５を有し、開口を備えた第一
    絶縁層でこれ等の接触面５の平面を被覆し、前記
    絶縁層上に第二導電層４を被覆し、前記導電層４
    を前記構造の接触面５に少なくとも部分的に導電
    接続する高密度集積したモノリシツク半導体デバ
    イスにおいて、前記導電層４は一定の網目に配列
    させた開口６を有し、前記開口６は絶縁領域の終
    点、接続点及び／又は角点であることを特徴とす
    るモノリシツク集積半導体デバイス。 ８ 一定の網目に配列させた開口６は標準化され
    ていることを特徴とする特許請求の範囲第７項記
    載のモノリシツク集積半導体デバイス。
JP58024925A 1982-02-19 1983-02-18 モノリシツク集積半導体デバイスの導電領域形成方法とこの方法で作製した高集積密度の半導体デバイス Granted JPS58202549A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH103682 1982-02-19
CH1036/82-1 1982-02-19

Publications (2)

Publication Number Publication Date
JPS58202549A JPS58202549A (ja) 1983-11-25
JPH0572745B2 true JPH0572745B2 (ja) 1993-10-12

Family

ID=4200953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58024925A Granted JPS58202549A (ja) 1982-02-19 1983-02-18 モノリシツク集積半導体デバイスの導電領域形成方法とこの方法で作製した高集積密度の半導体デバイス

Country Status (5)

Country Link
US (2) US4691434A (ja)
EP (1) EP0088045B1 (ja)
JP (1) JPS58202549A (ja)
AT (1) ATE22632T1 (ja)
DE (1) DE3366507D1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691434A (en) * 1982-02-19 1987-09-08 Lasarray Holding Ag Method of making electrically conductive regions in monolithic semiconductor devices as applied to a semiconductor device
US4979012A (en) * 1984-10-05 1990-12-18 Honeywell Inc. Semiconductor device with bonding pad contacts
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
US4778771A (en) * 1985-02-14 1988-10-18 Nec Corporation Process of forming input/output wiring areas for semiconductor integrated circuit
CH670211A5 (ja) * 1986-06-25 1989-05-31 Lasarray Holding Ag
JPS63102342A (ja) * 1986-10-20 1988-05-07 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US4872140A (en) * 1987-05-19 1989-10-03 Gazelle Microcircuits, Inc. Laser programmable memory array
JP2690929B2 (ja) * 1988-02-26 1997-12-17 株式会社日立製作所 Ｍｏｓトランジスタ間の配線方法
US5139963A (en) * 1988-07-02 1992-08-18 Hitachi, Ltd. Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit
US5008213A (en) * 1988-12-09 1991-04-16 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US4974048A (en) * 1989-03-10 1990-11-27 The Boeing Company Integrated circuit having reroutable conductive paths
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
US5459340A (en) * 1989-10-03 1995-10-17 Trw Inc. Adaptive configurable gate array
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5037771A (en) * 1989-11-28 1991-08-06 Cross-Check Technology, Inc. Method for implementing grid-based crosscheck test structures and the structures resulting therefrom
EP0433720A3 (en) * 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
JPH06314692A (ja) * 1993-04-27 1994-11-08 Intel Corp 集積回路におけるビア／接点被覆範囲を改善する方法
US5440154A (en) * 1993-07-01 1995-08-08 Lsi Logic Corporation Non-rectangular MOS device configurations for gate array type integrated circuits
US5874754A (en) * 1993-07-01 1999-02-23 Lsi Logic Corporation Microelectronic cells with bent gates and compressed minimum spacings, and method of patterning interconnections for the gates
US5585016A (en) * 1993-07-20 1996-12-17 Integrated Device Technology, Inc. Laser patterned C-V dot
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
US5840627A (en) * 1997-03-24 1998-11-24 Clear Logic, Inc. Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development
US5985518A (en) * 1997-03-24 1999-11-16 Clear Logic, Inc. Method of customizing integrated circuits using standard masks and targeting energy beams
US6060330A (en) * 1997-03-24 2000-05-09 Clear Logic, Inc. Method of customizing integrated circuits by selective secondary deposition of interconnect material
US5911850A (en) * 1997-06-20 1999-06-15 International Business Machines Corporation Separation of diced wafers
US5885749A (en) * 1997-06-20 1999-03-23 Clear Logic, Inc. Method of customizing integrated circuits by selective secondary deposition of layer interconnect material
US5953577A (en) * 1998-09-29 1999-09-14 Clear Logic, Inc. Customization of integrated circuits
US7708993B2 (en) 1999-02-03 2010-05-04 Amgen Inc. Polypeptides involved in immune response
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304594A (en) * 1963-08-15 1967-02-21 Motorola Inc Method of making integrated circuit by controlled process
US4000502A (en) * 1973-11-05 1976-12-28 General Dynamics Corporation Solid state radiation detector and process
JPS5632777B2 (ja) * 1974-05-10 1981-07-30
DE2521543A1 (de) * 1974-05-16 1975-11-27 Crosfield Electronics Ltd Verfahren und vorrichtung zur wiedergabe von bildern
NL7413977A (nl) * 1974-10-25 1976-04-27 Philips Nv Aanbrengen van een geleiderlaagpatroon met op een geringe onderlinge afstand gelegen delen, in het bijzonder bij de vervaardiging van half- geleiderinrichtingen.
US4161662A (en) * 1976-01-22 1979-07-17 Motorola, Inc. Standardized digital logic chip
US4207585A (en) * 1976-07-01 1980-06-10 Texas Instruments Incorporated Silicon gate MOS ROM
US4181563A (en) * 1977-03-31 1980-01-01 Citizen Watch Company Limited Process for forming electrode pattern on electro-optical display device
US4240094A (en) * 1978-03-20 1980-12-16 Harris Corporation Laser-configured logic array
US4193687A (en) * 1978-06-05 1980-03-18 Rockwell International Corporation High resolution alignment technique and apparatus
DE2927824A1 (de) * 1978-07-12 1980-01-31 Vlsi Technology Res Ass Halbleitervorrichtungen und ihre herstellung
US4231149A (en) * 1978-10-10 1980-11-04 Texas Instruments Incorporated Narrow band-gap semiconductor CCD imaging device and method of fabrication
US4243866A (en) * 1979-01-11 1981-01-06 International Business Machines Corporation Method and apparatus for forming a variable size electron beam
DE3066941D1 (en) * 1979-05-24 1984-04-19 Fujitsu Ltd Masterslice semiconductor device and method of producing it
US4310743A (en) * 1979-09-24 1982-01-12 Hughes Aircraft Company Ion beam lithography process and apparatus using step-and-repeat exposure
GB2064226B (en) * 1979-11-23 1983-05-11 Ferranti Ltd Trimming of a circuit element layer
JPS6024591B2 (ja) * 1979-12-06 1985-06-13 セイコーインスツルメンツ株式会社 静電誘導トランジスタ読み出し専用記憶装置
JPS5772234A (en) * 1980-10-20 1982-05-06 Matsushita Electric Ind Co Ltd Production of electrode structure
US4691434A (en) * 1982-02-19 1987-09-08 Lasarray Holding Ag Method of making electrically conductive regions in monolithic semiconductor devices as applied to a semiconductor device
FR2524206B1 (fr) * 1982-03-26 1985-12-13 Thomson Csf Mat Tel Circuit integre prediffuse, et procede d'interconnexion des cellules de ce circuit
US4649413A (en) * 1983-08-29 1987-03-10 Texas Instruments Incorporated MOS integrated circuit having a metal programmable matrix

Also Published As

Publication number Publication date
JPS58202549A (ja) 1983-11-25
US4689657A (en) 1987-08-25
US4691434A (en) 1987-09-08
ATE22632T1 (de) 1986-10-15
DE3366507D1 (en) 1986-11-06
EP0088045A1 (de) 1983-09-07
EP0088045B1 (de) 1986-10-01

Similar Documents

Publication Publication Date Title
JPH0572745B2 (ja)
US3335338A (en) Integrated circuit device and method
US4560435A (en) Composite back-etch/lift-off stencil for proximity effect minimization
US4933738A (en) Customizable semiconductor devices
US5202286A (en) Method of forming three-dimensional features on substrates with adjacent insulating films
US4875971A (en) Fabrication of customized integrated circuits
JPS592384B2 (ja) 高パワ−微細構造ヒ化ガリウムシヨツトキ−障壁電界効果トランジスタ装置及びその製造方法
JPS61263172A (ja) 薄膜太陽電池の製造方法
US3615949A (en) Crossover for large scale arrays
EP0210397A1 (en) LSI circuits adaptable for custom design methods
US5916733A (en) Method of fabricating a semiconductor device
US3653898A (en) Formation of small dimensioned apertures
US4086127A (en) Method of fabricating apertured deposition masks used for fabricating thin film transistors
KR940002769B1 (ko) 오버래핑하는 도전층을 갖는 반도체 장치와 그 제조방법
KR100670042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN119002175B (zh) 半导体结构及其制作方法
JPS6214095B2 (ja)
JPS5815934B2 (ja) ハンドウタイソウチ ノ セイゾウホウホウ
JPS61148819A (ja) マスク合わせパタ−ン構造
JPH0382031A (ja) 半導体集積回路およびその製造方法
JPS62179160A (ja) Ｍｉｓ型半導体装置の製造方法
JPS58194362A (ja) 電子デバイス
JPH04287347A (ja) 半導体素子の接続装置及び其の製造方法
JPS6079746A (ja) 半導体装置及びその機能変更方法
JPS6359540B2 (ja)