JPH0580815B2 - - Google Patents
Info
- Publication number
- JPH0580815B2 JPH0580815B2 JP58198310A JP19831083A JPH0580815B2 JP H0580815 B2 JPH0580815 B2 JP H0580815B2 JP 58198310 A JP58198310 A JP 58198310A JP 19831083 A JP19831083 A JP 19831083A JP H0580815 B2 JPH0580815 B2 JP H0580815B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- melting point
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体基板上に金属膜を形成する方法
に関する。
に関する。
最近、LSI素子は年々高集積化され、チツプの
大きさは略同じで、素子の寸法縮少により高集積
化が達成される。高集積化と並び高速化を計るた
め素子の配線に高融点金属を用いる方向にある。
例えば不純物拡散層の抵抗を低くするバリヤーメ
タルとして或は多層配線における層間コンタクト
配線材料としてタングステン（Ｗ）、チタン
（Ti）等が用いられている。
大きさは略同じで、素子の寸法縮少により高集積
化が達成される。高集積化と並び高速化を計るた
め素子の配線に高融点金属を用いる方向にある。
例えば不純物拡散層の抵抗を低くするバリヤーメ
タルとして或は多層配線における層間コンタクト
配線材料としてタングステン（Ｗ）、チタン
（Ti）等が用いられている。
従来これらの高融点金属膜は、形成される工程
から明らかであるように膜厚、膜質の均一性が要
求される。更に素子形成工程で生じた複雑な段差
部においても均一な膜質が求められる。これら高
融点金属膜の形成に対して、減圧CVD法を用い
任意の場所に膜を形成する方法がある。この方法
は高融点金属であるタングステン膜を六弗化タン
グステン（WF6）によりシリコン（Si）膜上にの
み堆積しシリコン酸化膜或は窒化シリコン膜上に
は堆積しないことを利用するものである。この方
法によれば選択的に任意のタングステン膜パター
ンの形成が可能である。例えばMOSトランジス
タのソース、ドレイン電極形成に適した例が第１
図に示される。図において、１はシリコン基板、
２はフイールド酸化膜、３はゲート酸化膜、４は
ゲート電極、５は拡散層、６は酸化膜、７はタン
グステン膜である。タングステン膜の堆積は、時
としてシリコン膜以外のシリコン酸化膜上にも不
均一な堆積層７ａが生じるという問題があつた。
この欠点に対しタングステン膜の成長条件を押え
る等の試みがなされているが再現性、信頼性の面
では不充分であつた。
から明らかであるように膜厚、膜質の均一性が要
求される。更に素子形成工程で生じた複雑な段差
部においても均一な膜質が求められる。これら高
融点金属膜の形成に対して、減圧CVD法を用い
任意の場所に膜を形成する方法がある。この方法
は高融点金属であるタングステン膜を六弗化タン
グステン（WF6）によりシリコン（Si）膜上にの
み堆積しシリコン酸化膜或は窒化シリコン膜上に
は堆積しないことを利用するものである。この方
法によれば選択的に任意のタングステン膜パター
ンの形成が可能である。例えばMOSトランジス
タのソース、ドレイン電極形成に適した例が第１
図に示される。図において、１はシリコン基板、
２はフイールド酸化膜、３はゲート酸化膜、４は
ゲート電極、５は拡散層、６は酸化膜、７はタン
グステン膜である。タングステン膜の堆積は、時
としてシリコン膜以外のシリコン酸化膜上にも不
均一な堆積層７ａが生じるという問題があつた。
この欠点に対しタングステン膜の成長条件を押え
る等の試みがなされているが再現性、信頼性の面
では不充分であつた。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので高融
点金属であるタングステン膜を選択性良く任意の
パターンに形成しえる金属膜の形成方法を提供す
ることを目的とするものである。
点金属であるタングステン膜を選択性良く任意の
パターンに形成しえる金属膜の形成方法を提供す
ることを目的とするものである。
本発明は、選択CVDにより高融点金属膜を選
択的に形成する半導体装置の製造方法に於いて、
前記選択CVDの前に予めガスプラズマ雰囲気に
曝し、高融点金属膜を選択性良く、任意のパター
ンに形成できるようにしたものである。
択的に形成する半導体装置の製造方法に於いて、
前記選択CVDの前に予めガスプラズマ雰囲気に
曝し、高融点金属膜を選択性良く、任意のパター
ンに形成できるようにしたものである。
本発明によれば、高融点金属膜を選択性良く形
成し得ることから、演算速度が速く信頼性の高い
半導体素子が実現できる。
成し得ることから、演算速度が速く信頼性の高い
半導体素子が実現できる。
以下、本発明を実施例により説明する。まず使
用するプラズマ発生装置を、第２図により説明す
る高融点金属を形成する試料１５は石英製真空容
器８内に設置された試料台１４に、ガス導入口１
０を具備した真空容器のフタ９を介して配置され
る。しかる後真空排気口１１から排気ポンプ（図
示してない）により排気される。次にガス導入口
１０よりプラズマ発生ガスを導入し高周波電源１
３により発生した高周波電力が高周波電極１２に
印加されプラズマ１６が発生する。
用するプラズマ発生装置を、第２図により説明す
る高融点金属を形成する試料１５は石英製真空容
器８内に設置された試料台１４に、ガス導入口１
０を具備した真空容器のフタ９を介して配置され
る。しかる後真空排気口１１から排気ポンプ（図
示してない）により排気される。次にガス導入口
１０よりプラズマ発生ガスを導入し高周波電源１
３により発生した高周波電力が高周波電極１２に
印加されプラズマ１６が発生する。
以上説明したプラズマ発生装置により本発明を
MOSトランジスタのコンタクトホールにおける
バリヤーメタル（タングステン膜）の形成に応用
した例について第３図を用いて説明する。尚第３
図に於いて第１図と同一部分は同一符号で示され
ている。能動素子が形成されコンタクトホールの
加工が終了した半導体基板（第３図ａ）が、前述
のプラズマ発生装置に配置される。その後真空容
器内を10-3torr迄排気する。続いてガス導入口１
０よりアルゴンガスを流入し真空容器内圧力を
0.8torrに保持する。引続き13.56MHzの高周波電
力を350W（単位電極密度0.25W／cm2）印加しアル
ゴンガスプラズマ１６を発生する。このアルゴン
ガスプラズマに５分間半導体基板１５を曝す。
MOSトランジスタのコンタクトホールにおける
バリヤーメタル（タングステン膜）の形成に応用
した例について第３図を用いて説明する。尚第３
図に於いて第１図と同一部分は同一符号で示され
ている。能動素子が形成されコンタクトホールの
加工が終了した半導体基板（第３図ａ）が、前述
のプラズマ発生装置に配置される。その後真空容
器内を10-3torr迄排気する。続いてガス導入口１
０よりアルゴンガスを流入し真空容器内圧力を
0.8torrに保持する。引続き13.56MHzの高周波電
力を350W（単位電極密度0.25W／cm2）印加しアル
ゴンガスプラズマ１６を発生する。このアルゴン
ガスプラズマに５分間半導体基板１５を曝す。
このようにして本発明を施した後半導体基板１
５は、引続き通常の減圧CVD装置にて例えば、
六弗化タングステン（WF6）ガス分圧３×10-4
torrとし、キヤリアガスを水素（H2）に用い圧
力0.1torrで試料温度370℃の堆積条件により、10
分間堆積する。この条件で300Åのタングステン
（Ｗ）膜７がコンタクトホールに堆積する（第３
図ｂ）。このようにして形成されたコンタクトホ
ールのバリヤーメタルは、拡散層５のシリコン及
びゲート電極４の多結晶シリコンにのみ選択的に
形成されパツシベーシヨン膜であるCVDSiO2膜
６上には堆積しない。
５は、引続き通常の減圧CVD装置にて例えば、
六弗化タングステン（WF6）ガス分圧３×10-4
torrとし、キヤリアガスを水素（H2）に用い圧
力0.1torrで試料温度370℃の堆積条件により、10
分間堆積する。この条件で300Åのタングステン
（Ｗ）膜７がコンタクトホールに堆積する（第３
図ｂ）。このようにして形成されたコンタクトホ
ールのバリヤーメタルは、拡散層５のシリコン及
びゲート電極４の多結晶シリコンにのみ選択的に
形成されパツシベーシヨン膜であるCVDSiO2膜
６上には堆積しない。
従つて引続き行なうアルミニユーム等の電極配
線１７によつて配線間のシヨート等絶縁不良は起
らず信頼性の高いMOSトランジスタが形成され
た（第３図ｃ）。
線１７によつて配線間のシヨート等絶縁不良は起
らず信頼性の高いMOSトランジスタが形成され
た（第３図ｃ）。
なお、上記実施例においては、プラズマ発生ガ
スとしてアルゴンガスを用いているが、これに限
らず例えば窒素ガス、ヘリウム、水素ガス等でも
よく、また半導体基板に損傷を与えない範囲で反
応性ガス（四弗化炭素、四弗化シリコン等）を混
入しても本発明は有効であつた。
スとしてアルゴンガスを用いているが、これに限
らず例えば窒素ガス、ヘリウム、水素ガス等でも
よく、また半導体基板に損傷を与えない範囲で反
応性ガス（四弗化炭素、四弗化シリコン等）を混
入しても本発明は有効であつた。
上記実施例では高融点金属膜としてWF6を用
いタングステン（Ｗ）を形成した場合について述
べたが、他の高融点金属としてMoF6によるモリ
ブデン（Mo），TaCl5によるタンタル（Ta）及
びTiClを用いたチタニウム（Ti）膜等の形成に
ついても本発明は有効である。
いタングステン（Ｗ）を形成した場合について述
べたが、他の高融点金属としてMoF6によるモリ
ブデン（Mo），TaCl5によるタンタル（Ta）及
びTiClを用いたチタニウム（Ti）膜等の形成に
ついても本発明は有効である。
また、上記実施例では、半導体基板をガスプラ
ズマに曝す手段として、プラズマエツチング等で
知られている円筒形のプラズマ発生装置を用いた
が、プラズマCVD等で用いる平行平板型電極構
造のプラズマ発生装置によつても本発明の効果は
有効である。更らに上記実施例では、半導体基板
をガスプラズマに曝した後、大気を経て減圧
CVD装置により高融点金属膜を形成したが、プ
ラズマ発生装置と減圧CVD装置をロードロツク
として半導体基板を大気に曝すことなく連続的に
高融点金属膜を形成しても本発明は有効に作用す
る。
ズマに曝す手段として、プラズマエツチング等で
知られている円筒形のプラズマ発生装置を用いた
が、プラズマCVD等で用いる平行平板型電極構
造のプラズマ発生装置によつても本発明の効果は
有効である。更らに上記実施例では、半導体基板
をガスプラズマに曝した後、大気を経て減圧
CVD装置により高融点金属膜を形成したが、プ
ラズマ発生装置と減圧CVD装置をロードロツク
として半導体基板を大気に曝すことなく連続的に
高融点金属膜を形成しても本発明は有効に作用す
る。
第１図は従来技術により高融点金属膜形成を行
つた場合の問題を説明するための半導体基板の断
面図、第２図は本発明に用いるガスプラズマ発生
装置の構成図、第３図は本発明によつてコンタク
トホールのバリヤーメタルを形成したMOSトラ
ンジスタの製造工程を説明する断面図である。 図において、１……シリコン基板、２……フイ
ールド酸化膜、３……ゲート酸化膜、４……ゲー
ト電極、５……拡散層、６……パツシベーシヨン
膜、７……タングステン膜、８……石英製真空容
器、９……フタ、１０……ガス導入口、１１……
排気口、１２……高周波電極、１３……高周波電
源、１４……試料支持台、１５……試料、１６…
…ガスプラズマ、１７……電極配線（Al）。
つた場合の問題を説明するための半導体基板の断
面図、第２図は本発明に用いるガスプラズマ発生
装置の構成図、第３図は本発明によつてコンタク
トホールのバリヤーメタルを形成したMOSトラ
ンジスタの製造工程を説明する断面図である。 図において、１……シリコン基板、２……フイ
ールド酸化膜、３……ゲート酸化膜、４……ゲー
ト電極、５……拡散層、６……パツシベーシヨン
膜、７……タングステン膜、８……石英製真空容
器、９……フタ、１０……ガス導入口、１１……
排気口、１２……高周波電極、１３……高周波電
源、１４……試料支持台、１５……試料、１６…
…ガスプラズマ、１７……電極配線（Al）。
Claims (1)
- 【特許請求の範囲】 １ 選択CVDにより高融点金属膜を選択的に形
成する半導体装置の製造方法に於いて、前記選択
CVDの前に、高融点金属膜を成長させる領域及
び周囲の絶縁膜表面を予めガスプラズマ雰囲気に
曝すようにした事を特徴とする半導体装置の製造
方法。 ２ ガスプラズマは少なくとも不活性ガスを含む
事を特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 ３ ガスプラズマはハロゲン元素のガスを含む事
を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 ４ ガスプラズマ処理後、大気に曝すことなく選
択CVDを行う事を特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198310A JPS6091631A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198310A JPS6091631A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091631A JPS6091631A (ja) | 1985-05-23 |
| JPH0580815B2 true JPH0580815B2 (ja) | 1993-11-10 |
Family
ID=16388999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198310A Granted JPS6091631A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091631A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506451B2 (ja) * | 1989-08-18 | 1996-06-12 | 富士通株式会社 | 化学気相成長装置及び化学気相成長法 |
| JP2814445B2 (ja) * | 1992-09-16 | 1998-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 選択的な金の低温化学蒸着 |
| JPH0922896A (ja) * | 1995-07-07 | 1997-01-21 | Toshiba Corp | 金属膜の選択的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248468A (en) * | 1975-10-15 | 1977-04-18 | Nec Home Electronics Ltd | Process for production of semiconductor device |
| JPS5776833A (en) * | 1980-09-04 | 1982-05-14 | Applied Materials Inc | Heat resistant metal depositing method and product thereof |
-
1983
- 1983-10-25 JP JP58198310A patent/JPS6091631A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6091631A (ja) | 1985-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US5498768A (en) | Process for forming multilayer wiring | |
| JPH0573254B2 (ja) | ||
| US5242860A (en) | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation | |
| US5478780A (en) | Method and apparatus for producing conductive layers or structures for VLSI circuits | |
| JP3374322B2 (ja) | チタン膜及びチタンナイトライド膜の連続成膜方法 | |
| KR19990022507A (ko) | 플라즈마를 강화시켜 티타늄 질화물을 어닐링하는 방법 | |
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| US5300455A (en) | Process for producing an electrically conductive diffusion barrier at the metal/silicon interface of a MOS transistor | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| JPH05209279A (ja) | 金属膜形成装置および金属膜形成法 | |
| US6197674B1 (en) | CVD-Ti film forming method | |
| JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| JP3200085B2 (ja) | 高密度集積回路用導電層又は構造物の製法及び装置 | |
| JP3072807B2 (ja) | 半導体装置の製造方法 | |
| JPH0580815B2 (ja) | ||
| JPH03209869A (ja) | 容量絶縁膜の形成方法 | |
| JP3138892B2 (ja) | 薄膜形成方法及びその装置 | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| JP3226498B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08330424A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JPH0238568A (ja) | 薄膜形成装置 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 |