JPH0573275B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は半導体集積回路、さらに具体的には超
大規模集積（VLST）チツプの素子のための物理
的配置に関する。

Ｂ 従来技術 現在使用されているデイジタルVLSIチツプは
マスタ・イメージ法即ちマスタ・スライス法を使
用しているが、この方法は個々の論理回路を予定
のセル中に割付け、多層パターンの導体で互いに
結線して最終的な全体の設計を与える。チツプ自
体は長方形で形状は略正方形である。

従来技法のチツプは個々の論理セルをチツプ全
体に及ぶ直線の列の組中に配置している。列はセ
ル間導体を含む直線の配線用隙間領域によつて分
離されている。一群の入出力（Ｉ／Ｏ）セルはチ
ツプの外部の回路に結合する高電力の駆動回路及
び信号変換受信器を含んでいる。これ等のＩ／Ｏ
セルはチツプの周辺におかれ、大きく造られてい
て、外部との接続のためのピンもしくは他の外部
コンタクトが接続出来る様になつている。

この配置にはいくつかの問題がある。配線用領
域の中心は導体が密になる傾向があるが、端部は
比較的使用されず無駄な空間がある。このことは
領域を広くして、チツプ上の論理セルを少なくし
なければならないことを意味する。同様に従来の
チツプは通常はわずか２つの配線レベルを使用し
ているが、現在の技術は３レベルを可能にしてい
る。通常の略正方形のチツプの場合には、セルの
列は配線用領域に沿う導体の数と略同数必要であ
り、第３のレベルは一方向の多くの配線のための
空間を与え、その多くは空のままである。この外
に熱的サイクリングの問題がある。チツプが熱
し、もしくは冷える時、チツプは機械的（及び電
気的）に結合されている基板とは異なる割合いで
膨張もしくは収縮する。チツプの外側にコンタク
トを形成すると、熱サイクル中のチツプ及び基板
間の歪は最大になる。なんとなればコンタクトと
チツプの中性点からの距離（DNP）が最大にな
るからである。実際のオフ・チツプ・コンタクト
を内部に移動して、DNPを減少しても、チツプ
の内部へ信号が集中し、周辺の電力供給が非効率
的に行われ、配線空間が無駄になる。さらに従来
のチツプは技術の進歩もしくは機能の増大によつ
てチツプの寸法を変更したい時に、チツプの略す
べての物理的パラメータ、即ち電力の一括供給方
法、間隔という大きな再設計、周辺のＩ／Ｏセル
の完全な手直しを必要とするので融通性に欠け
る。勿論Ｉ／Ｏセルを変更すると、チツプのフツ
トプリント（footprint）が変り、基板の配線の
再設計が必要になる。この問題をなくすために第
３の金属層を使用したとしても、この層はほとん
どＩ／Ｏ配線のために費やされ、信号配線のため
にはほとんど費されない。

そこで、セルの直線列及び周辺Ｉ／Ｏセル割付
け以外の２、３のチツプ・レイアウトが使用され
ている。しかしながらこれ等の方法は上述の問題
に向けられていず、ほとんど解決策にはならな
い。米国特許出願第533383号は各々単一の屈曲部
を有する論理セルの列を有し、チツプの各象限に
この様な列があり、全体的に十字形をなすチツプ
を開示している。電力は通常の様に一括（バス）
供給されていて、Ｉ／Ｏセルは依然周辺に存在す
る。米国特許第3751720号は円状のチツプ・レイ
アウトを開示している。セルはくさび状のセグメ
ントに存在し、Ｉ／Ｏセルは周辺にある。回路の
密度ほ必然的に低く、類似のセルは全く追加出来
ない。米国特許第3714527号は中央のオン・チツ
プ加熱器まわりに円形をなしてランダムに回路を
配列したチツプを開示している。この配列の目的
は電気的な正確さを与えるためにチツプの温度を
既知の一定温度に保つ事である。特開昭第53−
78185号は単一の配線用領域によつてチツプ周辺
から分離した駆動回路の単一の長方形配列及び駆
動回路を互に接続する方法を開示している。

Ｃ 発明が解決しようとする問題点 本発明の目的はDNPが小さく、電力バスの効
率が高く、配線領域の利用率が高い融通性のある
拡張可能なVLSIチツプを与えることにある。

Ｄ 問題点を解決するための手段 本発明のチツプはすべてのＩ／Ｏセルがオフ・
チツプ電力コンタクト及び信号コンタクトと共に
単一の中央領域に存在する。すべての論理セルは
中央領域のまわりの周辺領域に存在する。３レベ
ルの金属層が論理セル間を相互接続している。

中央領域にＩ／Ｏセルを配置する事によつて、
オフチツプ・コンタクトは中心に存在し得（即ち
DNPが小さい）、熱的歪が小さくなり、高電力
Ｉ／Ｏセルに至る電力リード線及び信号リード線
が短かくなる。チツプの寸法を大きくして論理セ
ルを追加する場合にも再設計を必要とせず電力バ
スは単に延長するだけでよく、外部のフツトプリ
ントはそのままでよい。

Ｅ 実施例 第１図は本発明に従い割付けられた長方形の半
導体チツプ１００の上面図を示している。このチ
ツプの製造方法は全く通常のものであり、多くの
一般に知られた方法によつて行われる。さしあた
り、チツプはMOS技法によつて製造されるもの
であり、３層の金属相互配線を有し、制御コラプ
ス・チツプを使用した入出力（Ｉ／Ｏ）コンタク
ト、（時にはんだボール・コンタクトと呼ばれる）
がC4を接続している。

チツプは総括的に長方形の中央領域１１０及び
該中央領域１１０を取り巻くチツプの辺１２１に
達するリング状即ち環状の外部領域１２０を有す
る。略チツプの形状になぞらう、これ等の２つの
領域間の境界は破線１０１で示されているが、こ
の境界は概念的なものであり、チツプ自体の物理
的特徴ではない。

中央領域１１０は＋印１１１によつて示した中
立点を取囲んでいる。この点は配線の距離、熱膨
張距離及びチツプの他の物理的パラメータを計算
するための概念上の手段であり、この点自体はチ
ツプの物理的特徴ではない。中央領域１１０は通
常のC4コンタクト即ちはんだボールＩ／Ｏコン
タクト１１２の配列体を含み、チツプ１００と金
属化セラミツクもしくは他の材料の通常の基板
（図示されず）間に電気信号及び電力を与えてい
る。コンタクト１１２の配列は任意であるがほと
んどすべてが境界１０１内に存在する。コンタク
トの一部は濃く示され、他は薄く示されている
が、前者は電力入力を示し、後者は信号の入力及
び出力を示す。これ等の２つの型のコンタクト１
１２間に物理的な差は存在しない。２、３の追加
のはんだボール（図示されず）を周辺領域１２０
に置く事が出来るが、これ等は単に製造中にチツ
プを基板に平行に保持するという機械的目的を有
するだけである。

半導体チツプ及び基板材料は通常熱的膨張率が
異なる。すべての電気的コンタクト１１２の中性
点からの距離（DNP）はチツプ１００の寸法よ
りもはるかに小さいので、熱的歪が著しく減少
し、最もありふれた故障、コンタクトの離脱率を
減少する。

第２図は第１図と同じ寸法のチツプ１００の数
レベル下の個々の論理セル及び電力セルのレベル
で示した上面図である。中央領域１１０は略中性
点１１１を取囲んだＩ／Ｏセルの長方形のリング
１１３を含む。これ等のセルはチツプを出る信号
に電力を加える駆動回路及び導入信号の閾値変更
等の機能を与える受信回路を含んでいる。これ等
のセルは以下説明する様にコンタクト１１２に接
続される。寸法について説明すると、現在の技術
では5000ミクロンのDNPに約800ミクロンのリン
グ１１３を使用し、セルの数は全部で約250であ
る。

外部領域１２０は配線チヤンネルの同心リング
１２３によつて分離した論理セルより成る多くの
同心リング１２２を含む。これ等のリングはリン
グ１１３からチツプの外側の辺１２１に向つて拡
がつている。

代表的な12.7mmのチツプの場合、一番外側のリ
ング１２２は約5000個の論理セルを含んでいる。
代表的なチツプ１００は約17個のリング１２２を
有し、その各々の幅は128ミクロンである。配線
チヤンネル１２３の幅は約100ミクロンであり、
各チヤンネル中には30本の平行な導体を与える事
が出来る。セル中の論理回路は米国特許出願第
457324号中に開示されている型の個性化可能な多
機能セルでよい。

領域１１０及び１２０間の境界１０１は第２図
に示した様に論理リング１２２及び配線リング１
２３によつて占有される空間中に若干進出する事
が出来る。第５図に示す線にこれによつて本発明
の利点はほとんど失われない。

第２Ａ図はＩ／Ｏセルの他の設計を示す。図で
リング１１３′はピン歯車状をなしている。この
構造によつて、中央領域１１０がより広く利用出
来る様になり、或る場合には望まれる。

第３，４及び５図は第２図で破線２００によつ
て示したチツプ１００の小部分を拡大した図であ
る。第３図はリング１１３及び１２２中のセルの
上の３つの金属相互接続層のうちの第１の層を主
に示した図である。しかしながら視覚的参照のた
めに、下層の半導体層中のセルの境界も示してい
る。第４図は同じ寸法で描かれ第２の金属層を示
している。第５図は又同じ寸法で第３の金属層を
示している。参照番号の最初のデイジツトは図番
と同じある。

中央領域１１０のリング１１３は４つの腕３１
０を有し、各腕は一連の長くて個々のＩ／Ｏセル
３１１を含む。各セルは端部が接する様にして対
して位置付けられている。各セル内の自由に選択
出来る第１の金属配線がセルを個性化して特定の
機能を与える。図面を明瞭にするために第３図で
はこの配線は省略されている。セル内の配線につ
いては第６図を参照されたい。各セル対の両側に
は、第２の金属の電力様Vdd（正の電圧）条線４
１１及び接地条線４１３が両セルの長い方向に走
つてにる（第４図）。大きな第１の金属レベルの
Vddバス３１４が貫通体４１４を会して条線４１
１をまとめ、第１の金属レベルの接地バス３１３
が貫通体４１２を介して条線４１３をまとめてい
る。貫通体４１２及び４１４は第２の金属レベル
から下方に通常の絶縁層（図示されず）を通つて
第１の金属迄延びている。

第２の金属層の内部領域４５０は第５図の第３
の金属層の上のC4コンタクトに至る多数の貫通
体５１２を有するVdd平面４５１を含んでいる。
条線４１１は上述の如く平面４５１をVddバス３
１４に結合する。第３図の金属層の内部領域５１
０はアース電位のための追加のC4迄上方の接続
する多くの貫通体５１４を有する接地平面５１１
を含んでいる。下の第２の金属に向う貫通体５１
５が接地平面５１１を接地条線４１３に結合して
いる。平面５１１中の堀５１３は貫通体５１２を
平面５１１から分離している。これ等の多くのオ
フ・チツプ・コンタクトを有する大きな中央に存
在するVdd及び接地平面は比較的大きな電流を直
接Ｉ／Ｏセルに分配する事が出来、そこから多数
の平行な条線によつて残りのチツプ・セルに電流
を送るバスに分配する事が出来る。この電力分配
幾何学形状は損失が少なく、低雑音で、しかも他
のチツプ配線との干渉が少ない。

リング１１３の腕３１０間の隅領域３２０は第
１の金属レベルに使用しないが、もし望まれるな
らばさらに他のセルもしくは配線を充填する事が
出来る。内部領域３３０は電力平面には使用され
ない。この領域３３０はテスト回路、電圧変換
器、もしくは他の回路（図示されず）に使用され
る。これ等の回路は細胞状にレイアウトしてもし
なくてもよく、Vdd平面及び接地平面を通る追加
の貫通体（図示されず）を通してＩ／Ｏコンタク
トに接続される。

外部領域１２０で、各リング１２２は対をなし
て配列された論囲セル３４１の４つの腕３４０を
有する。各セルは個性化してその機能を遂行する
ために、第１の金属レベルで選択される配線を有
する。図を明瞭にするために、このセル内配線は
第３図には示されていないが、その実際の例は前
記米国特許出願第533383号に示されている。Vdd
バス３４２は腕３４０の中心部を下に走り、隅領
域でも好ましくは連続して、各リング１２２のま
わりに完全なループをなす。接地バス３４４は腕
３４０の各端３４３に下に走り、配線領域の腕３
５０に隣接している。チツプは第４図に示されバ
ス４２１の如き４つの重厚な第２の金属レベルの
Vdd電力バス４２０を全部で４つ有し、貫通体４
２２によつて第１の金属レベルの論理リング・バ
ス３４４に垂直に接続されている。バス４３１の
様な４つの類似のバス４３０がバス４２０に沿つ
て走り、貫通体４３２を通して配線領域の接地バ
ス３４４に結合されている。バス４２０は隅領域
３２０中にある貫通体４２３を介してVdd電力バ
ス３１４に接続されている。同様に、バス４３０
は貫通体４３３を介して接地電力バス３１３に結
合されている。貫通体４２３及び４３３によつて
確立される接続はバス３１３及び３１４を低損
失、低雑音、及びより良い負荷の平衡を与える完
全なループにする。

各論理セルは配線領域１２３の腕３５０に面す
る辺３４３を有する。信号は第１の金属レベルの
下のポリシリコン層中における短かい導体（図示
されず）によつてセルの辺を横切つて配線領域の
腕に入力及び出力する（もしくは第１もしくは第
２の金属が信号配線をセルに接続する）。第１金
属レベルの信号導体３５２が３５３の様な貫通体
を通してこれ等の短かい導体に結合されている。
第１の金属の配線領域にある導体はすべてこれ等
の占有する領域に並行に走つていて、従つて隣接
する論理セル腕に並行に走つているが、これ等の
配線領域にある導体は腕の端にある隅を廻つて屈
曲し、リング１２３の任意の長さに沿つて連続出
来る。従つて、環状チツプ構造体は従来技術の列
状チツプが配線領域の中央部で配線が混雑し、端
部が十分利用出来ない傾向にあつたのを回避す
る。隙領域３６０はセルもしくは配線によつて充
填する事が出きるが、この様に利用するのはおそ
らく実際的でない。

第２の金属の信号配線４４０は離散的な信号溝
もしくは領域中を走る様には制約されない。それ
はこのレベルではセル内接続がなされないからで
ある。しかしながら、視覚的参照のために、腕３
４０及び３５０の位置は第４図で破線によつて部
分的に示されている。個々の第１の金属導体４４
１は第１の金属導体３５２に垂直に走り、４４２
に様な貫通体を介して導体３５２と接続してい
る。導体３５２は隅３６０で曲つているので導体
４４１は４４３で示した様に方向を変える事が出
来る。第２のレベルの金属を貫通体（図示され
ず）によつて辺３４３にある論理セルＩ／Ｏに直
接接続する事が可能である。Ｉ／Ｏセル１１３は
Vddバス３１４の丁度外側の配線領域３５０中で
信号が接続出来る様に構成されている。これ等の
接続は論理セル３４１の外部接続と同様に配線さ
れる。第３の金属の信号配線５２０（第５図）中
の導線５２１は、セル腕３４０及び配線領域３５
０の上をこれ等と並行に走つているので、腕３４
０、領域３５０の一部は第５図では視覚的参照の
ために破線で示されている。信号配線５２０は外
部領域１２０即ち境界線１０２の外部に閉込めら
れている。ここでも導体５２１の方向及び位置に
ついての制約が、秩序正しい配線の規則にとつて
都合の良い様にするために守られる。導体５２１
は第１のレベルの配線３５０と同様に５２２の様
な隅領域をまわつて曲げる事が出来る。導体５２
１は、５２３のような貫通体を通して第２のレベ
ル配線４４０に接続される。

中央領域１１０は、実際には第５図の破線１０
１によつて示された様に信号パツド配線５３０の
拡がる範囲によつて画定される。個々の導線５３
１は第６図に示された様に貫通体５３２によつて
第２の金属レベルのセル間Ｉ／Ｏバスに接続され
ている。これ等の導体の他端は第１図のはんだボ
ールコンタクト１１２のパツド５３３を形成して
いる。配線５３０は単一の方向に制約されない。
この事は本発明で第３の金属層を有する利点の１
つである。領域１１０のＩ／Ｏセルと領域１２０
中の論理セル間の配線を第２の金属レベルの配線
４４０に限定する事によつて、パツド配線５３０
は領域内の配線の要件とは独立してレイアウト出
来る。即ち、配線５３０はあたかもこの配線が別
個のチツプ上にあるかの様にレイアウト出来る。
唯一の相互作用は中央領域１１０が或る程度の論
理セル及び配線領域の腕３４０及び３５０の上に
張出す個所で生ずる。これ等の領域では、第３の
金属信号配線は若干制限され得るが、禁止される
事が好ましい。内部のリング１２２を占有する論
理セルは少ないので、これに対する信号接続も少
なくてすむ。多くのチツプでは、パツドとパツド
配線に必要とする領域Ｉ／Ｏセルの領域を超える
ので、本発明の構造が論理セル上に張出す事が出
来るという能力は著しい利点である。

第６図は第２の金属レベルの一対のＩ／Ｏセル
３１１の詳細を示す。可視的参照のために、第１
の金属の電力バス３１３及び３１４が第１の金属
層の下の個々のセルの輪郭と同様に破線で示され
ている。Vdd電力条線４１１はVdd平面４５１か
ら貫通体４１４に走り、貫通体４１４はVddバス
３１４に接続されている。各セル３１１はその
Vdd電圧を特定のセルの個性化によつて決定され
る点、例えば第１の金属もしくはポリシリコンに
向つて下る貫通体６１１の点でこの条線から受取
る。同様に、接地条線４１３は貫通体５１５から
第５図の接地平面５１１に走り、平面５１１から
貫通体５１１に向い、接地バス３１３に達する。
セル３１１のFETは第１の金属の下に存在し、
６１２の如き個性化に関連する貫通体は増大する
電位を個々のセル３１１に結合する。セル３１１
のFETは第１の金属の下にあり、すべてのセル
内配線（図示されず）はセル領域中の第１の金属
レベルにあるか、その下にある。

パツド配線５３０への入力及び出力は上述の如
く貫通体５３２によつてＩ／Ｏレール６１３の長
さに沿う任意の個所で達成される。これ等のレー
ルは第１の金属もしくはポリシリコンへの６１４
の如き個性化に関係ある貫通体によつてセル回路
に結合される。論理セル３４１への信号の入力及
び出力は第２の金属レベルの導体６１４によつて
なされる。これ等の導体は導体がセル内回路に接
続する６１５で示した如きセルの辺から延出して
いる。導線は最も内側の配線領域３５０の辺にあ
る位置６１６で終る。

上述の様に、代表的な論理セルの構造の詳細は
米国特許出願第457324号に見出される。

Ｆ 発明の効果 以上説明したように、本発明に従い、DNPが
小さく、電力バスの効率が高く、配線領域の利用
率が高い、融通性のある拡張可能なVLSIチツプ
が与えられる。

【図面の簡単な説明】

第１図は本発明に従つて構成された半導体チツ
プの平面図である。第２図はセルのレイアウトを
示した、第１図のチツプの様式化した平面図であ
る。第２Ａ図は第２図のセルのレイアウトの変形
を示した平面図である。第３図はチツプの主に第
１の金属レベルにおける、セルのレイアウトの詳
細を示した拡大平面図である。第４図は第３図と
同じ寸法の第２の金属レベルにおけるチツプの拡
大平面図である。第５図は第３図と同一寸法の第
３の金属レベルの拡大平面図である。第６図はい
くつかのレベルにおける入力／出力セル及び近く
のチツプのセルの詳細を示す図である。 １００……チツプ、１０１……境界、１１０…
…中央領域、１１１……中性点、１１２……コン
タクト、１１３……Ｉ／Ｏセル・リング、１２０
……環状外部領域、１２１……チツプの辺、１２
２……論理セル・リング、１２３……配線チヤン
ネル。

Claims (1)

1. 【特許請求の範囲】 １ 集積回路チツプであつて、 (a) 上記チツプの中心点を含み、比較的小さい面
   積の中央領域と、該中央領域を完全に取り囲
   み、該中央領域よりも十分大きい面積の周辺領
   域をもつ基板と、 (b) 上記周辺領域に配置された複数の信号用回路
   セルと、 (c) 上記周辺領域において上記複数の信号用回路
   セルの間を相互接続するように配置された相互
   接続手段と、 (d) 上記中央領域において上記中心点の周囲にリ
   ング状に配置された複数の入出力回路セルと、 (e) 上記周辺領域にある上記信号用回路セルを、
   上記中央領域にある上記入出力用回路セルに電
   気的に接続するための導電手段とを具備する、 集積回路チツプ。