JPH0573343A - データ転送処理装置 - Google Patents
データ転送処理装置Info
- Publication number
- JPH0573343A JPH0573343A JP3234824A JP23482491A JPH0573343A JP H0573343 A JPH0573343 A JP H0573343A JP 3234824 A JP3234824 A JP 3234824A JP 23482491 A JP23482491 A JP 23482491A JP H0573343 A JPH0573343 A JP H0573343A
- Authority
- JP
- Japan
- Prior art keywords
- data
- switching circuit
- parity
- switching
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 データを転送中にデータバスに障害が発生し
た場合に、スペアラインと障害ラインを切り替えて転送
を正常に実行させる。 【構成】 送信側回路１から送信されたデータから、パ
リティチェッカー６でエラーが検出された場合に、マイ
クロプロセッサ１０でデータの０ｂｉｔ目から１／ｎ切
り替え回路８によりスペアラインを用いてデータ転送を
行い、１／２切り替え回路５により固定故障位置のデー
タと切り替える。この動作を順次繰り返すことにより正
常なデータ転送を行う。
た場合に、スペアラインと障害ラインを切り替えて転送
を正常に実行させる。 【構成】 送信側回路１から送信されたデータから、パ
リティチェッカー６でエラーが検出された場合に、マイ
クロプロセッサ１０でデータの０ｂｉｔ目から１／ｎ切
り替え回路８によりスペアラインを用いてデータ転送を
行い、１／２切り替え回路５により固定故障位置のデー
タと切り替える。この動作を順次繰り返すことにより正
常なデータ転送を行う。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送処理装置に
関し、特にデータをパリティ付きバスラインで送受信す
るデータ転送処理装置に関する。
関し、特にデータをパリティ付きバスラインで送受信す
るデータ転送処理装置に関する。
【０００２】
【従来の技術】従来のデータ転送処理装置においては、
パリティチェッカーで、パリティエラーの発生を確認す
るだけであった。
パリティチェッカーで、パリティエラーの発生を確認す
るだけであった。
【０００３】
【発明が解決しようとする課題】したがって、処理を中
止させることはできたが、正常な状態での続行はできな
かった。
止させることはできたが、正常な状態での続行はできな
かった。
【０００４】本発明の目的は、バスに障害が発生した場
合にも、正常なデータを転送し、処理の継続が可能なデ
ータ転送処理装置を提供することにある。
合にも、正常なデータを転送し、処理の継続が可能なデ
ータ転送処理装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるデータ転送処理装置においては、パリ
ティチェッカーと、データバスと、スペアラインと、ド
ライバ／レシーバと、１／ｎ切り替え回路と、１／２切
り替え回路と、マイクロプロセッサとを有するデータ転
送処理装置であって、パリティチェッカーは、パリティ
エラーの有無をチェックするものであり、データバス
は、データ及びパリティチェック用付加ピットをそれぞ
れ転送するものであり、スペアラインは、データバスが
障害をきたした時に代りにデータ送信を行うものであ
り、ドライバ／レシーバは、データバスへのデータの受
け渡しを行うものであり、１／ｎ切り替え回路は、デー
タバスとスペアラインとの切り替えを行うものであり、
１／２切り替え回路は、データバスからのデータと、ス
ペアラインからのデータとの切り替えを行うものであ
り、マイクロプロセッサは、パリティチェッカーでのパ
リティエラーの有無により、１／ｎ切り替え回路と１／
２切り替え回路との切替動作を制御するものであるもの
である。
め、本発明によるデータ転送処理装置においては、パリ
ティチェッカーと、データバスと、スペアラインと、ド
ライバ／レシーバと、１／ｎ切り替え回路と、１／２切
り替え回路と、マイクロプロセッサとを有するデータ転
送処理装置であって、パリティチェッカーは、パリティ
エラーの有無をチェックするものであり、データバス
は、データ及びパリティチェック用付加ピットをそれぞ
れ転送するものであり、スペアラインは、データバスが
障害をきたした時に代りにデータ送信を行うものであ
り、ドライバ／レシーバは、データバスへのデータの受
け渡しを行うものであり、１／ｎ切り替え回路は、デー
タバスとスペアラインとの切り替えを行うものであり、
１／２切り替え回路は、データバスからのデータと、ス
ペアラインからのデータとの切り替えを行うものであ
り、マイクロプロセッサは、パリティチェッカーでのパ
リティエラーの有無により、１／ｎ切り替え回路と１／
２切り替え回路との切替動作を制御するものであるもの
である。
【０００６】また、パリティチェッカーでエラーが検出
された場合に、マイクロプロセッサでデータの０ｂｉｔ
から１／ｎ切り替え回路によりスペアラインを用いてデ
ータ転送を行い、１／２切り替え回路により固定故障位
置のデータと切替え、この動作を順次繰り返して正常な
データ送信を行う機能を有するものである。
された場合に、マイクロプロセッサでデータの０ｂｉｔ
から１／ｎ切り替え回路によりスペアラインを用いてデ
ータ転送を行い、１／２切り替え回路により固定故障位
置のデータと切替え、この動作を順次繰り返して正常な
データ送信を行う機能を有するものである。
【０００７】
【作用】データにはパリティビットが付加されている。
このデータをパリティチェッカーが受信し、パリティエ
ラーが発生するとデータバスを順次スペアラインと切替
え、正常なデータを転送する。
このデータをパリティチェッカーが受信し、パリティエ
ラーが発生するとデータバスを順次スペアラインと切替
え、正常なデータを転送する。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１を参照すると、本発明装置は以下の構
成からなるものである。すなわち、データ及びパリティ
ビットを発信する送信側回路１、送信側回路１からデー
タバス１１にデータを発信させるドライバ２、データバ
ス１１に接続され、送信されるデータを、受信側回路３
に受けるレシーバ４、１／２選択フラグレジスタ９から
の１／２切り替え信号線２０３により、受信側回路３内
のレシーバ４で受けたデータバスからのデータ信号と、
スペアライン１２からのデータとを切り替える１／２切
り替え回路５、パリティチェッカー６からの制御信号線
２０１により、１／ｎ選択フラグレジスタ８と１／２選
択フラグレジスタ９を制御信号線２０４でセットされる
マイクロプロセッサ１０、１／ｎ選択フラグレジスタ８
からの１／ｎ切り替え信号線２０２により、送信側回路
１からのデータ信号線１０１より１ｂｉｔ選択すること
のできる１／ｎ切り替え回路７、１／２切り替え回路５
から出力される補正後データ信号線１０３の信号を受け
てパリティエラーチェックを行い、データ信号線１０４
と制御信号線２０１とに信号を出力するパリティチェッ
カー６を含むものである。
成からなるものである。すなわち、データ及びパリティ
ビットを発信する送信側回路１、送信側回路１からデー
タバス１１にデータを発信させるドライバ２、データバ
ス１１に接続され、送信されるデータを、受信側回路３
に受けるレシーバ４、１／２選択フラグレジスタ９から
の１／２切り替え信号線２０３により、受信側回路３内
のレシーバ４で受けたデータバスからのデータ信号と、
スペアライン１２からのデータとを切り替える１／２切
り替え回路５、パリティチェッカー６からの制御信号線
２０１により、１／ｎ選択フラグレジスタ８と１／２選
択フラグレジスタ９を制御信号線２０４でセットされる
マイクロプロセッサ１０、１／ｎ選択フラグレジスタ８
からの１／ｎ切り替え信号線２０２により、送信側回路
１からのデータ信号線１０１より１ｂｉｔ選択すること
のできる１／ｎ切り替え回路７、１／２切り替え回路５
から出力される補正後データ信号線１０３の信号を受け
てパリティエラーチェックを行い、データ信号線１０４
と制御信号線２０１とに信号を出力するパリティチェッ
カー６を含むものである。
【００１０】送信側回路１からデータを受信側回路３に
送信する場合、データはデータ信号線１０１によりドラ
イバ２と、１／ｎ切り替え回路７とに送られる。
送信する場合、データはデータ信号線１０１によりドラ
イバ２と、１／ｎ切り替え回路７とに送られる。
【００１１】ドライバ２に送られたデータ１０１は、デ
ータバス１１に出力され、受信側回路３のレシーバ４に
入力される。
ータバス１１に出力され、受信側回路３のレシーバ４に
入力される。
【００１２】１／ｎ切り替え回路７に入力されたデータ
１０１は、１／ｎ選択フラグレジスタ８からの１／ｎ切
り替え信号線２０２で制御され、スペアライン１２に出
力され、受信側回路３のレシーバ４に入力される。
１０１は、１／ｎ選択フラグレジスタ８からの１／ｎ切
り替え信号線２０２で制御され、スペアライン１２に出
力され、受信側回路３のレシーバ４に入力される。
【００１３】レシーバ４に入力されたデータバス１１、
スペアライン１２のデータは、それぞれ１／２切り替え
回路５に接続されているデータ信号線１０２に出力され
る。
スペアライン１２のデータは、それぞれ１／２切り替え
回路５に接続されているデータ信号線１０２に出力され
る。
【００１４】１／２切り替え回路５に入力したデータ
は、１／２選択フラグレジスタ９からの１／２切り替え
信号線２０３で制御され、補正後データ信号線１０３に
出力される。
は、１／２選択フラグレジスタ９からの１／２切り替え
信号線２０３で制御され、補正後データ信号線１０３に
出力される。
【００１５】補正後データ信号線１０３からのデータ
は、パリティチェッカー６に入力され、パリティエラー
チェックを受け、データ信号線１０４と、制御信号線２
０１に出力される。
は、パリティチェッカー６に入力され、パリティエラー
チェックを受け、データ信号線１０４と、制御信号線２
０１に出力される。
【００１６】制御信号線２０１は、マイクロプロセッサ
１０に接続されており、制御信号線２０１の信号によっ
て１／ｎ選択フラグレジスタ８、１／２選択フラグレジ
スタ９をセットする。
１０に接続されており、制御信号線２０１の信号によっ
て１／ｎ選択フラグレジスタ８、１／２選択フラグレジ
スタ９をセットする。
【００１７】最初の送信時においては、１／２選択フラ
グレジスタ９からの１／２切り替え信号線２０３、１／
ｎ選択フラグレジスタ８からの１／ｎ切り替え信号線２
０２は、全てオフとなっているため、補正後データ線１
０３は、データ信号線１０１と同じ値となる。
グレジスタ９からの１／２切り替え信号線２０３、１／
ｎ選択フラグレジスタ８からの１／ｎ切り替え信号線２
０２は、全てオフとなっているため、補正後データ線１
０３は、データ信号線１０１と同じ値となる。
【００１８】補正後データ線１０３からのデータがパリ
ティチェッカー６へ入力されると、パリティチェッカー
６は、そのデータに誤りがあるかどうかを判定し、誤り
がなければ補正後データ線１０３の値をそのままデータ
信号線１０４に出力する。
ティチェッカー６へ入力されると、パリティチェッカー
６は、そのデータに誤りがあるかどうかを判定し、誤り
がなければ補正後データ線１０３の値をそのままデータ
信号線１０４に出力する。
【００１９】パリティチェッカー６で検出されなければ
図２に示すように、制御信号線２０１は、オフのままで
あり、処理は継続される。パリティチェッカー６でエラ
ーが検出された場合には、制御信号線２０１でマイクロ
プロセッサ１０にエラー発生を知らせる。
図２に示すように、制御信号線２０１は、オフのままで
あり、処理は継続される。パリティチェッカー６でエラ
ーが検出された場合には、制御信号線２０１でマイクロ
プロセッサ１０にエラー発生を知らせる。
【００２０】エラー発生を認識したマイクロプロセッサ
１０は、制御信号線２０４を介して１／ｎ選択フラグレ
ジスタ８、１／２選択フラグレジスタ９をセットする。
１／ｎ選択フラグレジスタ８と、１／２選択フラグレジ
スタ９とをセットすることにより、図２に示すように１
／ｎ切り替え回路７でデータバス１１中の０ｂｉｔ目の
データを、スペアライン１２を使用して受信側回路３に
送信する。
１０は、制御信号線２０４を介して１／ｎ選択フラグレ
ジスタ８、１／２選択フラグレジスタ９をセットする。
１／ｎ選択フラグレジスタ８と、１／２選択フラグレジ
スタ９とをセットすることにより、図２に示すように１
／ｎ切り替え回路７でデータバス１１中の０ｂｉｔ目の
データを、スペアライン１２を使用して受信側回路３に
送信する。
【００２１】受信側回路３では、１／２切り替え回路５
で０ｂｉｔ目のデータとスペアライン１２より送信され
てきたデータとを切り替えて補正後データをデータ線１
０３に出力する。パリティチェッカー６に入力した補正
後データ線１０３からのデータは、パリティチェックを
受け、エラーが検出されなければ図２に示すように処理
を続行させる。
で０ｂｉｔ目のデータとスペアライン１２より送信され
てきたデータとを切り替えて補正後データをデータ線１
０３に出力する。パリティチェッカー６に入力した補正
後データ線１０３からのデータは、パリティチェックを
受け、エラーが検出されなければ図２に示すように処理
を続行させる。
【００２２】再度、エラーが検出された場合には、マイ
クロプロセッサ１０の制御により、１ｂｉｔ目のデータ
をスペアライン１２で送信させ、１／２切り替え回路５
によりデータを切り替え補正後データとして出力させ
る。
クロプロセッサ１０の制御により、１ｂｉｔ目のデータ
をスペアライン１２で送信させ、１／２切り替え回路５
によりデータを切り替え補正後データとして出力させ
る。
【００２３】以上の動作をｎ−１回行ってもパリティエ
ラーが検出される場合には、データバス１１は正常であ
り、他の部分でエラーが発生していると考えられるため
処理を中断する。
ラーが検出される場合には、データバス１１は正常であ
り、他の部分でエラーが発生していると考えられるため
処理を中断する。
【００２４】
【発明の効果】以上説明したように本発明は、パリティ
チェッカーでエラーが検出された場合に、マイクロプロ
セッサでデータの０ｂｉｔ目から１／ｎ切り替え回路に
よりスペアバスを用いてデータ転送を行い、１／２切り
替え回路により固定故障位置のデータと切り替える動作
を順次繰り返すことにより正常なデータ送信を行うこと
ができる効果を有する。
チェッカーでエラーが検出された場合に、マイクロプロ
セッサでデータの０ｂｉｔ目から１／ｎ切り替え回路に
よりスペアバスを用いてデータ転送を行い、１／２切り
替え回路により固定故障位置のデータと切り替える動作
を順次繰り返すことにより正常なデータ送信を行うこと
ができる効果を有する。
【図１】本発明の一実施例をブロック図で示したもので
ある。
ある。
【図２】本発明の動作を説明するためのフローチャート
である。
である。
１ 送信側回路 ２ ドライバ ３ 受信側回路 ４ レシーバ ５ １／２切り替え回路 ６ パリティチェッカー ７ １／ｎ切り替え回路 ８ １／ｎ選択フラグレジスタ ９ １／２選択フラグレジスタ １０ マイクロプロセッサ １１ データバス １２ スペアライン １０１，１０２，１０４ データ信号線 １０３ 補正後データ信号線 ２０１，２０４ 制御信号線 ２０２ １／ｎ切り替え回路制御信号線 ２０３ １／２切り替え回路制御信号線
Claims (2)
- 【請求項１】 パリティチェッカーと、データバスと、
スペアラインと、ドライバ／レシーバと、１／ｎ切り替
え回路と、１／２切り替え回路と、マイクロプロセッサ
とを有するデータ転送処理装置であって、 パリティチェッカーは、パリティエラーの有無をチェッ
クするものであり、 データバスは、データ及びパリティチェック用付加ピッ
トをそれぞれ転送するものであり、 スペアラインは、データバスが障害をきたした時に代り
にデータ送信を行うものであり、 ドライバ／レシーバは、データバスへのデータの受け渡
しを行うものであり、 １／ｎ切り替え回路は、データバスとスペアラインとの
切り替えを行うものであり、 １／２切り替え回路は、データバスからのデータと、ス
ペアラインからのデータとの切り替えを行うものであ
り、 マイクロプロセッサは、パリティチェッカーでのパリテ
ィエラーの有無により、１／ｎ切り替え回路と１／２切
り替え回路との切替動作を制御するものであることを特
徴とするデータ転送処理装置。 - 【請求項２】 パリティチェッカーでエラーが検出され
た場合に、マイクロプロセッサでデータの０ｂｉｔから
１／ｎ切り替え回路によりスペアラインを用いてデータ
転送を行い、１／２切り替え回路により固定故障位置の
データと切替え、この動作を順次繰り返して正常なデー
タ送信を行う機能を有することを特徴とする請求項１に
記載のデータ転送処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234824A JPH0573343A (ja) | 1991-09-13 | 1991-09-13 | データ転送処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234824A JPH0573343A (ja) | 1991-09-13 | 1991-09-13 | データ転送処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573343A true JPH0573343A (ja) | 1993-03-26 |
Family
ID=16976961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234824A Pending JPH0573343A (ja) | 1991-09-13 | 1991-09-13 | データ転送処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8083007B2 (en) | 2008-04-10 | 2011-12-27 | Panasonic Electric Works Co., Ltd. | Electric power tool having speed reduction mechanism |
| US8978780B2 (en) | 2009-10-02 | 2015-03-17 | Robert Bosch Gmbh | Handheld power tool having a shiftable mechanism |
| US9089954B2 (en) | 2008-09-12 | 2015-07-28 | Robert Bosch Gmbh | Hand-held tool machine having a switchable mechanism |
-
1991
- 1991-09-13 JP JP3234824A patent/JPH0573343A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8083007B2 (en) | 2008-04-10 | 2011-12-27 | Panasonic Electric Works Co., Ltd. | Electric power tool having speed reduction mechanism |
| US9089954B2 (en) | 2008-09-12 | 2015-07-28 | Robert Bosch Gmbh | Hand-held tool machine having a switchable mechanism |
| US10005176B2 (en) | 2008-09-12 | 2018-06-26 | Robert Bosch Gmbh | Hand-held tool machine having a switchable mechanism |
| US8978780B2 (en) | 2009-10-02 | 2015-03-17 | Robert Bosch Gmbh | Handheld power tool having a shiftable mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1725941B1 (en) | Data communication module providing fault tolerance and increased stability | |
| JPS62274946A (ja) | 無瞬断切替回路 | |
| JPH0573343A (ja) | データ転送処理装置 | |
| JPH05235886A (ja) | 伝送端局装置の切替え方式 | |
| JPH04286239A (ja) | 通信装置 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| KR200317564Y1 (ko) | 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치 | |
| JPH06161912A (ja) | データバス制御方式 | |
| JP3049955B2 (ja) | 切替制御方式 | |
| JP4431262B2 (ja) | 制御装置 | |
| JPH06161911A (ja) | データ転送方式 | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JP2590721B2 (ja) | バス状態監視機能付バスイネーブル制御回路 | |
| JP2762276B2 (ja) | 通信ラインの二重化方式 | |
| JPS59160333A (ja) | ２重系伝送路切換装置 | |
| JP2658853B2 (ja) | 通信制御装置 | |
| JP2892821B2 (ja) | データ転送装置 | |
| JPH02234254A (ja) | データ転送回路 | |
| JP2550273Y2 (ja) | 通信装置 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JP2705417B2 (ja) | 伝送路監視切替え方式 | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
| KR20000016259U (ko) | 통신회선 보호용 송수신 장치 | |
| JPH05244128A (ja) | 通信二重化装置 |