JPH0573575U - 位相角トランスデューサ - Google Patents

Abstract

(57)【要約】 【目的】 測定電流が所定の大きさより小さくなったと
きに出力を制限する位相角トランスデューサの構成を簡
単にするように改良した位相角トランスデューサを提供
するにある。 【構成】 測定電圧を方形波に変換して方形波電圧とし
て出力する第１方形波変換手段と、測定電流を方形波に
変換して方形波電流として出力する第２方形波変換手段
と、先の方形波電圧と先の方形波電流とが入力されこれ
等の位相差に比例した方形波位相信号を出力するフリッ
プフロップ手段と、この方形波位相信号をこれに比例し
た直流電圧に変換する反転増幅手段と、この反転変換手
段と先のフリップフロップ手段との間に挿入され先の測
定電流が所定の値より小さくなったときに先の電圧変換
手段の出力を制限する制限手段とを具備するようにした
ものである。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、測定電圧と測定電流の位相角を測定する電力用の位相角トランスデ ューサに係り、特に、測定電流が所定の大きさより小さくなったときに出力を制 限する位相角トランスデューサの構成を簡単にするように改良した位相角トラン スデューサに関する。

【０００２】

【従来の技術】

図３は従来の位相角トランスデューサの構成を示すブロック図である。測定電 圧Ｖ_Mは測定端子１と２との間に印加され、トランスＴ_vで電圧変成されて_、所定 の大きさとして方形波変換回路ＲＣＶに出力される。

【０００３】 測定電流Ａ_Mは測定端子３と４との間に印加され、トランスＴ_iで電流変成され て所定の大きさの電圧とされて方形波変換回路ＲＣＡに出力される。

【０００４】 方形波変換回路ＲＣＶは、電圧変成された測定電圧Ｖ_Mをゼロクロス法などを 用いて方形波電圧Ｖ_VRに変換してフリップフロップＦＦのセット端子Ｓに出力す る。

【０００５】 方形波変換回路ＲＣＡも電流変成された測定電圧Ａ_Mをゼロクロス法などを用 いて方形波電圧Ｖ_ARに変換してフリップフロップＦＦのリセット端子Ｒに出力す る。

【０００６】 フリップフロップＦＦは、これらの方形波電圧Ｖ_VRとＶ_ARとの位相差に対応す る方形波電圧Ｖ_DRとこの反転電圧である方形波電圧＜Ｖ_DR＞に変換してそれぞれ 出力端Ｑと反転出力端＜Ｑ＞に出力する。

【０００７】 ＣＤＣは電流検出回路であり、この電流検出回路ＣＤＣは測定電流Ａ_Mが予め 決められた値である基準電圧Ｖ_rより小さくなったか否かを検出し、基準電圧Ｖ_r より小さくなったときにローレベルとなる制限信号Ｖ_C1を出力する。

【０００８】 方形波電圧Ｖ_DRはナンドゲートＧ₁の第１入力端に、その第２入力端には制限 信号Ｖ_C1がそれぞれ入力され、ナンドゲートＧ₁はこれらの論理演算を実行して 差動増幅器Ｑ₁の第１入力端に出力する。

【０００９】 方形波電圧＜Ｖ_DR＞はナンドゲートＧ₂の第１入力端に、その第２入力端には 制限信号Ｖ_C1がそれぞれ入力され、ナンドゲートＧ₂はこれらの論理演算を実行 して差動増幅器Ｑ₁の第２入力端に出力する。

【００１０】 差動増幅器Ｑ₁は演算増幅器ＯＡ₁、抵抗Ｒ₁、〜Ｒ₄で構成されている。演算増 幅器ＯＡ₁の反転入力端（−）はナンドゲートＧ₁の出力端と抵抗Ｒ₁で接続され ると共に演算増幅器ＯＡ₁の出力端５と抵抗Ｒ₂で接続されている。

【００１１】 また、演算増幅器ＯＡ₁の非反転入力端（＋）はナンドゲートＧ₂の出力端と抵 抗Ｒ₃で接続されると共に共通電位点ＣＯＭと抵抗Ｒ₄で接続されている。そして 、演算増幅器ＯＡ₁の出力端５に測定電圧Ｖ_Mと測定電流Ａ_Mとの位相差に対応す る直流電圧Ｖ_P1を得る。

【００１２】 以上の構成において、通常は、フリップフロップＦＦの出力端Ｑと反転出力端 ＜Ｑ＞に現れる測定電圧Ｖ_Mと測定電流Ａ_Mとの位相差に対応する方形波電圧Ｖ_DR とこれを反転した方形波電圧＜Ｖ_DR＞とがナンドゲートＧ₁とＧ₂を介して差動増 幅器Ｑ₁に出力される。

【００１３】 差動増幅器Ｑ₁はこれらのナンドゲートＧ₁とＧ₂の出力の差を差動増幅して出 力端５に測定電圧Ｖ_Mと測定電流Ａ_Mとの位相差に対応する直流電圧Ｖ_P1として出 力する。

【００１４】 しかし、測定電流Ａ_Mが所定の基準電圧Ｖ_rより低下したときは、電流検出回路 ＣＤＣがこれを検出して、制限信号Ｖ_C1をナンドゲートＧ₁とＧ₂に出力するので 、フリップフロップＦＦの出力の如何にかかわらず、ナンドゲートＧ₁とＧ₂の出 力は同一レベルでハイレベルに維持され、差動増幅器Ｑ₁はこれらの差を演算し て直流電圧Ｖ_P1をゼロとする。

【００１５】

【考案が解決しようとする課題】

しかしながら、以上のような位相角トランスデューサは測定電流Ａ_Mが所定の 基準電圧Ｖ_rより低下したときに電流検出回路ＣＤＣから出力される制限信号Ｖ_{C 1} を用いて２個のナンドゲートＧ₁とＧ₂をオフとするので、差動増幅器を必要と し、このため回路が複雑となり、また部品点数が多くなりコストアップの要因を 作るという問題がある。

【００１６】

【課題を解決するための手段】

本考案は、以上の課題を解決するための構成として、測定電圧を方形波に変換 して方形波電圧として出力する第１方形波変換手段と、測定電流を方形波に変換 して方形波電流として出力する第２方形波変換手段と、先の方形波電圧と先の方 形波電流とが入力されこれ等の位相差に比例した方形波位相信号を出力するフリ ップフロップ手段と、この方形波位相信号をこれに比例した直流電圧に変換する 反転増幅手段と、この反転変換手段と先のフリップフロップ手段との間に挿入さ れ先の測定電流が所定の値より小さくなったときに先の電圧変換手段の出力を制 限する制限手段とを具備するようにしたものである。

【００１７】

【作 用】

第１方形波変換手段は測定電圧を方形波に変換して方形波電圧として出力し、 第２方形波変換手段は測定電流を方形波に変換して方形波電流として出力する。 フリップフロップ手段は先の方形波電圧と先の方形波電流とが入力されこれ等 の位相差に比例した方形波位相信号を出力する。

【００１８】 そして、反転増幅手段はこの方形波位相信号をこれに比例した直流電圧に変換 する。一方、この反転変換手段と先のフリップフロップ手段との間に挿入された 制限手段は先の測定電流が所定の値より小さくなったときに先の電圧変換手段の 出力を制限する。

【００１９】

【実施例】

以下、本考案の実施例について図を用いて説明する。図１は本考案の１実施例 の構成を示すブロック図である。なお、図３に示す従来の位相角トランスデュー サと同一の機能を有する部分には、同一の符号を付して適宜にその説明を省略す る。

【００２０】 フリップフロップＦＦの出力端Ｑは、トライステートゲートＧ₃の入力端に接 続され、このトライステートゲートＧ₃の制御端は電流検出回路ＣＤＣの出力端 と接続されている。

【００２１】 トライステートゲートＧ₃の出力端は抵抗Ｒ₅で共通通電位点ＣＯＭに接続され ると共に抵抗Ｒ₆を介して非反転入力端（＋）が共通電位点ＣＯＭに接続された 演算増幅器ＯＡ₂の反転入力端（−）に接続されている。

【００２２】 この演算増幅器ＯＡ₂の反転入力端（−）と出力端との間には抵抗Ｒ₇とコンデ ンサＣ₁との並列回路が接続されている。

【００２３】 これ等の演算増幅器ＯＡ₂、抵抗Ｒ₅、抵抗Ｒ₇、コンデンサＣ₁などで反転増幅 器Ｑ₂を構成している。これ以外の回路は図３に示す位相角トランスデューサと ほぼ同様な構成である。

【００２４】 以上の構成において、通常の場合は、測定電圧Ｖ_Mと測定電流Ａ_Mとの位相差に 対応する方形波電圧Ｖ_DRがフリップフロップＦＦからトライステートゲートＧ₃ に出力される。反転増幅器Ｑ₂はこれを増幅・平滑して出力端５に直流電圧Ｖ_p2 として出力する。

【００２５】 次に、測定電流Ａ_Mが基準電圧Ｖ_rに対応する値より低下したときには、電流検 出回路ＣＤＣは制限信号Ｖ_C1をローレベルにするので、トライステートゲートＧ ₃ はオフとなり、抵抗Ｒ₅の両端の電圧はゼロになる。このため、反転増幅器Ｑ₂ の入力電圧はゼロとなり、反転増幅器Ｑ₂は直流電圧Ｖ_p2をゼロとする。

【００２６】 図３に示す構成では２個のゲートＧ₁、Ｇ₂を用い、また４本の高精度の抵抗Ｒ ₁ 〜Ｒ₄で構成される差動増幅器Ｑ₁を用いたのに比べて、この実施例では１個の ゲートＧ₃と２本の抵抗Ｒ₆、Ｒ₇を用いるだけで済むので、回路が簡略化され部 品点数を削減でき、コスト低減に寄与できる。

【００２７】 図２は本考案の他の実施例の要部を示すブロック図である。これはフリップフ ロップＦＦと反転増幅器Ｑ₂との間にトライステートゲートＧ₃の代りにアナログ スイッチＳＷを置き換えたものである。

【００２８】 このアナログスイッチＳＷは電流検出回路ＣＤＣから出力される制限信号Ｖ_C1 をインバータＧ₄を介して印加しこれによりその開閉が制御される。図１に示す 場合と同様に動作する。

【００２９】

【考案の効果】

以上、実施例と共に具体的に説明したように、従来は２個のゲートを用い、ま た４本の高精度の抵抗で構成される差動増幅器を用いたのに比べて、本考案によ れば１個のゲートと２本の抵抗を用いるだけで済むので、回路が簡略化され部品 点数を削減でき、コスト低減に寄与できる。

【図面の簡単な説明】

【図１】本考案の１実施例の構成を示すブロック図であ
る。

【図２】図１に示す実施例の変形実施例の構成を示すブ
ロック図である。

【図３】従来の位相角トランスデューサの構成を示すブ
ロック図である。

【符号の説明】

ＲＣＶ、ＲＣＡ 方形波変換回路 ＣＤＣ 電流検出回路 ＦＦ フリップフロップ Ｑ₁ 差動増幅器 Ｑ₂ 反転増幅器 Ｇ₁、Ｇ₂ ナンドゲート Ｇ₃ トライステートゲート

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】測定電圧を方形波に変換して方形波電圧と
   して出力する第１方形波変換手段と、測定電流を方形波
   に変換して方形波電流として出力する第２方形波変換手
   段と、前記方形波電圧と前記方形波電流とが入力されこ
   れ等の位相差に比例した方形波位相信号を出力するフリ
   ップフロップ手段と、この方形波位相信号をこれに比例
   した直流電圧に変換する反転増幅手段と、この反転変換
   手段と前記フリップフロップ手段との間に挿入され前記
   測定電流が所定の値より小さくなったときに前記電圧変
   換手段の出力を制限する制限手段とを具備することを特
   徴とする位相角トランスデューサ。