JPH0574108B2 - - Google Patents
Info
- Publication number
- JPH0574108B2 JPH0574108B2 JP30892987A JP30892987A JPH0574108B2 JP H0574108 B2 JPH0574108 B2 JP H0574108B2 JP 30892987 A JP30892987 A JP 30892987A JP 30892987 A JP30892987 A JP 30892987A JP H0574108 B2 JPH0574108 B2 JP H0574108B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- host
- channel control
- host computer
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、ホスト・コンピユータとデバイスと
を接続するＩ／Ｏチヤネル制御装置に関するもの
であり、特にデバイス側のデバイス・バス権を効
率よく獲得できるように改良を施したものであ
る。
を接続するＩ／Ｏチヤネル制御装置に関するもの
であり、特にデバイス側のデバイス・バス権を効
率よく獲得できるように改良を施したものであ
る。
＜従来の技術＞
従来の技術として、例えばマルチホストシステ
ムの例を第４図に示す。
ムの例を第４図に示す。
この図において、第１のホスト・コンピユータ
１と第２のホスト・コンピユータ２がそれぞれシ
ステム・バスＳ１，Ｓ２を介して第１、第２の
Ｉ／Ｏチヤネル制御装置（以下ホスト・アダプタ
と呼ぶ）３，４に接続され、更にホスト・アダプ
タ３，４は共有デバイス５が結合されるデバイ
ス・バスｂに接続される。尚、共有デバイス５は
ホスト・コンピユータ１，２の両方からアクセス
される。また、デバイス・バスｂは、SCSI
（Small Computer System Interface）バスを用
いる。
１と第２のホスト・コンピユータ２がそれぞれシ
ステム・バスＳ１，Ｓ２を介して第１、第２の
Ｉ／Ｏチヤネル制御装置（以下ホスト・アダプタ
と呼ぶ）３，４に接続され、更にホスト・アダプ
タ３，４は共有デバイス５が結合されるデバイ
ス・バスｂに接続される。尚、共有デバイス５は
ホスト・コンピユータ１，２の両方からアクセス
される。また、デバイス・バスｂは、SCSI
（Small Computer System Interface）バスを用
いる。
このようなシステムにおいて、第１のホスト・
コンピユータ１側から共有デバイス５へコマンド
起動をかける動作を次に説明する。
コンピユータ１側から共有デバイス５へコマンド
起動をかける動作を次に説明する。
第１のホスト・コンピユータ１はデバイス５に
対し、コマンドを送出するため、はじめにシステ
ム・バスＳ１を介して第１のホスト・アダプタ３
にデバイス・バスｂを獲得するように要求する。
（）。
対し、コマンドを送出するため、はじめにシステ
ム・バスＳ１を介して第１のホスト・アダプタ３
にデバイス・バスｂを獲得するように要求する。
（）。
第１のホスト・アダプタ３はデバイス・バスｂ
が使用中であるか否かをチエツクする。（）。
が使用中であるか否かをチエツクする。（）。
この例にあつては、第２のコンピユータ２に接
続される第２のホスト・アダプタ４によつてデバ
イス・バスｂが使用中（）であり、第１のホス
ト・アダプタ３はこの状況を確認し（）、デバ
イス・バスｂを獲得できかつた旨を第１のホス
ト・コンピユータ１へ通知し、第１のホスト・ア
ダプタ３はその動作を終了する（）。
続される第２のホスト・アダプタ４によつてデバ
イス・バスｂが使用中（）であり、第１のホス
ト・アダプタ３はこの状況を確認し（）、デバ
イス・バスｂを獲得できかつた旨を第１のホス
ト・コンピユータ１へ通知し、第１のホスト・ア
ダプタ３はその動作を終了する（）。
この通知を受け取つた第１のホスト・コンピユ
ータ１は内部のタイマをセツトし、このタイマの
カウント・アツプまで第１のホスト・アダプタ３
の指令を発し、からまでの手順を繰り返す。
タイマがカウント・アツプした場合は、第１のホ
スト・コンピユータ１はこのコマンド送信を諦め
るか、再びタイマをセツトして同様の動作を行
う。
ータ１は内部のタイマをセツトし、このタイマの
カウント・アツプまで第１のホスト・アダプタ３
の指令を発し、からまでの手順を繰り返す。
タイマがカウント・アツプした場合は、第１のホ
スト・コンピユータ１はこのコマンド送信を諦め
るか、再びタイマをセツトして同様の動作を行
う。
タイマがカウント・アツプする前に第２のホス
ト・アダプタ４によるデバイス・バスｂの使用が
終了すると、第１のホスト・アダプタ３は、の
動作でデバイス・バスｂが空きであることを確認
し、デバイス・バスｂの占有権を獲得し第１のホ
スト・コンピユータ１に通知し、第１のホスト・
コンピユータ１はデバイス５にコマンドを送信す
る（）。
ト・アダプタ４によるデバイス・バスｂの使用が
終了すると、第１のホスト・アダプタ３は、の
動作でデバイス・バスｂが空きであることを確認
し、デバイス・バスｂの占有権を獲得し第１のホ
スト・コンピユータ１に通知し、第１のホスト・
コンピユータ１はデバイス５にコマンドを送信す
る（）。
このようにして、第１のホスト・コンピユータ
１はデバイス５へコマンドを送信している。
１はデバイス５へコマンドを送信している。
＜発明が解決しようとする問題点＞
以上の従来のシステムにあつては、次のような
問題が発生していた。
問題が発生していた。
即ち、ホスト・コンピユータ側でデバイス・バ
スの空きを判定しなければならず、上記から
までの手順う繰り返すため、その負担が大とな
り、デバイス・バスが空きになつた状態をす早く
検出することができなかつた。
スの空きを判定しなければならず、上記から
までの手順う繰り返すため、その負担が大とな
り、デバイス・バスが空きになつた状態をす早く
検出することができなかつた。
本発明は以上の問題を解決するものであり、ホ
スト・コンピユータ側の負担を軽減するとともに
デバイス・バス空きの検出を速やかに行うことを
目的とする。
スト・コンピユータ側の負担を軽減するとともに
デバイス・バス空きの検出を速やかに行うことを
目的とする。
＜問題を解決するための手段＞
以上の問題を解決した本発明は、ホスト・アダ
プタ側でホスト・コンピユータの動作の一部を代
替するものであり、その構成は次の通りである。
プタ側でホスト・コンピユータの動作の一部を代
替するものであり、その構成は次の通りである。
即ち、本発明は、少なくとも２台以上のホス
ト・コンピユータの各々に対応して設けられ、対
応する前記ホスト・コンピユータが結合するシス
テム・バスに接続されるとともに、２台以上の前
記ホスト・コンピユータからアクセスされる共有
デバイスが結合するデバイス・バスに接続される
Ｉ／Ｏチヤネル制御装置において、前記システ
ム・バスを介して対応する前記ホスト・コンピユ
ータから与えられるデバイス・バス権獲得要求コ
マンドを保持するバツフアと、このデバイス・バ
ス権要求コマンドが与えられた際に前記デバイ
ス・バスが使用中か否かを判定する判定部と、前
記デバイス・バス権獲得要求コマンドが与えられ
た際に起動し前記デバイス・バスを獲得するまで
の監視時間が設定されるタイマとを有することを
特徴とするＩ／Ｏチヤネル制御装置である。
ト・コンピユータの各々に対応して設けられ、対
応する前記ホスト・コンピユータが結合するシス
テム・バスに接続されるとともに、２台以上の前
記ホスト・コンピユータからアクセスされる共有
デバイスが結合するデバイス・バスに接続される
Ｉ／Ｏチヤネル制御装置において、前記システ
ム・バスを介して対応する前記ホスト・コンピユ
ータから与えられるデバイス・バス権獲得要求コ
マンドを保持するバツフアと、このデバイス・バ
ス権要求コマンドが与えられた際に前記デバイ
ス・バスが使用中か否かを判定する判定部と、前
記デバイス・バス権獲得要求コマンドが与えられ
た際に起動し前記デバイス・バスを獲得するまで
の監視時間が設定されるタイマとを有することを
特徴とするＩ／Ｏチヤネル制御装置である。
＜作用＞
本発明のＩ／Ｏチヤネル制御装置は、ホスト・
コンピユータ側からデバイスへコマンド送信要求
が発生すると、このコマンドをバツフアに保持
し、タイマを起動してデバイス・バスが空いてい
るか否かの判定動作を開始する。バス空きを検出
した場合は直ちに保持しているコマンドをデバイ
ス側へ送信する。
コンピユータ側からデバイスへコマンド送信要求
が発生すると、このコマンドをバツフアに保持
し、タイマを起動してデバイス・バスが空いてい
るか否かの判定動作を開始する。バス空きを検出
した場合は直ちに保持しているコマンドをデバイ
ス側へ送信する。
＜実施例＞
第２図に本発明のＩ／Ｏチヤネル制御装置３を
用いたシステムの構成例を表わす。
用いたシステムの構成例を表わす。
この図において、１は第４図に示したものと同
一のホスト・コンピユータであり、内部にソフト
ウエアとしてデバイス・ドライバ１１、デバイ
ス・インターフエイス・ドライバ１２を有し、３
は本発明によるホスト・アダプタ即ちＩ／Ｏチヤ
ネル制御装置であり、デバイス・インターフエイ
ス３１とタイマ３２を有する。Ｓ１はホスト・コ
ンピユータ１とホスト・アダプタ３とを接続する
システム・バス、ｂはホスト・アダプタ３とデバ
イス５とを接続するデバイス・バスである。尚、
デバイス・バスｂとして、SCSIバスを用い、
Ｉ／Ｏチヤネル制御装置３はSCSIホスト・アダ
プタと呼ばれる。また、５はコマンド送信先のデ
バイスである。
一のホスト・コンピユータであり、内部にソフト
ウエアとしてデバイス・ドライバ１１、デバイ
ス・インターフエイス・ドライバ１２を有し、３
は本発明によるホスト・アダプタ即ちＩ／Ｏチヤ
ネル制御装置であり、デバイス・インターフエイ
ス３１とタイマ３２を有する。Ｓ１はホスト・コ
ンピユータ１とホスト・アダプタ３とを接続する
システム・バス、ｂはホスト・アダプタ３とデバ
イス５とを接続するデバイス・バスである。尚、
デバイス・バスｂとして、SCSIバスを用い、
Ｉ／Ｏチヤネル制御装置３はSCSIホスト・アダ
プタと呼ばれる。また、５はコマンド送信先のデ
バイスである。
第１図は本発明のＩ／Ｏチヤネル制御装置３の
詳しい構成図である。
詳しい構成図である。
このＩ／Ｏチヤネル制御装置は、システム・バ
スＳ１と結合するシステム・バス・インターフエ
イス３１１、デバイス・バスｂと結合するデバイ
ス・バス・インターフエイス３１２を有し、マイ
クロプロセツサMPU３１３に制御される。また、
MPU３１３はデバイス・バスｂの空きを検出す
る空き判定機能をフアームウエアに設けるととも
に、内部にホスト・コンピユータ１からのコマン
ドを保持するバツフアを有し（図示せず）、タイ
マ３２を制御する。
スＳ１と結合するシステム・バス・インターフエ
イス３１１、デバイス・バスｂと結合するデバイ
ス・バス・インターフエイス３１２を有し、マイ
クロプロセツサMPU３１３に制御される。また、
MPU３１３はデバイス・バスｂの空きを検出す
る空き判定機能をフアームウエアに設けるととも
に、内部にホスト・コンピユータ１からのコマン
ドを保持するバツフアを有し（図示せず）、タイ
マ３２を制御する。
さて、以上のように構成された本発明のＩ／Ｏ
チヤネル制御装置を用いたシステムの動作例を第
３図によつて説明する。
チヤネル制御装置を用いたシステムの動作例を第
３図によつて説明する。
ホスト・コンピユータ１はデバイス５側にコ
マンドを起動する。このとき、システム・バス
Ｓ１を介して（Ａ）このコマンドはホスト・ア
ダプタ３におけるMPU３１３内のバツフアに
保持される。
マンドを起動する。このとき、システム・バス
Ｓ１を介して（Ａ）このコマンドはホスト・ア
ダプタ３におけるMPU３１３内のバツフアに
保持される。
ホスト・アダプタ３は、直ちにデバイス・バ
スｂが空いているか否かを内部の判定部により
検出する。この時、ホスト・アダプタ３はホス
ト・コンピユータ１から送信された値をタイマ
３２にセツトし、タイマ３２を起動する（Ｉ）。
尚、このタイマ３２がカウント・アツブした際
はホスト・アダプタ３はデバイス・バス権獲得
を諦める。
スｂが空いているか否かを内部の判定部により
検出する。この時、ホスト・アダプタ３はホス
ト・コンピユータ１から送信された値をタイマ
３２にセツトし、タイマ３２を起動する（Ｉ）。
尚、このタイマ３２がカウント・アツブした際
はホスト・アダプタ３はデバイス・バス権獲得
を諦める。
ホスト・アダプタ３はデバイス・バスｂの状
態をみて、他のホスト・アダプタによりデバイ
ス・バスｂ使用中（状態Ｂ）の場合は、このこ
と（バスフリー）を確認する。
態をみて、他のホスト・アダプタによりデバイ
ス・バスｂ使用中（状態Ｂ）の場合は、このこ
と（バスフリー）を確認する。
〜はデバイス・バスｂ使用中であり、，
の動作の繰り返しである。
の動作の繰り返しである。
の問い合わせに対する応答はバスフリーで
あり、次の手順を実行する。
あり、次の手順を実行する。
他ホスト・アダプタによるデバイス・バスｂ
の使用が終了したため、ホスト・アダプタ３は
デバイス・バス権を獲得でき、バツフアに保持
していたコマンドをデバイス５側へ送信する。
の使用が終了したため、ホスト・アダプタ３は
デバイス・バス権を獲得でき、バツフアに保持
していたコマンドをデバイス５側へ送信する。
この図で状態Ｃは、ホスト・アダプタ３がデバ
イス・バスｂを獲得した状態を表わし、状態Ｄは
デバイス５が送信されたコマンドを処理している
状態を表わす。
イス・バスｂを獲得した状態を表わし、状態Ｄは
デバイス５が送信されたコマンドを処理している
状態を表わす。
もしもデバイス・バスｂが他のホスト・アダプ
タによつて使用されていない場合は、第３図にお
けるからの手順が省略される。
タによつて使用されていない場合は、第３図にお
けるからの手順が省略される。
このように、本発明のＩ／Ｏチヤネル制御装置
は、ホスト・コンピユータから起動を受けると、
コマンドを保持してタイマをセツトし、タイマの
カウント・アツプまでデバイス・バスの空き状態
を監視し、空きを検出すると、保持しているコマ
ンドをデバイスへ送信するため高速にバス空きを
検出でき、その間ホスト・コンピユータは他の処
理を実行でき、この動作に煩わされることなく、
その負担が軽減される。
は、ホスト・コンピユータから起動を受けると、
コマンドを保持してタイマをセツトし、タイマの
カウント・アツプまでデバイス・バスの空き状態
を監視し、空きを検出すると、保持しているコマ
ンドをデバイスへ送信するため高速にバス空きを
検出でき、その間ホスト・コンピユータは他の処
理を実行でき、この動作に煩わされることなく、
その負担が軽減される。
＜発明の効果＞
以上述べたように、本発明のＩ／Ｏチヤネル制
御装置によれば、従来ホスト・コンピユータが行
つていたデバイス・バスの監視動作をＩ／Ｏチヤ
ネル制御装置が行うとともにデバイス・バス使用
中の時の再試行動作もＩ／Ｏチヤネル制御装置側
で行うので、ホスト・コンピユータ側の負担を軽
減するとともに、デバイス・バス空きの検出を速
やかに行うことができる。
御装置によれば、従来ホスト・コンピユータが行
つていたデバイス・バスの監視動作をＩ／Ｏチヤ
ネル制御装置が行うとともにデバイス・バス使用
中の時の再試行動作もＩ／Ｏチヤネル制御装置側
で行うので、ホスト・コンピユータ側の負担を軽
減するとともに、デバイス・バス空きの検出を速
やかに行うことができる。
第１図は本発明を実施したＩ／Ｏチヤネル制御
装置の構成図、第２図は本発明装置を用いたシス
テムを表わす図、第３図は本発明装置を用いた場
合の動作を説明するための図、第４図は従来の
Ｉ／Ｏチヤネル制御装置を用いたシステムを表わ
す図である。 １……第１のホスト・コンピユータ、２……第
２のホスト・コンピユータ、３……第１のホス
ト・アダプタ、３１……デバイス・インターフエ
イス、３１１……システム・バス・インターフエ
イス、３１２……デバイス・バス・インターフエ
イス、３１３……マイクロプロセツサMPU、３
２……タイマ、４……第２のホスト・アダプタ、
５……デバイス、Ｓ１，Ｓ２……システム・バ
ス、ｂ……デバイス・バス。
装置の構成図、第２図は本発明装置を用いたシス
テムを表わす図、第３図は本発明装置を用いた場
合の動作を説明するための図、第４図は従来の
Ｉ／Ｏチヤネル制御装置を用いたシステムを表わ
す図である。 １……第１のホスト・コンピユータ、２……第
２のホスト・コンピユータ、３……第１のホス
ト・アダプタ、３１……デバイス・インターフエ
イス、３１１……システム・バス・インターフエ
イス、３１２……デバイス・バス・インターフエ
イス、３１３……マイクロプロセツサMPU、３
２……タイマ、４……第２のホスト・アダプタ、
５……デバイス、Ｓ１，Ｓ２……システム・バ
ス、ｂ……デバイス・バス。
Claims (1)
- １ 少なくとも２台以上のホスト・コンピユータ
の各々に対応して設けられ、対応する前記ホス
ト・コンピユータが結合するシステム・バスに接
続されるとともに、２台以上の前記ホスト・コン
ピユータからアクセスされる共有デバイスが結合
するデバイス・バスに接続されるＩ／Ｏチヤネル
制御装置において、前記システム・バスを介して
対応する前記ホスト・コンピユータから与えられ
るデバイス・バス権獲得要求コマンドを保持する
バツフアと、このデバイス・バス権要求コマンド
が与えられた際に前記デバイス・バスが使用中か
否かを判定する判定部と、前記デバイス・バス権
獲得要求コマンドが与えられた際に起動し前記デ
バイス・バスを獲得するまでの監視時間が設定さ
れるタイマとを有することを特徴とするＩ／Ｏチ
ヤネル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892987A JPH01149155A (ja) | 1987-12-07 | 1987-12-07 | Ｉ／ｏチャネル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892987A JPH01149155A (ja) | 1987-12-07 | 1987-12-07 | Ｉ／ｏチャネル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149155A JPH01149155A (ja) | 1989-06-12 |
| JPH0574108B2 true JPH0574108B2 (ja) | 1993-10-15 |
Family
ID=17986977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30892987A Granted JPH01149155A (ja) | 1987-12-07 | 1987-12-07 | Ｉ／ｏチャネル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149155A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838991A (en) * | 1994-12-29 | 1998-11-17 | International Business Machines Corporation | Preemptable idle time activities for constant data delivery by determining whether initiating a host command will conflict with an idle time activity being executed |
| GB0408876D0 (en) * | 2004-04-21 | 2004-05-26 | Level 5 Networks Ltd | User-level stack |
| JP4996929B2 (ja) * | 2007-01-17 | 2012-08-08 | 株式会社日立製作所 | 仮想計算機システム |
-
1987
- 1987-12-07 JP JP30892987A patent/JPH01149155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01149155A (ja) | 1989-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002297336A (ja) | プリンタシステム | |
| US5961624A (en) | Connection apparatus which facilitates conflict-free interfacing between host apparatuses and one or more peripherals | |
| JPH07210500A (ja) | データ転送制御装置 | |
| JPH0574108B2 (ja) | ||
| JP2809187B2 (ja) | 割込み線共有回路および割込み線共有方法 | |
| JP2836081B2 (ja) | ディスク制御回路 | |
| JP3033081B2 (ja) | コンソ−ル接続方式 | |
| US6957361B2 (en) | Method, system, and program for error handling in a dual adaptor system | |
| JP3176472B2 (ja) | データ転送方式 | |
| JPH0512823Y2 (ja) | ||
| JP3050148B2 (ja) | ２重化情報処理装置 | |
| JPH09185441A (ja) | パラレルインタフェース回路 | |
| JPH01147652A (ja) | バス制御装置 | |
| JP2809164B2 (ja) | 双方向データ通信システム | |
| JP4499909B2 (ja) | 多重化記憶制御装置 | |
| JP2679677B2 (ja) | Ｓｃｓｉ制御装置 | |
| JPS6220584B2 (ja) | ||
| JPS6229830B2 (ja) | ||
| JPH06103116A (ja) | 動作時間監視処理方式 | |
| JPH06149728A (ja) | Ｉ／ｏバス拡張装置およびその制御方法 | |
| JPH04111636U (ja) | ホストアダプタ装置 | |
| JPH07104821B2 (ja) | データ転送制御方式 | |
| JPH11149353A (ja) | 印刷制御装置 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JPS6368958A (ja) | デ−タ転送装置 |