JPH0574292B2 - - Google Patents
Info
- Publication number
- JPH0574292B2 JPH0574292B2 JP60236457A JP23645785A JPH0574292B2 JP H0574292 B2 JPH0574292 B2 JP H0574292B2 JP 60236457 A JP60236457 A JP 60236457A JP 23645785 A JP23645785 A JP 23645785A JP H0574292 B2 JPH0574292 B2 JP H0574292B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- counter
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
（発明の利用分野）
本発明は、ユーザーの電源スイツチの切り忘れ
を防止するために、電源スイツチがオンされてか
ら一定時間使用されない時に電源を自動的にオフ
する機能を持つ電源装置の改良に関するものであ
る。
を防止するために、電源スイツチがオンされてか
ら一定時間使用されない時に電源を自動的にオフ
する機能を持つ電源装置の改良に関するものであ
る。
（発明の背景）
第３図に、電子閃光装置（以下ストロボと記
す）１に用いられる、切り忘れ防止回路を備えた
従来の電源装置を示す。２は乾電池、３は電源ス
イツチ、４はストロボ１への電源供給を自動的に
オンオフ制御するためのスイツチングトランジス
タ、５，６は抵抗である。７はキヤパタシ、８，
９は抵抗で、これらは、電源電圧立ち上がり時に
カウンタ１０をリセツトするパワーアツプクリア
回路を構成している。１１はトランジスタで、カ
ウンタ１０の出力端子OUTの電圧がハイレベル
の時オンする。１２は抵抗、１３はスイツチング
トランジスタ４がオフした後再起動するためのス
イツチ、１４はストロボ１においてユーザーが何
らかの操作、例えばテスト発光などを行つた時に
オンするトランジスタ、１５はカウンタ１０のリ
セツト端子RSに接続されたオアゲート、１６は
抵抗、１７はクロツクを発生する発振装置であ
る。
す）１に用いられる、切り忘れ防止回路を備えた
従来の電源装置を示す。２は乾電池、３は電源ス
イツチ、４はストロボ１への電源供給を自動的に
オンオフ制御するためのスイツチングトランジス
タ、５，６は抵抗である。７はキヤパタシ、８，
９は抵抗で、これらは、電源電圧立ち上がり時に
カウンタ１０をリセツトするパワーアツプクリア
回路を構成している。１１はトランジスタで、カ
ウンタ１０の出力端子OUTの電圧がハイレベル
の時オンする。１２は抵抗、１３はスイツチング
トランジスタ４がオフした後再起動するためのス
イツチ、１４はストロボ１においてユーザーが何
らかの操作、例えばテスト発光などを行つた時に
オンするトランジスタ、１５はカウンタ１０のリ
セツト端子RSに接続されたオアゲート、１６は
抵抗、１７はクロツクを発生する発振装置であ
る。
以下、第３図の電源装置の動作を説明する。電
源スイツチ３をオンすると、キヤパシタ７、抵抗
８，９からなるパワーアツプクリア回路の出力が
オアゲート１５を介してカウンタ１０のリセツト
端子RSに入力して、カウンタ１０がリセツトさ
れ、カウンタ１０の出力電圧がハイレベルとな
る。それによりトランジスタ１１がオンし、スイ
ツチングトランジスタ４がオンする。スイツチン
グトランジスタ４のオンによつて発振装置１７が
発振を開始し、カウンタ１０がカウント動作を開
始する。
源スイツチ３をオンすると、キヤパシタ７、抵抗
８，９からなるパワーアツプクリア回路の出力が
オアゲート１５を介してカウンタ１０のリセツト
端子RSに入力して、カウンタ１０がリセツトさ
れ、カウンタ１０の出力電圧がハイレベルとな
る。それによりトランジスタ１１がオンし、スイ
ツチングトランジスタ４がオンする。スイツチン
グトランジスタ４のオンによつて発振装置１７が
発振を開始し、カウンタ１０がカウント動作を開
始する。
この後、ストロボ１の発光動作が行われると、
それによつてトランジスタ１４がオンするため、
カウンタ１０がリセツトされ、その時点から新た
にカウント動作を開始する。ところが、カウンタ
１０がカウンタ動作を開始してからあらかじめ定
められた一定時間が経過しても、ストロボ１の発
光動作が行われないと、その時点でカウンタ１０
の出力電圧がロールベルとなる。すると、トラン
ジスタ１１がオフし、それによつてスイツチング
トランジスタ４がオフするため、ストロボ１への
電源供給がストツプし、電源スイツチ３の切り忘
れによる電源の無駄な消費を防止することができ
る。この後再びストロボ１へ電源を供給するに
は、スイツチ１３をオンすればよい。
それによつてトランジスタ１４がオンするため、
カウンタ１０がリセツトされ、その時点から新た
にカウント動作を開始する。ところが、カウンタ
１０がカウンタ動作を開始してからあらかじめ定
められた一定時間が経過しても、ストロボ１の発
光動作が行われないと、その時点でカウンタ１０
の出力電圧がロールベルとなる。すると、トラン
ジスタ１１がオフし、それによつてスイツチング
トランジスタ４がオフするため、ストロボ１への
電源供給がストツプし、電源スイツチ３の切り忘
れによる電源の無駄な消費を防止することができ
る。この後再びストロボ１へ電源を供給するに
は、スイツチ１３をオンすればよい。
ここで注目すべき点は、カウンタ１０に対して
スイツチングトランジスタ４より電源側から電源
を供給しているという点である。すなわち、スイ
ツチングトランジスタ４がオフでも、カウンタ１
０には電源が供給されているわけである。カウン
タ１０には、常時通電されてもエネルギーロスを
少なくするため、通常CMOS等の超低消費電流
のものが用いられているが、それでも長期的にみ
ると、かなりのエネルギーロスとなる。
スイツチングトランジスタ４より電源側から電源
を供給しているという点である。すなわち、スイ
ツチングトランジスタ４がオフでも、カウンタ１
０には電源が供給されているわけである。カウン
タ１０には、常時通電されてもエネルギーロスを
少なくするため、通常CMOS等の超低消費電流
のものが用いられているが、それでも長期的にみ
ると、かなりのエネルギーロスとなる。
スイツチングトランジスタ４がオフの間、すな
わちストロボ１が通電されていない間は、カウン
タ１０にも通電されず、エネルギー消費が一切な
されないようにするためには、カウンタ１０の電
源入力端子をスイツチングトランジスタ４のコレ
クタ側に接続すれば良い。しかし、従来形である
第３図の回路において、単にカウンタ１０の電源
をスイツチングトランジスタ４のコレクタ側から
とるように変更しただけでは、次のような不都合
が生じる。すなわち、一般的にカウンタはフリツ
プフロツプで構成されているため、電源が低下し
てある電圧値以下になると、動作が不安定とな
り、出力が不定となる。従つて、この時ロールベ
ルであるべきカウンタ１０の出力電圧がハイレベ
ルになることがあり、ハイレベルになると、トラ
ンジスタ１１がオンし、それによつてスイツチン
グトランジスタ４がオンするため、せつかく切り
忘れによるエネルギーロスを防ぐためいつたんス
トツプされたストロボ１への電源供給が行われて
しまうわけである。このように、単にカウンタ１
０の電源をスイツチングトランジスタ４のコレク
タ側からとるようにしただけでは、正常な切り忘
れ防止動作ができない。
わちストロボ１が通電されていない間は、カウン
タ１０にも通電されず、エネルギー消費が一切な
されないようにするためには、カウンタ１０の電
源入力端子をスイツチングトランジスタ４のコレ
クタ側に接続すれば良い。しかし、従来形である
第３図の回路において、単にカウンタ１０の電源
をスイツチングトランジスタ４のコレクタ側から
とるように変更しただけでは、次のような不都合
が生じる。すなわち、一般的にカウンタはフリツ
プフロツプで構成されているため、電源が低下し
てある電圧値以下になると、動作が不安定とな
り、出力が不定となる。従つて、この時ロールベ
ルであるべきカウンタ１０の出力電圧がハイレベ
ルになることがあり、ハイレベルになると、トラ
ンジスタ１１がオンし、それによつてスイツチン
グトランジスタ４がオンするため、せつかく切り
忘れによるエネルギーロスを防ぐためいつたんス
トツプされたストロボ１への電源供給が行われて
しまうわけである。このように、単にカウンタ１
０の電源をスイツチングトランジスタ４のコレク
タ側からとるようにしただけでは、正常な切り忘
れ防止動作ができない。
（発明の目的）
本発明の目的は、上述した問題点を解決し、切
り忘れ防止のために所定時間経過後に負荷及びタ
イマ回路への給電をオフにするに際して電源電圧
が過渡的に低下していく過程で、最低動作保証電
圧以下となつてタイマ回路が誤動作しても、スイ
ツチング手段をオフのまま保持し、負荷への給電
が再開されることを防止することができる電源装
置を提供することである。
り忘れ防止のために所定時間経過後に負荷及びタ
イマ回路への給電をオフにするに際して電源電圧
が過渡的に低下していく過程で、最低動作保証電
圧以下となつてタイマ回路が誤動作しても、スイ
ツチング手段をオフのまま保持し、負荷への給電
が再開されることを防止することができる電源装
置を提供することである。
（発明の特徴）
この目的を達成するために、本発明は、タイマ
回路へ印加される電圧を検出し、該電圧がタイマ
回路の最低動作保証電圧以上に設定された所定電
圧より低い値を示した時に検知出力を発生する電
圧検知手段と、該検知出力によりスイツチング手
段をタイマ回路出力とは関係なくオフにする誤動
作防止手段とを設けたことを特徴とする。
回路へ印加される電圧を検出し、該電圧がタイマ
回路の最低動作保証電圧以上に設定された所定電
圧より低い値を示した時に検知出力を発生する電
圧検知手段と、該検知出力によりスイツチング手
段をタイマ回路出力とは関係なくオフにする誤動
作防止手段とを設けたことを特徴とする。
（発明の実施例）
以下、本発明を図示の実施例に基づいて詳細に
説明する。
説明する。
第１図は、本発明の一実施例を示す回路図であ
る。第１図中、第３図と同一の部分は同一符号に
て示し、説明は省略する。抵抗１８，１９及びト
ランジスタ２０からなる回路部分は、再起動用の
スイツチ１３をオンした時、または、ストロボの
テスト発光などによつてトランジスタ１４がオン
した時に、トランジスタ２０がオンし、それによ
つてスイツチングトランジスタ４をオンするよう
に構成されている。ツエナーダイオード２１、抵
抗２２，２３、トランジスタ２４は、ツエナーダ
イオード２１及び抵抗２３への印加電圧が、カウ
ンタ１０の最低動作保証電圧より若干高い値にな
ると、トランジスタ２４がオンするように構成さ
れている。２５，２６は抵抗、２７はトランジス
タで、トランジスタ２７は、トランジスタ２４が
オンのときオフし、オフの時オンする。
る。第１図中、第３図と同一の部分は同一符号に
て示し、説明は省略する。抵抗１８，１９及びト
ランジスタ２０からなる回路部分は、再起動用の
スイツチ１３をオンした時、または、ストロボの
テスト発光などによつてトランジスタ１４がオン
した時に、トランジスタ２０がオンし、それによ
つてスイツチングトランジスタ４をオンするよう
に構成されている。ツエナーダイオード２１、抵
抗２２，２３、トランジスタ２４は、ツエナーダ
イオード２１及び抵抗２３への印加電圧が、カウ
ンタ１０の最低動作保証電圧より若干高い値にな
ると、トランジスタ２４がオンするように構成さ
れている。２５，２６は抵抗、２７はトランジス
タで、トランジスタ２７は、トランジスタ２４が
オンのときオフし、オフの時オンする。
第２図は、第１図の回路の動作を表すタイミン
グチヤートである。この第２図に基づいて、第１
図の実施例の動作を説明する。まず時刻t0におい
て、スイツチ１３がオンされると、トランジスタ
２０がそれによりオンし、スイツチングトランジ
スタ４がオンして、カウンタ１０及び発振装置１
７電源電圧Vccの供給が開始される。電源電圧Vcc
の足り立がり方は第２図に示した通りで、時刻t1
に、電源電圧VccがV1、すなわちトランジスタ２
７のベース・エミツタ電圧VBEに達すると、トラ
ンジスタ２７がオンする。次いで時刻t2に電源電
圧Vccはカウンタ１０の最低動作保証電圧V2に達
する。キヤパシタ７、抵抗８，９からなるパワー
アツプクリア回路（PUC）の出力は、時刻t0から
立ち上がりはじめているが、この時刻t2で出力が
オアゲート１５の出力をハイレベルにするに十分
な値に達する。これによつてオアゲート１５の出
力がカウンタ１０をリセツトし、カウンタ１０の
出力電圧（OUT）がハイレベルとなる。この時
点から、カウンタ１０は新たにカウント動作を開
始する。なお、時刻t2までの、オアゲート１５の
出力及びカウンタ１０の出力は不定である。
グチヤートである。この第２図に基づいて、第１
図の実施例の動作を説明する。まず時刻t0におい
て、スイツチ１３がオンされると、トランジスタ
２０がそれによりオンし、スイツチングトランジ
スタ４がオンして、カウンタ１０及び発振装置１
７電源電圧Vccの供給が開始される。電源電圧Vcc
の足り立がり方は第２図に示した通りで、時刻t1
に、電源電圧VccがV1、すなわちトランジスタ２
７のベース・エミツタ電圧VBEに達すると、トラ
ンジスタ２７がオンする。次いで時刻t2に電源電
圧Vccはカウンタ１０の最低動作保証電圧V2に達
する。キヤパシタ７、抵抗８，９からなるパワー
アツプクリア回路（PUC）の出力は、時刻t0から
立ち上がりはじめているが、この時刻t2で出力が
オアゲート１５の出力をハイレベルにするに十分
な値に達する。これによつてオアゲート１５の出
力がカウンタ１０をリセツトし、カウンタ１０の
出力電圧（OUT）がハイレベルとなる。この時
点から、カウンタ１０は新たにカウント動作を開
始する。なお、時刻t2までの、オアゲート１５の
出力及びカウンタ１０の出力は不定である。
電源電圧Vccがさらに立ち上がつて時刻t3にお
いてツエナーダイオード２１のツエナー電圧VZ
とトランジスタ２４のベース・エミツタ電圧V′BE
の和V3に等しくなると、その時点でトランジス
タ２４がオンする。すると、トランジスタ２７が
オフし、トランジスタ１１がオンする。その後、
電源電圧Vccはさらに立ち上がり、電圧V3より若
干高い値で安定する。時刻t4においてスイツチ１
３をオフすると、オアゲート１５の出力がローレ
ベルとなり、またトランジスタ２０がオフされ
る。しかし、この時トランジスタ１１はオンのま
まであるためスイツチングトランジスタ４はオフ
せず、カウンタ１０、発振装置１７への電源電圧
Vccの供給は続行される。
いてツエナーダイオード２１のツエナー電圧VZ
とトランジスタ２４のベース・エミツタ電圧V′BE
の和V3に等しくなると、その時点でトランジス
タ２４がオンする。すると、トランジスタ２７が
オフし、トランジスタ１１がオンする。その後、
電源電圧Vccはさらに立ち上がり、電圧V3より若
干高い値で安定する。時刻t4においてスイツチ１
３をオフすると、オアゲート１５の出力がローレ
ベルとなり、またトランジスタ２０がオフされ
る。しかし、この時トランジスタ１１はオンのま
まであるためスイツチングトランジスタ４はオフ
せず、カウンタ１０、発振装置１７への電源電圧
Vccの供給は続行される。
時刻t2にカウンタ１０がカウント動作を新たに
開始してから一定時間内の時刻t5にストロボ１に
おいてテスト発光などの動作が時刻t6にわたつて
行われた場合、この間トランジスタ１４がオン
し、オアゲート１５の出力が再びハイレベルとな
るため、カウンタ１０は再びリセツトされて、時
刻t6からまた新たにカウント動作を開始する。な
お、トランジスタ１４のオンによりトランジスタ
２０も再びオンするが、時刻t6にトランジスタ１
４がオフするため、トランジスタ２０もオフす
る。
開始してから一定時間内の時刻t5にストロボ１に
おいてテスト発光などの動作が時刻t6にわたつて
行われた場合、この間トランジスタ１４がオン
し、オアゲート１５の出力が再びハイレベルとな
るため、カウンタ１０は再びリセツトされて、時
刻t6からまた新たにカウント動作を開始する。な
お、トランジスタ１４のオンによりトランジスタ
２０も再びオンするが、時刻t6にトランジスタ１
４がオフするため、トランジスタ２０もオフす
る。
時刻t6にカウンタ１０がカウント動作を再び新
たに開始してから、ストロボ１が全く使用されな
いまま一定時間が経過して時刻t7になると、カウ
ンタ１０の出力電圧がローレベルとなり、それに
よつてトランジスタ１１がオフされる。この時、
トランジスタ２０もオフであるから、スイツチン
グトランジスタ２４がオフされ、この時点からカ
ウンタ１０及び発振装置１７に供給される電源電
圧Vccが第２図に示した通り低下してゆく。まず
時刻t8において電源電圧Vccが電圧V3、すなわち
ツエナーダイオード２１ツエナー電圧VZとトラ
ンジスタ２４のベース・エミツタ電圧V′BEの和ま
で低下すると、トランジスタ２４がオフし、トラ
ンジスタ２７がオンする。次いで時刻t9において
電源電圧Vccが電圧V2、すなわちカウンタ１０の
最低動作保証電圧まで低下すると、この時点か
ら、カウンタ１０の出力電圧及びオアゲート１５
の出力電圧が不定となつてしまう。ところが仮に
本来ローレベルであるべきカウンタ１０の出力電
圧がハイレベルとなつても、この時トランジスタ
２７がオンしているため、トランジスタ１１はオ
フのままであつて、スイツチングトランジスタ４
がオンとなることはなく、カウンタ１０の出力電
圧が不定となつたことによつて再びカウンタ１０
及び発振装置１７に無駄な電源電圧Vccの供給が
なされることはない。
たに開始してから、ストロボ１が全く使用されな
いまま一定時間が経過して時刻t7になると、カウ
ンタ１０の出力電圧がローレベルとなり、それに
よつてトランジスタ１１がオフされる。この時、
トランジスタ２０もオフであるから、スイツチン
グトランジスタ２４がオフされ、この時点からカ
ウンタ１０及び発振装置１７に供給される電源電
圧Vccが第２図に示した通り低下してゆく。まず
時刻t8において電源電圧Vccが電圧V3、すなわち
ツエナーダイオード２１ツエナー電圧VZとトラ
ンジスタ２４のベース・エミツタ電圧V′BEの和ま
で低下すると、トランジスタ２４がオフし、トラ
ンジスタ２７がオンする。次いで時刻t9において
電源電圧Vccが電圧V2、すなわちカウンタ１０の
最低動作保証電圧まで低下すると、この時点か
ら、カウンタ１０の出力電圧及びオアゲート１５
の出力電圧が不定となつてしまう。ところが仮に
本来ローレベルであるべきカウンタ１０の出力電
圧がハイレベルとなつても、この時トランジスタ
２７がオンしているため、トランジスタ１１はオ
フのままであつて、スイツチングトランジスタ４
がオンとなることはなく、カウンタ１０の出力電
圧が不定となつたことによつて再びカウンタ１０
及び発振装置１７に無駄な電源電圧Vccの供給が
なされることはない。
さらに電源電圧Vccが低下して、時刻t10におい
て、電圧V1すなわちトランジスタ２７のベー
ス・エミツタ電圧VBEまで達すると、その時点で
トランジスタ２７がオフとなる。従つて、時刻
t10以降は、カウンタ１０の不安定な出力によつ
てトランジスタ１１がオンし、スイツチングトラ
ンジスタ４がオンする可能性がないとはいえない
わけだが、現実問題としてVBE0.6V程度である
から、このような低電圧下においてはカウンタ１
０は当然既に不動作状態になつており、時刻t10
以降に再びスイツチングトランジスタ４がオンす
るようなことは考えられず、実用上何ら問題はな
い。
て、電圧V1すなわちトランジスタ２７のベー
ス・エミツタ電圧VBEまで達すると、その時点で
トランジスタ２７がオフとなる。従つて、時刻
t10以降は、カウンタ１０の不安定な出力によつ
てトランジスタ１１がオンし、スイツチングトラ
ンジスタ４がオンする可能性がないとはいえない
わけだが、現実問題としてVBE0.6V程度である
から、このような低電圧下においてはカウンタ１
０は当然既に不動作状態になつており、時刻t10
以降に再びスイツチングトランジスタ４がオンす
るようなことは考えられず、実用上何ら問題はな
い。
このように、本実施例を用いれば、カウンタ１
０の出力電圧が不定となつても、確実にストロボ
１、カウンタ１０、発振装置１７への電源電圧
Vccの供給をストツプすることができ、エネルギ
ーロスを防ぐことができる。それとともに、カウ
ンタ１０におけるエネルギーロスがなくなること
により、従来CMOS等の超低消費電流のものに
限定されていたカウンタ１０に、設定時間の長い
ものなど、消費電流の大きいものなどを使用する
こともできるようになり、回路設計の自由度を大
きくするという長所も生じる。
０の出力電圧が不定となつても、確実にストロボ
１、カウンタ１０、発振装置１７への電源電圧
Vccの供給をストツプすることができ、エネルギ
ーロスを防ぐことができる。それとともに、カウ
ンタ１０におけるエネルギーロスがなくなること
により、従来CMOS等の超低消費電流のものに
限定されていたカウンタ１０に、設定時間の長い
ものなど、消費電流の大きいものなどを使用する
こともできるようになり、回路設計の自由度を大
きくするという長所も生じる。
（発明と実施例との対応）
第１図の実施例において、スイツチングトラン
ジスタ４が本発明のスイツチ手段に、カウンタ１
０がタイマ回路に、ツエナーダイオード２１、抵
抗２２，２３，２６及びトランジスタ２４が電圧
検知手段に、トランジスタ２７及び抵抗２５が誤
動作防止手段に、オアゲート１５のハイレベルの
信号が計時開始信号に、カウンタ１０のハイレベ
ルの出力電圧が第１の信号に、カウンタ１０のロ
ーレベルの出力電圧が第２の信号に、それぞれ相
当する。
ジスタ４が本発明のスイツチ手段に、カウンタ１
０がタイマ回路に、ツエナーダイオード２１、抵
抗２２，２３，２６及びトランジスタ２４が電圧
検知手段に、トランジスタ２７及び抵抗２５が誤
動作防止手段に、オアゲート１５のハイレベルの
信号が計時開始信号に、カウンタ１０のハイレベ
ルの出力電圧が第１の信号に、カウンタ１０のロ
ーレベルの出力電圧が第２の信号に、それぞれ相
当する。
（変形例）
第１図の実施例においては、スイツチング手段
としてスイツチングトランジスタ４を用いたが、
リレーなどの他の手段を用いることも可能であ
る。また、ストロボ１に適用するものして説明し
たが、他の機器に適用することももちろん可能で
ある。
としてスイツチングトランジスタ４を用いたが、
リレーなどの他の手段を用いることも可能であ
る。また、ストロボ１に適用するものして説明し
たが、他の機器に適用することももちろん可能で
ある。
（発明の効果）
以上説明したように、本発明によれば、タイマ
回路へ印加される電圧を検出し、該電圧がタイマ
回路の最低動作保証電圧以上に設定された所定電
圧より低い値を示した時に検知出力を発生する電
圧検知手段と、該検知出力によりスイツチング手
段をタイマ回路出力とは関係なくオフにする誤動
作防止手段とを設けたから、切り忘れ防止のため
に所定時間経過後に負荷及びタイマ回路への給電
をオフにするに際して電源電圧が過渡的に低下し
ていく過程で、最低動作保証電圧以下となつてタ
イマ回路が誤動作しても、スイツチング手段をオ
フのまま保持し、負荷への給電が再開されること
を防止することができる。
回路へ印加される電圧を検出し、該電圧がタイマ
回路の最低動作保証電圧以上に設定された所定電
圧より低い値を示した時に検知出力を発生する電
圧検知手段と、該検知出力によりスイツチング手
段をタイマ回路出力とは関係なくオフにする誤動
作防止手段とを設けたから、切り忘れ防止のため
に所定時間経過後に負荷及びタイマ回路への給電
をオフにするに際して電源電圧が過渡的に低下し
ていく過程で、最低動作保証電圧以下となつてタ
イマ回路が誤動作しても、スイツチング手段をオ
フのまま保持し、負荷への給電が再開されること
を防止することができる。
第１図は本発明の一実施例を表す回路図、第２
図は第１図の実施例の動作を表すタイミングチヤ
ート、第３図は従来形を示す回路図である。 １……ストロボ、２……乾電池、４……スイツ
チングトランジスタ、１０……カウンタ、１７…
…発振装置、２１……ツエナーダイオード、２
２，２３，２５，２６……抵抗、２４，２７……
トランジスタ、Vcc……電源電圧、V2……最低動
作保証電圧。
図は第１図の実施例の動作を表すタイミングチヤ
ート、第３図は従来形を示す回路図である。 １……ストロボ、２……乾電池、４……スイツ
チングトランジスタ、１０……カウンタ、１７…
…発振装置、２１……ツエナーダイオード、２
２，２３，２５，２６……抵抗、２４，２７……
トランジスタ、Vcc……電源電圧、V2……最低動
作保証電圧。
Claims (1)
- 【特許請求の範囲】 １ 電源と負荷との間に挿入されるスイツチング
手段と、該スイツチング手段を介して給電される
と共に、計時開始信号に応答して所定時間の計時
を行い、該所定時間の計時中第１の信号を出力
し、計時終了にて第２の信号を出力するタイマ回
路とを備え、前記第１の信号により前記スイツチ
ング手段をオンとなし、前記第２の信号により前
記スイツチング手段をオフとする電源装置におい
て、 前記タイマ回路へ印加される電圧を検出し、該
電圧がタイマ回路の最低動作保証電圧以上に設定
された所定電圧より低い値を示した時に検知出力
を発生する電圧検知手段と、該検知出力により前
記スイツチング手段を前記タイマ回路出力とは関
係なくオフにする誤動作手段とを設けたことを特
徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236457A JPS62100128A (ja) | 1985-10-24 | 1985-10-24 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236457A JPS62100128A (ja) | 1985-10-24 | 1985-10-24 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62100128A JPS62100128A (ja) | 1987-05-09 |
| JPH0574292B2 true JPH0574292B2 (ja) | 1993-10-18 |
Family
ID=17001028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60236457A Granted JPS62100128A (ja) | 1985-10-24 | 1985-10-24 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100128A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128933A (en) * | 1977-04-15 | 1978-11-10 | Nishiyama Kazui | Power supply with timer |
| JPS6077627A (ja) * | 1983-10-05 | 1985-05-02 | 株式会社日立製作所 | 電源回路 |
-
1985
- 1985-10-24 JP JP60236457A patent/JPS62100128A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62100128A (ja) | 1987-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5827525B2 (ja) | リセツト回路付きマイクロプロセツサ | |
| US6501342B2 (en) | Power-conserving external clock for use with a clock-dependent integrated circuit | |
| JPS6242418B2 (ja) | ||
| US5475654A (en) | Intermittent operation circuit | |
| JPS5971525A (ja) | 状態制御装置 | |
| JPS62100128A (ja) | 電源装置 | |
| JP3903716B2 (ja) | マイクロコンピュータ | |
| JPS6225794Y2 (ja) | ||
| JPH0418031Y2 (ja) | ||
| JP2679285B2 (ja) | オフデレータイマ | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH0224287Y2 (ja) | ||
| JPH0426902Y2 (ja) | ||
| JPH0445065Y2 (ja) | ||
| JPH058598Y2 (ja) | ||
| JPS5892132A (ja) | タイマ−回路 | |
| JPH0744709Y2 (ja) | 自動車用タイマ機構 | |
| JPH0431620Y2 (ja) | ||
| JPH02201618A (ja) | システムリセット回路 | |
| JPS6336330Y2 (ja) | ||
| JPS647701B2 (ja) | ||
| JPH0326685Y2 (ja) | ||
| JP2551135B2 (ja) | オフデレータイマ | |
| JPH0740289Y2 (ja) | オフデレータイマ | |
| JPH0530192Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |