JPH0574764A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574764A JPH0574764A JP30539891A JP30539891A JPH0574764A JP H0574764 A JPH0574764 A JP H0574764A JP 30539891 A JP30539891 A JP 30539891A JP 30539891 A JP30539891 A JP 30539891A JP H0574764 A JPH0574764 A JP H0574764A
- Authority
- JP
- Japan
- Prior art keywords
- film
- buffer layer
- oxide film
- semiconductor
- oxidation resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 56
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 15
- 210000003323 beak Anatomy 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 241000293849 Cordylanthus Species 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000001788 irregular Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 241000964486 Egle Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＬＯＣＯＳにより素子分離絶縁膜
を形成する際、半導体酸化膜からなるパッド層と耐酸化
マスクとの間に多結晶半導体膜からなるバッファ層を挟
むことで生じていた素子分離領域表面の凹凸及び素子形
成活性領域のエグレ発生を低減する半導体装置の製造方
法を提供する。 【構成】 半導体基板１上の少なくとも耐酸化膜形成予
定領域に、半導体酸化膜からなるパッド層２及び非晶質
半導体膜からなるバッファ層３を順次積層形成する工程
と、前記バッファ層３上に、耐酸化膜４を選択配置に形
成し、半導体領域を選択的に酸化する工程と、前記耐酸
化膜４及びバッファ層３の不要領域を除去する工程と、
を順に備えたフィールド酸化膜５を形成するフィールド
酸化による素子分離技術に関する半導体装置の製造方法
であって、フィールド酸化膜５の形成後、耐酸化膜４及
びバッファ層３の不要領域が除去されるまで、それは非
晶質状態のままであること、あるいは、バッファ層３の
形成後の工程により、それが結晶化することを特徴とす
る。
を形成する際、半導体酸化膜からなるパッド層と耐酸化
マスクとの間に多結晶半導体膜からなるバッファ層を挟
むことで生じていた素子分離領域表面の凹凸及び素子形
成活性領域のエグレ発生を低減する半導体装置の製造方
法を提供する。 【構成】 半導体基板１上の少なくとも耐酸化膜形成予
定領域に、半導体酸化膜からなるパッド層２及び非晶質
半導体膜からなるバッファ層３を順次積層形成する工程
と、前記バッファ層３上に、耐酸化膜４を選択配置に形
成し、半導体領域を選択的に酸化する工程と、前記耐酸
化膜４及びバッファ層３の不要領域を除去する工程と、
を順に備えたフィールド酸化膜５を形成するフィールド
酸化による素子分離技術に関する半導体装置の製造方法
であって、フィールド酸化膜５の形成後、耐酸化膜４及
びバッファ層３の不要領域が除去されるまで、それは非
晶質状態のままであること、あるいは、バッファ層３の
形成後の工程により、それが結晶化することを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであって、特に選択酸化（フィールド酸化）
による素子分離領域形成技術の改善に向けられている。
関するものであって、特に選択酸化（フィールド酸化）
による素子分離領域形成技術の改善に向けられている。
【０００２】
【従来の技術】ＬＳＩの開発において、選択酸化法、い
わゆるＬＯＣＯＳ（Local Oxidationof Silicon）は重
要な基幹技術の一つであり、素子と素子を電気的に分離
する絶縁膜（フィールド酸化膜）からなる素子分離領域
を形成する場合に用いられる。この方法では、シリコン
基板上にシリコン酸化膜からなるパッド層及びパターニ
ングされたシリコン窒化膜を順に堆積し、このシリコン
窒化膜を耐酸化マスクとして半導体領域が選択的に酸化
され、フィールド酸化膜が形成され、これが素子分離絶
縁膜となる。
わゆるＬＯＣＯＳ（Local Oxidationof Silicon）は重
要な基幹技術の一つであり、素子と素子を電気的に分離
する絶縁膜（フィールド酸化膜）からなる素子分離領域
を形成する場合に用いられる。この方法では、シリコン
基板上にシリコン酸化膜からなるパッド層及びパターニ
ングされたシリコン窒化膜を順に堆積し、このシリコン
窒化膜を耐酸化マスクとして半導体領域が選択的に酸化
され、フィールド酸化膜が形成され、これが素子分離絶
縁膜となる。
【０００３】この場合、シリコン窒化膜で覆われていな
い開口部分のシリコン基板が選択的に酸化されて厚いシ
リコン酸化膜を形成するが、シリコン窒化膜の開口端部
の下にも厚いシリコン酸化膜が侵入して、いわゆる「バ
ーズ・ビーク」が形成され、これが長くなると素子が形
成される活性領域において余分な面積を占有して素子の
集積度を低下させるなど、ＬＳＩの微細化を妨げる要因
となる。
い開口部分のシリコン基板が選択的に酸化されて厚いシ
リコン酸化膜を形成するが、シリコン窒化膜の開口端部
の下にも厚いシリコン酸化膜が侵入して、いわゆる「バ
ーズ・ビーク」が形成され、これが長くなると素子が形
成される活性領域において余分な面積を占有して素子の
集積度を低下させるなど、ＬＳＩの微細化を妨げる要因
となる。
【０００４】この問題を解決する方法として、従来技術
ではこのバーズ・ビークの形成を低減するために、パッ
ド層のシリコン酸化膜と耐酸化マスクのシリコン窒化膜
との間に多結晶シリコン膜からなるバッファ層を挟んだ
構造のＰＢＬ（PolysiliconBuffered LOCOS）等の改良
型ＬＯＣＯＳが開発されている。
ではこのバーズ・ビークの形成を低減するために、パッ
ド層のシリコン酸化膜と耐酸化マスクのシリコン窒化膜
との間に多結晶シリコン膜からなるバッファ層を挟んだ
構造のＰＢＬ（PolysiliconBuffered LOCOS）等の改良
型ＬＯＣＯＳが開発されている。
【０００５】ＰＢＬはシリコン基板上のシリコン酸化膜
からなるパッド層上に、多結晶シリコン膜からなるバッ
ファ層を介してシリコン窒化膜を選択配置に形成し、こ
のシリコン窒化膜を耐酸化マスクとして、シリコン基板
を多結晶シリコン膜とともに選択的に酸化する方法であ
り、特開昭６１−７４３５０号公報や特公昭６３−２３
６５６号公報に示されている。
からなるパッド層上に、多結晶シリコン膜からなるバッ
ファ層を介してシリコン窒化膜を選択配置に形成し、こ
のシリコン窒化膜を耐酸化マスクとして、シリコン基板
を多結晶シリコン膜とともに選択的に酸化する方法であ
り、特開昭６１−７４３５０号公報や特公昭６３−２３
６５６号公報に示されている。
【０００６】図２（Ａ）〜（Ｆ）に従来技術のＰＢＬに
よる素子分離絶縁膜形成の工程断面図を示す。１はシリ
コン基板、２はシリコン酸化膜からなるパッド層、３ｐ
は多結晶シリコン膜からなるバッファ層、４はシリコン
窒化膜からなる耐酸化膜、耐酸化膜４はバッファ層３ｐ
上で選択配置に形成されている。
よる素子分離絶縁膜形成の工程断面図を示す。１はシリ
コン基板、２はシリコン酸化膜からなるパッド層、３ｐ
は多結晶シリコン膜からなるバッファ層、４はシリコン
窒化膜からなる耐酸化膜、耐酸化膜４はバッファ層３ｐ
上で選択配置に形成されている。
【０００７】このＰＢＬでは、耐酸化膜４を耐酸化マス
クとした選択酸化によりフィールド酸化膜５を形成する
と、バーズ・ビークの形成を低減することは可能である
が、フィールド酸化膜表面５Ｓ付近は、従来技術により
設けられた多結晶シリコン膜を酸化した膜であるため、
多結晶シリコンの表面粒子形状を反映して凹凸状態とな
り、この結果、素子分離絶縁膜のパターン境界線が歪む
など、素子特性に悪影響を与えてしまう。
クとした選択酸化によりフィールド酸化膜５を形成する
と、バーズ・ビークの形成を低減することは可能である
が、フィールド酸化膜表面５Ｓ付近は、従来技術により
設けられた多結晶シリコン膜を酸化した膜であるため、
多結晶シリコンの表面粒子形状を反映して凹凸状態とな
り、この結果、素子分離絶縁膜のパターン境界線が歪む
など、素子特性に悪影響を与えてしまう。
【０００８】また、ＰＢＬではフィールド酸化膜５の形
成時（図２Ｂ）にその応力により不規則な結晶粒を有す
る多結晶シリコン膜からなるバッファ層３ｐにピンホー
ルＰが発生し易くなる。その結果、エッチング処理によ
り耐酸化膜４及びバッファ層３ｐの不要領域を除去する
工程において、エッチャントがこのピンホールＰを通じ
てシリコン基板１の素子形成活性領域１ａにエグレＣを
形成し、これも素子形成の障害の一つとなっていた。
成時（図２Ｂ）にその応力により不規則な結晶粒を有す
る多結晶シリコン膜からなるバッファ層３ｐにピンホー
ルＰが発生し易くなる。その結果、エッチング処理によ
り耐酸化膜４及びバッファ層３ｐの不要領域を除去する
工程において、エッチャントがこのピンホールＰを通じ
てシリコン基板１の素子形成活性領域１ａにエグレＣを
形成し、これも素子形成の障害の一つとなっていた。
【０００９】
【発明が解決しようとする課題】本発明は、ＬＯＣＯＳ
においてパッド層のシリコン酸化膜とシリコン窒化膜と
の間にバッファ層として多結晶シリコン膜を挟むことで
発生したフィールド酸化膜表面の凹凸及び素子活性領域
でのピンホール発生による欠陥を低減し、なおかつバー
ズ・ビークを抑制する半導体装置の製造方法を提供する
ものである。
においてパッド層のシリコン酸化膜とシリコン窒化膜と
の間にバッファ層として多結晶シリコン膜を挟むことで
発生したフィールド酸化膜表面の凹凸及び素子活性領域
でのピンホール発生による欠陥を低減し、なおかつバー
ズ・ビークを抑制する半導体装置の製造方法を提供する
ものである。
【００１０】
【課題を解決するための手段】本発明は、半導体領域を
選択的に酸化して素子分離領域を形成する半導体装置の
製造方法において、半導体基板上に少なくとも耐酸化膜
が形成される領域に半導体酸化膜からなるパッド層を形
成する工程と、前記パッド層上又は前記パッド層と前記
半導体基板露出表面上に非晶質半導体膜からなるバッフ
ァ層を積層形成する工程、前記バッファ層上に耐酸化マ
スク形成して半導体領域を選択的に酸化してフィールド
酸化膜を形成する工程と、前記耐酸化マスク及びバッフ
ァ層を除去する工程と、を順次に備えたことを特徴とす
る。
選択的に酸化して素子分離領域を形成する半導体装置の
製造方法において、半導体基板上に少なくとも耐酸化膜
が形成される領域に半導体酸化膜からなるパッド層を形
成する工程と、前記パッド層上又は前記パッド層と前記
半導体基板露出表面上に非晶質半導体膜からなるバッフ
ァ層を積層形成する工程、前記バッファ層上に耐酸化マ
スク形成して半導体領域を選択的に酸化してフィールド
酸化膜を形成する工程と、前記耐酸化マスク及びバッフ
ァ層を除去する工程と、を順次に備えたことを特徴とす
る。
【００１１】あるいは、本発明は、上述の半導体装置の
製造方法において、前記パッド層と前記半導体基板露出
表面上に非晶質半導体膜からなるバッファ層を積層形成
する工程の後に、バッファ層の非晶質半導体膜の少なく
とも素子分離膜形成予定領域を単結晶化させる工程を付
与したことを特徴とする。
製造方法において、前記パッド層と前記半導体基板露出
表面上に非晶質半導体膜からなるバッファ層を積層形成
する工程の後に、バッファ層の非晶質半導体膜の少なく
とも素子分離膜形成予定領域を単結晶化させる工程を付
与したことを特徴とする。
【００１２】
【作用】本発明によれば、半導体基板上の半導体酸化膜
と耐酸化膜との間に形成された非晶質半導体膜が、フィ
ールド酸化膜のバーズ・ビーク、及びフィールド酸化膜
周辺の凹凸、素子形成活性領域におけるエグレの発生を
抑制する。
と耐酸化膜との間に形成された非晶質半導体膜が、フィ
ールド酸化膜のバーズ・ビーク、及びフィールド酸化膜
周辺の凹凸、素子形成活性領域におけるエグレの発生を
抑制する。
【００１３】また、単結晶シリコンは多結晶シリコンの
ように不規則な結晶粒を有さないため、これが原因とな
るフィールド酸化膜表面の凹凸の形成を低減することが
できる。
ように不規則な結晶粒を有さないため、これが原因とな
るフィールド酸化膜表面の凹凸の形成を低減することが
できる。
【００１４】
【実施例】［第１の実施例］図１（Ａ）〜（Ｆ）に本発
明の半導体装置の製造方法における素子分離絶縁膜の形
成工程の第１の実施例を示す。
明の半導体装置の製造方法における素子分離絶縁膜の形
成工程の第１の実施例を示す。
【００１５】第１の工程（図１Ａ）では、シリコン基板
１表面を洗浄した後、シリコン基板１表面全面に、膜厚
２０ｎｍのシリコン酸化膜からなるパッド層２を形成す
る。
１表面を洗浄した後、シリコン基板１表面全面に、膜厚
２０ｎｍのシリコン酸化膜からなるパッド層２を形成す
る。
【００１６】第２の工程（図１Ｂ）では、パッド層２の
表面に、厚膜約５０ｎｍの非晶質シリコン膜からなるバ
ッファ層３を形成する。非晶質シリコン膜はシランガス
（ＳｉＨ4）を用いた減圧熱ＣＶＤ法により、基板温度
５６０℃以下で形成される。
表面に、厚膜約５０ｎｍの非晶質シリコン膜からなるバ
ッファ層３を形成する。非晶質シリコン膜はシランガス
（ＳｉＨ4）を用いた減圧熱ＣＶＤ法により、基板温度
５６０℃以下で形成される。
【００１７】尚、非晶質シリコン膜の形成は、プラズマ
ＣＶＤ法でもよく、また、原料ガスとしてジシラン（Ｓ
ｉ2Ｈ6）を用いてもよい。
ＣＶＤ法でもよく、また、原料ガスとしてジシラン（Ｓ
ｉ2Ｈ6）を用いてもよい。
【００１８】第３の工程（図１Ｃ）では、バッファ層３
の表面に、膜厚約２００ｎｍのシリコン窒化膜（Ｓｉ3
Ｎ4）からなる耐酸化膜４を選択的に形成する。この耐
酸化膜４はシリコン窒化膜をバッファ層３上全面に、減
圧ＣＶＤ法を用いて形成した後、通常のフォトリソグラ
フィ手法により所定形状にエッチングして形成される。
の表面に、膜厚約２００ｎｍのシリコン窒化膜（Ｓｉ3
Ｎ4）からなる耐酸化膜４を選択的に形成する。この耐
酸化膜４はシリコン窒化膜をバッファ層３上全面に、減
圧ＣＶＤ法を用いて形成した後、通常のフォトリソグラ
フィ手法により所定形状にエッチングして形成される。
【００１９】第４の工程（図１Ｄ）では、耐酸化膜４を
耐酸化マスクとして、通常の湿式酸化法により、フィー
ルド酸化膜５を形成する。
耐酸化マスクとして、通常の湿式酸化法により、フィー
ルド酸化膜５を形成する。
【００２０】尚、バッファ層３の非晶質シリコン膜は、
その形成時に、即ち、第２の工程において非晶質状態で
あればよく、その後の耐酸化膜形成工程あるいはフィー
ルド酸化膜形成工程の熱処理を伴う工程において多結晶
化されてもかまわない。
その形成時に、即ち、第２の工程において非晶質状態で
あればよく、その後の耐酸化膜形成工程あるいはフィー
ルド酸化膜形成工程の熱処理を伴う工程において多結晶
化されてもかまわない。
【００２１】バッファ層３の非晶質シリコン膜がその形
成後の工程により結晶化した場合、その表面状態は、バ
ッファ層３として始めから多結晶シリコンを用いた従来
例の場合に比べ滑らかとなり、また、耐酸化膜４の下に
位置するこのバッファ層においてピンホールも発生しな
い。
成後の工程により結晶化した場合、その表面状態は、バ
ッファ層３として始めから多結晶シリコンを用いた従来
例の場合に比べ滑らかとなり、また、耐酸化膜４の下に
位置するこのバッファ層においてピンホールも発生しな
い。
【００２２】以上の工程により形成されるフィールド酸
化膜のバーズ・ビーク長Ｌ（フィールド酸化膜の耐酸化
マスクの下へ侵入した部分の長さ）の減少を、従来のバ
ッファ層に非晶質シリコン膜の代わりに始めから多結晶
シリコン膜を用いた場合と比較すると、フィールド酸化
膜形成工程直後（素子分離領域幅を０．４〜１．６μｍ
に設定して形成したときのバーズ・ビーク長；図１Ｄ及
び図２ＤのＬO）では、非晶質シリコン膜を用いた場合
（図１Ｄ）：０．２７μｍ、多結晶シリコン膜を用いた
場合（図２Ｄ）：０．２９μｍ、となり、バーズ・ビー
クが約９３％に低減されていることがわかる。
化膜のバーズ・ビーク長Ｌ（フィールド酸化膜の耐酸化
マスクの下へ侵入した部分の長さ）の減少を、従来のバ
ッファ層に非晶質シリコン膜の代わりに始めから多結晶
シリコン膜を用いた場合と比較すると、フィールド酸化
膜形成工程直後（素子分離領域幅を０．４〜１．６μｍ
に設定して形成したときのバーズ・ビーク長；図１Ｄ及
び図２ＤのＬO）では、非晶質シリコン膜を用いた場合
（図１Ｄ）：０．２７μｍ、多結晶シリコン膜を用いた
場合（図２Ｄ）：０．２９μｍ、となり、バーズ・ビー
クが約９３％に低減されていることがわかる。
【００２３】また、実際、ＭＯＳＦＥＴなどデバイスを
この領域に形成するための種々の処理を行うとバーズ・
ビークはさらに削られ、非晶質シリコン膜を用いた場
合：０．１２μｍ、多結晶シリコン膜を用いた場合：
０．１４μｍ、となり、その実質の長さＬGは約８６％
に減少することになる。従って、本発明の非晶質シリコ
ン膜からなるバッファ層を形成してフィールド酸化を行
うと、始めから多結晶シリコン膜からなるバッファ層３
を形成して行っていた従来例の場合に比べ、素子が形成
される有効活性領域１ａが広くなり、素子集積度の向上
に効果があることがわかる。
この領域に形成するための種々の処理を行うとバーズ・
ビークはさらに削られ、非晶質シリコン膜を用いた場
合：０．１２μｍ、多結晶シリコン膜を用いた場合：
０．１４μｍ、となり、その実質の長さＬGは約８６％
に減少することになる。従って、本発明の非晶質シリコ
ン膜からなるバッファ層を形成してフィールド酸化を行
うと、始めから多結晶シリコン膜からなるバッファ層３
を形成して行っていた従来例の場合に比べ、素子が形成
される有効活性領域１ａが広くなり、素子集積度の向上
に効果があることがわかる。
【００２４】一方、ピンホールの発生の抑制について
は、バッファ層に多結晶シリコン膜を用いた場合には、
活性領域幅が１．０ 〜 １．２μｍに設定した場合に観
察されたピンホールによる欠陥（エグレ）が非晶質シリ
コン膜を用いた場合には発生せず、このレベルの微細加
工における信頼性の向上に効果があることがわかる。
は、バッファ層に多結晶シリコン膜を用いた場合には、
活性領域幅が１．０ 〜 １．２μｍに設定した場合に観
察されたピンホールによる欠陥（エグレ）が非晶質シリ
コン膜を用いた場合には発生せず、このレベルの微細加
工における信頼性の向上に効果があることがわかる。
【００２５】第５の最終工程（図３Ｅ及びＦ）では、シ
リコン窒化膜４及び不要領域のバッファ層をそれぞれド
ライエッチング及び例えば熱燐酸（Ｈ2ＰＯ4）を用いた
ウェットエッチングにより除去する。このようにして所
定形状に形成されたフィールド酸化膜５は素子分離絶縁
膜として機能する。
リコン窒化膜４及び不要領域のバッファ層をそれぞれド
ライエッチング及び例えば熱燐酸（Ｈ2ＰＯ4）を用いた
ウェットエッチングにより除去する。このようにして所
定形状に形成されたフィールド酸化膜５は素子分離絶縁
膜として機能する。
【００２６】図５Ａ及びＢは、本発明方法及び多結晶シ
リコン膜をバッファ層に用いた従来方法により形成した
半導体装置のフィールド酸化膜５周辺の粒子構造を示す
走査電子顕微鏡写真であり、同図は、図１Ｅ及び図２Ｅ
に対応する断面及び斜め方向からの表面を示している。
リコン膜をバッファ層に用いた従来方法により形成した
半導体装置のフィールド酸化膜５周辺の粒子構造を示す
走査電子顕微鏡写真であり、同図は、図１Ｅ及び図２Ｅ
に対応する断面及び斜め方向からの表面を示している。
【００２７】同図から明らかなように、従来方法によれ
ば、フィールド酸化膜５周辺は、多結晶シリコン膜の粒
子により、表面が凹凸状態となっている（図５Ｂ）が、
本発明によれば、フィールド酸化膜５周辺は、滑らかで
あり、凹凸はほとんど発生していない（図５Ａ）。 ［第２の実施例］図３（Ａ）〜（Ｅ）に本発明の半導体
装置の製造方法における素子分離絶縁膜の形成工程の第
２の実施例を示す。
ば、フィールド酸化膜５周辺は、多結晶シリコン膜の粒
子により、表面が凹凸状態となっている（図５Ｂ）が、
本発明によれば、フィールド酸化膜５周辺は、滑らかで
あり、凹凸はほとんど発生していない（図５Ａ）。 ［第２の実施例］図３（Ａ）〜（Ｅ）に本発明の半導体
装置の製造方法における素子分離絶縁膜の形成工程の第
２の実施例を示す。
【００２８】第１の工程（図３Ａ）では、シリコン基板
１上に熱酸化シリコン膜（ＳｉＯ2）を２００Åの膜厚
に形成し、これにレジストを用いてパターニング処理を
施し、シリコン酸化膜からなるパッド層２を選択配置に
形成する。この時、熱酸化シリコン膜の生成は酸素雰囲
気、９５０℃の条件下で行う。
１上に熱酸化シリコン膜（ＳｉＯ2）を２００Åの膜厚
に形成し、これにレジストを用いてパターニング処理を
施し、シリコン酸化膜からなるパッド層２を選択配置に
形成する。この時、熱酸化シリコン膜の生成は酸素雰囲
気、９５０℃の条件下で行う。
【００２９】第２の工程（図３ＢＩ）では、パターニン
グ処理により除去された領域（開口領域）を含め、パッ
ド層２上に非晶質シリコン膜からなるバッファ層３を７
００Åの厚さに形成する。この非晶質シリコン膜の堆積
は、例えば５００℃におけるジシランガスを用いた減圧
ＣＶＤにより行う。
グ処理により除去された領域（開口領域）を含め、パッ
ド層２上に非晶質シリコン膜からなるバッファ層３を７
００Åの厚さに形成する。この非晶質シリコン膜の堆積
は、例えば５００℃におけるジシランガスを用いた減圧
ＣＶＤにより行う。
【００３０】第３の工程（図３ＢII）では、バッファ層
３の非晶質シリコン膜に熱処理を施し、単結晶シリコン
膜３ｓを横方向に固相成長させる。この時、少なくとも
パッド層２の開口領域の、シリコン基板１と接する非晶
質シリコン膜及びそこより数μｍの範囲の非晶質シリコ
ン膜が単結晶化されて単結晶シリコン膜３ｓを形成する
よう、窒素中、６００℃における熱処理を４時間行う。
尚、この条件では、バッファ層において単結晶化した領
域以外は多結晶化する。
３の非晶質シリコン膜に熱処理を施し、単結晶シリコン
膜３ｓを横方向に固相成長させる。この時、少なくとも
パッド層２の開口領域の、シリコン基板１と接する非晶
質シリコン膜及びそこより数μｍの範囲の非晶質シリコ
ン膜が単結晶化されて単結晶シリコン膜３ｓを形成する
よう、窒素中、６００℃における熱処理を４時間行う。
尚、この条件では、バッファ層において単結晶化した領
域以外は多結晶化する。
【００３１】第４の工程（図３Ｃ）では、バッファ層３
上にパッド層２とほぼ同じパターンにシリコン窒化膜か
らなる耐酸化膜４を厚さ１５００Åに形成する。このシ
リコン窒化膜の堆積及びパターニングは７７０℃におけ
る減圧ＣＶＤ、及びドライエッチングにより行う。
上にパッド層２とほぼ同じパターンにシリコン窒化膜か
らなる耐酸化膜４を厚さ１５００Åに形成する。このシ
リコン窒化膜の堆積及びパターニングは７７０℃におけ
る減圧ＣＶＤ、及びドライエッチングにより行う。
【００３２】第５の工程（図３Ｄ）では、耐酸化膜４を
耐酸化マスクとして第１の実施例の同様の通常の湿式酸
化法によりフィールド酸化を行い、フィールド酸化膜
（ＳｉＯ2）５を形成する。この時、フィールド酸化は
１０００℃におけるウェット酸化により行う。この場
合、フィールド酸化されるシリコン領域表面は、不規則
な結晶粒を有さない単結晶シリコン膜３ｓからなるバッ
ファ層で形成されるため、フィールド酸化膜表面５Ｓは
非常に滑らかとなる。また、不規則な結晶粒を有さない
単結晶シリコン膜３ｓはフィールド酸化膜５の形成時に
隣接層から応力を受けても欠けを発生することもない。
耐酸化マスクとして第１の実施例の同様の通常の湿式酸
化法によりフィールド酸化を行い、フィールド酸化膜
（ＳｉＯ2）５を形成する。この時、フィールド酸化は
１０００℃におけるウェット酸化により行う。この場
合、フィールド酸化されるシリコン領域表面は、不規則
な結晶粒を有さない単結晶シリコン膜３ｓからなるバッ
ファ層で形成されるため、フィールド酸化膜表面５Ｓは
非常に滑らかとなる。また、不規則な結晶粒を有さない
単結晶シリコン膜３ｓはフィールド酸化膜５の形成時に
隣接層から応力を受けても欠けを発生することもない。
【００３３】第６の最終工程（図３Ｅ）では、耐酸化膜
及び酸化されずに残ったバッファ層を第１の実施例と同
様の工程により、それぞれウェットエッチング、ドライ
エッチング処理により除去し、素子分離領域を形成す
る。 ［第３の実施例］図４（Ａ）〜（Ｅ）に本発明の半導体
装置の製造方法における素子分離絶縁膜の形成工程の第
３の実施例を示す。
及び酸化されずに残ったバッファ層を第１の実施例と同
様の工程により、それぞれウェットエッチング、ドライ
エッチング処理により除去し、素子分離領域を形成す
る。 ［第３の実施例］図４（Ａ）〜（Ｅ）に本発明の半導体
装置の製造方法における素子分離絶縁膜の形成工程の第
３の実施例を示す。
【００３４】第１の工程（図４Ａ）では、シリコン基板
１表面の少なくとも耐酸化膜形成予定領域に、膜厚２０
ｎｍのシリコン酸化膜からなるパッド層２を選択形成す
る。この時、シリコン酸化膜の形成は、シリコン基板１
表面をレジストを用いて選択的に酸化させて形成して
も、あるいは、シリコン基板１上に選択配置に堆積形成
してもよい。
１表面の少なくとも耐酸化膜形成予定領域に、膜厚２０
ｎｍのシリコン酸化膜からなるパッド層２を選択形成す
る。この時、シリコン酸化膜の形成は、シリコン基板１
表面をレジストを用いて選択的に酸化させて形成して
も、あるいは、シリコン基板１上に選択配置に堆積形成
してもよい。
【００３５】第２の工程（図４Ｂ）では、パッド層２上
及びシリコン基板１表面露出面上に膜厚約５０nmの非晶
質シリコン膜からなるバッファ層３が形成される。この
非晶質シリコン膜は第１の実施例におけるバッファ層の
非晶質シリコン膜の形成と同様の工程により積層形成さ
れる。
及びシリコン基板１表面露出面上に膜厚約５０nmの非晶
質シリコン膜からなるバッファ層３が形成される。この
非晶質シリコン膜は第１の実施例におけるバッファ層の
非晶質シリコン膜の形成と同様の工程により積層形成さ
れる。
【００３６】尚、バッファ層３の非晶質シリコン膜は、
その形成時に、即ち、第２の工程において非晶質状態で
あればよく、その後の耐酸化膜形成工程あるいはフィー
ルド酸化膜形成工程の熱処理を伴う工程において多結晶
化されてもかまわない。
その形成時に、即ち、第２の工程において非晶質状態で
あればよく、その後の耐酸化膜形成工程あるいはフィー
ルド酸化膜形成工程の熱処理を伴う工程において多結晶
化されてもかまわない。
【００３７】バッファ層３の非晶質シリコン膜がその形
成後の工程により結晶化した場合、その表面状態は、バ
ッファ層３として始めから多結晶シリコンを用いた従来
例の場合に比べ滑らかとなり、また、耐酸化膜４の下に
位置するこのバッファ層においてピンホールも発生しな
い。
成後の工程により結晶化した場合、その表面状態は、バ
ッファ層３として始めから多結晶シリコンを用いた従来
例の場合に比べ滑らかとなり、また、耐酸化膜４の下に
位置するこのバッファ層においてピンホールも発生しな
い。
【００３８】第３の工程（図４Ｃ）では、バッファ層３
上にパッド層２とほぼ同じパターンにシリコン窒化膜か
らなる耐酸化膜４を約２００ｎｍの膜厚に選択形成す
る。この耐酸化膜４は第１の実施例における耐酸化膜４
のシリコン窒化膜の形成と同様の工程により形成され
る。
上にパッド層２とほぼ同じパターンにシリコン窒化膜か
らなる耐酸化膜４を約２００ｎｍの膜厚に選択形成す
る。この耐酸化膜４は第１の実施例における耐酸化膜４
のシリコン窒化膜の形成と同様の工程により形成され
る。
【００３９】第４の工程（図４Ｄ）では、シリコン基板
１表面上に、耐酸化膜４を耐酸化マスクとして、第１の
実施例の同様の通常の湿式酸化法により、フィールド酸
化膜５が形成される。この時、バッファ層３の耐酸化膜
４に覆われていない部分が、シリコン基板１表面と同時
に酸化され、シリコン酸化膜２と共にフィールド酸化膜
５を形成する。
１表面上に、耐酸化膜４を耐酸化マスクとして、第１の
実施例の同様の通常の湿式酸化法により、フィールド酸
化膜５が形成される。この時、バッファ層３の耐酸化膜
４に覆われていない部分が、シリコン基板１表面と同時
に酸化され、シリコン酸化膜２と共にフィールド酸化膜
５を形成する。
【００４０】第５の最終工程（図４Ｅ）では、第１の実
施例の最終工程と同様の方法により、シリコン窒化膜４
及びバッファ層の不要領域をそれぞれドライエッチング
及びウェットエッチングにより除去する。このようにし
て所定形状に形成されたフィールド酸化膜５は素子分離
絶縁膜として機能する。
施例の最終工程と同様の方法により、シリコン窒化膜４
及びバッファ層の不要領域をそれぞれドライエッチング
及びウェットエッチングにより除去する。このようにし
て所定形状に形成されたフィールド酸化膜５は素子分離
絶縁膜として機能する。
【００４１】
【発明の効果】本発明によれば、ＬＯＣＯＳによる素子
分離絶縁領域形成の際、半導体基板上の半導体酸化膜か
らなるパッド層と耐酸化マスクとの間にバッファ層とし
て非晶質半導体膜を形成してフィールド酸化を行ってい
るので、バーズ・ビークを抑制することができると共
に、バッファ層の形成時に非晶質半導体膜を用いること
で、素子を形成する活性領域でのピンホールの発生を抑
制し、活性領域の素子形成密度を向上させることができ
る。
分離絶縁領域形成の際、半導体基板上の半導体酸化膜か
らなるパッド層と耐酸化マスクとの間にバッファ層とし
て非晶質半導体膜を形成してフィールド酸化を行ってい
るので、バーズ・ビークを抑制することができると共
に、バッファ層の形成時に非晶質半導体膜を用いること
で、素子を形成する活性領域でのピンホールの発生を抑
制し、活性領域の素子形成密度を向上させることができ
る。
【００４２】また、本発明の実施例によれば、非晶質半
導体膜はその形成後の工程により、結晶化する場合もあ
るが、その表面状態は、非晶質半導体膜を用いずに始め
から多結晶半導体膜を用いた場合に比べ、滑らかとな
り、素子分離絶縁膜の凹凸の発生を抑制することがで
き、素子への悪影響を防止することができる。
導体膜はその形成後の工程により、結晶化する場合もあ
るが、その表面状態は、非晶質半導体膜を用いずに始め
から多結晶半導体膜を用いた場合に比べ、滑らかとな
り、素子分離絶縁膜の凹凸の発生を抑制することがで
き、素子への悪影響を防止することができる。
【００４３】結晶化によりバッファ層の多結晶シリコン
膜を不規則な結晶粒を有さない単結晶シリコン膜に変え
ることでも、フィールド酸化膜表面の凸凹は低減され、
歪みの少ないパターン境界線を形成する素子分離領域が
得られる。また、この場合、フィールド酸化膜の形成時
に応力を受けてもピンホールが発生せず、最終工程での
エッチング処理におけるシリコン基板への影響（エグレ
の発生）も抑制することができる。
膜を不規則な結晶粒を有さない単結晶シリコン膜に変え
ることでも、フィールド酸化膜表面の凸凹は低減され、
歪みの少ないパターン境界線を形成する素子分離領域が
得られる。また、この場合、フィールド酸化膜の形成時
に応力を受けてもピンホールが発生せず、最終工程での
エッチング処理におけるシリコン基板への影響（エグレ
の発生）も抑制することができる。
【図１】本発明実施例の方法を示す工程別断面図であ
る。
る。
【図２】従来の製造方法を示す工程別断面図である。
【図３】本発明第２実施例の方法を示す工程別断面図で
ある。
ある。
【図４】本発明第３実施例の方法を示す工程別断面図で
ある。
ある。
【図５】本発明方法及び従来方法により形成した半導体
装置のフィールド酸化膜周辺の粒子構造を示す走査電子
顕微鏡写真である。
装置のフィールド酸化膜周辺の粒子構造を示す走査電子
顕微鏡写真である。
フロントページの続き (72)発明者 米田 清 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 豆野 和延 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (3)
- 【請求項１】半導体領域を選択的に酸化して素子分離領
域を形成する半導体装置の製造方法において、 半導体基板上の耐酸化膜形成予定領域に半導体酸化膜か
らなるパッド層を形成する工程と、 前記パッド層上に非晶質半導体膜からなるバッファ層を
積層形成する工程と、 前記バッファ層上に前記耐酸化膜を選択配置に形成する
工程と、 前記耐酸化膜に覆われていない半導体領域を選択的に酸
化してフィールド酸化膜を形成する工程と、 前記耐酸化膜及びバッファ層を除去する工程と、 を順次に備えたことを特徴とする半導体装置の製造方
法。 - 【請求項２】半導体基板上の耐酸化膜形成予定領域に半
導体酸化膜からなるパッド層を形成する工程と、 前記パッド層上に非晶質半導体膜からなるバッファ層を
積層形成する工程と、 前記バッファ層上に前記耐酸化膜を選択配置に形成する
工程と、 前記耐酸化膜に覆われていない半導体領域を選択的に酸
化してフィールド酸化膜を形成する工程と、 前記耐酸化膜及びバッファ層を除去する工程と、 を順次に備えた素子分離領域を形成する半導体装置の製
造方法において、 前記バッファ層がその形成後の工程において部分的ある
いは全体的に多結晶化することを特徴とする半導体装置
の製造方法。 - 【請求項３】半導体領域を選択的に酸化して素子分離領
域を形成する半導体装置の製造方法において、 半導体基板上の少なくとも耐酸化膜形成予定領域に半導
体酸化膜からなるパッド層を形成する工程と、 前記パッド層及び前記半導体基板の露出表面上に、非晶
質半導体膜からなるバッファ層を積層形成する工程と、 前記バッファ層の少なくとも素子分離領域を形成する領
域及びその周辺領域を単結晶化させる工程と、 前記バッファ層上に前記耐酸化膜を選択配置に形成する
工程と、 前記耐酸化膜に覆われていない半導体領域を選択的に酸
化してフィールド酸化膜を形成する工程と、 前記耐酸化膜及びバッファ層を除去する工程と、 を順次に備えることを特徴とする半導体装置の製造方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28747590 | 1990-10-24 | ||
| JP3-176837 | 1991-07-17 | ||
| JP17683791 | 1991-07-17 | ||
| JP2-287475 | 1991-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574764A true JPH0574764A (ja) | 1993-03-26 |
| JP2552597B2 JP2552597B2 (ja) | 1996-11-13 |
Family
ID=26497605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3305398A Expired - Fee Related JP2552597B2 (ja) | 1990-10-24 | 1991-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552597B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371035A (en) * | 1993-02-01 | 1994-12-06 | Motorola Inc. | Method for forming electrical isolation in an integrated circuit device |
| EP0545585A3 (en) * | 1991-12-03 | 1996-11-06 | American Telephone & Telegraph | Integrated circuit fabrication comprising a locos process |
| US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
| US5627099A (en) * | 1994-12-07 | 1997-05-06 | Lsi Logic Japan Semiconductor, Inc. | Method of manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208743A (ja) * | 1983-05-13 | 1984-11-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0252433A (ja) * | 1988-08-16 | 1990-02-22 | Sony Corp | 半導体装置の製造方法 |
| JPH0334425A (ja) * | 1989-06-30 | 1991-02-14 | Sony Corp | 半導体装置の製造方法 |
-
1991
- 1991-10-23 JP JP3305398A patent/JP2552597B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208743A (ja) * | 1983-05-13 | 1984-11-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0252433A (ja) * | 1988-08-16 | 1990-02-22 | Sony Corp | 半導体装置の製造方法 |
| JPH0334425A (ja) * | 1989-06-30 | 1991-02-14 | Sony Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0545585A3 (en) * | 1991-12-03 | 1996-11-06 | American Telephone & Telegraph | Integrated circuit fabrication comprising a locos process |
| US5371035A (en) * | 1993-02-01 | 1994-12-06 | Motorola Inc. | Method for forming electrical isolation in an integrated circuit device |
| US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
| US5707889A (en) * | 1993-08-12 | 1998-01-13 | Motorola Inc. | Process for forming field isolation |
| US5627099A (en) * | 1994-12-07 | 1997-05-06 | Lsi Logic Japan Semiconductor, Inc. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2552597B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (ja) | ||
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH0574764A (ja) | 半導体装置の製造方法 | |
| TW200411758A (en) | Method for fabricating contact pad of semiconductor device | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| US6326672B1 (en) | LOCOS fabrication processes and semiconductive material structures | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| US6197662B1 (en) | Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods | |
| JP2741964B2 (ja) | 半導体装置の製造方法 | |
| JPS63217639A (ja) | 半導体装置の素子分離形成方法 | |
| JPH0684890A (ja) | 半導体集積回路の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| JPH06326089A (ja) | 素子分離構造の形成方法 | |
| JPS61276343A (ja) | 半導体装置の製造方法 | |
| JPS61251145A (ja) | 半導体装置の製造方法 | |
| JPH10321616A (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JPS607146A (ja) | 半導体装置の製造方法 | |
| JPH1070115A (ja) | 半導体装置の製造方法 | |
| JP2623633B2 (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPH01161851A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |