JPH0575184B2 - - Google Patents
Info
- Publication number
- JPH0575184B2 JPH0575184B2 JP62228252A JP22825287A JPH0575184B2 JP H0575184 B2 JPH0575184 B2 JP H0575184B2 JP 62228252 A JP62228252 A JP 62228252A JP 22825287 A JP22825287 A JP 22825287A JP H0575184 B2 JPH0575184 B2 JP H0575184B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon substrate
- amorphous silicon
- polysilicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明はトレンチキヤパシターの製造方法に
係り、特に、トレンチコーナ部の曲率半径の増大
に関する。
係り、特に、トレンチコーナ部の曲率半径の増大
に関する。
（従来の技術）
第３図Ａ〜Ｆはトレンチキヤパシタの従来の製
造方法を示す工程図である。これは、同図Ａに示
すように、シリコン基板１上に適当なマスク材２
を、例えば、CVD（Chemical Vapor
Deposition）法により堆積させ、この上にフオト
レジスト３を塗布して窓３ａを形成し、続いて、
同図Ｂに示すようにマスク材２にトレンチを掘る
ための窓２ａを形成すると共に、フオトレジスト
３を除去する。次に、同図ｃに示すように、例え
ば、イオンエツチング等の異方性エツチングによ
りシリコン基板１に必要な深さのトレンチ１ａを
形成し、適当な後処理によりマスク材２を除去し
たのち、シリコンエツチング時のダメージ層を除
去する。次に、同図Ｄに示すように、キヤパシタ
ーとなる部分をＤ（Depression）化するためにイ
オン注入や、固相拡散によりトレンチの表面に不
純物層４を形成した後、ゲート酸化を行つて同図
Ｅに示すように絶縁膜５を形成する。最後に、絶
縁膜５上にポリシリコン等を堆積して電極膜６を
形成することにより同図Ｆに示すようなトレンチ
キヤパシタが形成される。
造方法を示す工程図である。これは、同図Ａに示
すように、シリコン基板１上に適当なマスク材２
を、例えば、CVD（Chemical Vapor
Deposition）法により堆積させ、この上にフオト
レジスト３を塗布して窓３ａを形成し、続いて、
同図Ｂに示すようにマスク材２にトレンチを掘る
ための窓２ａを形成すると共に、フオトレジスト
３を除去する。次に、同図ｃに示すように、例え
ば、イオンエツチング等の異方性エツチングによ
りシリコン基板１に必要な深さのトレンチ１ａを
形成し、適当な後処理によりマスク材２を除去し
たのち、シリコンエツチング時のダメージ層を除
去する。次に、同図Ｄに示すように、キヤパシタ
ーとなる部分をＤ（Depression）化するためにイ
オン注入や、固相拡散によりトレンチの表面に不
純物層４を形成した後、ゲート酸化を行つて同図
Ｅに示すように絶縁膜５を形成する。最後に、絶
縁膜５上にポリシリコン等を堆積して電極膜６を
形成することにより同図Ｆに示すようなトレンチ
キヤパシタが形成される。
（発明が解決しようとする問題点）
上述したトレンチキヤパシタは、シリコン基板
上に異方性エツチングによりトレンチをを掘り、
このトレンチの内部を含めた表面に絶縁膜を形成
しているため、平面型のキヤパシターに比べれ
ば、コーナ部での電界集中により耐圧低下を引起
こすと同時に信頼性を低下させることがある。そ
のために、トレンチの内面をエツチングした後に
その表面を一度酸化させることによりコーナ部に
丸みを持たせることを行つている。
上に異方性エツチングによりトレンチをを掘り、
このトレンチの内部を含めた表面に絶縁膜を形成
しているため、平面型のキヤパシターに比べれ
ば、コーナ部での電界集中により耐圧低下を引起
こすと同時に信頼性を低下させることがある。そ
のために、トレンチの内面をエツチングした後に
その表面を一度酸化させることによりコーナ部に
丸みを持たせることを行つている。
かかる酸化処理には、特別な条件を確立する必
要性がある。すなわち、「1.0.0」面方位を持つシ
リコン基板にトレンチを形成し、このトレンチの
内面を酸化すると、コーナ部にホーン形状をした
突起が発生し、電界集中の抑制どころか逆に電界
集中を助長する場合が多い。
要性がある。すなわち、「1.0.0」面方位を持つシ
リコン基板にトレンチを形成し、このトレンチの
内面を酸化すると、コーナ部にホーン形状をした
突起が発生し、電界集中の抑制どころか逆に電界
集中を助長する場合が多い。
そこで、1000℃以上の水蒸気雰囲気で、厚さが
1000Å以上の酸化膜を形成させる特別な条件を用
いると、コーナー部には丸みが生じ電界集中が避
けられるが、この高温雰囲気中では結晶欠陥が発
生したり、不純物分布の変化をきたしてしまうと
いう問題点があつた。
1000Å以上の酸化膜を形成させる特別な条件を用
いると、コーナー部には丸みが生じ電界集中が避
けられるが、この高温雰囲気中では結晶欠陥が発
生したり、不純物分布の変化をきたしてしまうと
いう問題点があつた。
この発明は上記の問題点を解決するためになさ
れたもので、安心した条件下で、容易にトレンチ
のコーナ部の曲率半径の増大を図り得、これによ
つて、耐圧および信頼性を格段に向上させること
のできるトレンチキヤパシターの製造方法を提供
することを目的とする。
れたもので、安心した条件下で、容易にトレンチ
のコーナ部の曲率半径の増大を図り得、これによ
つて、耐圧および信頼性を格段に向上させること
のできるトレンチキヤパシターの製造方法を提供
することを目的とする。
（問題点を解決するための手段）
この発明は、先ず、シリコン基板にトレンチを
形成し、次に、前記トレンチの内部を含めた前記
シリコン基板の表面に、不純物をドープさせたア
モルフアスシリコンまたはポリシリコンを堆積さ
せ、次に、前記アモルフアスシリコンまたはポリ
シリコンと前記シリコン基板の一部とを酸化させ
て内部に不純物層を、表面部に酸化膜層を形成
し、次に前記酸化物層をエツチングにより除去
し、次に、前記不純物層の表面に絶縁膜を形成
し、次に、前記絶縁膜に電極膜を堆積させること
を特徴とするものである。
形成し、次に、前記トレンチの内部を含めた前記
シリコン基板の表面に、不純物をドープさせたア
モルフアスシリコンまたはポリシリコンを堆積さ
せ、次に、前記アモルフアスシリコンまたはポリ
シリコンと前記シリコン基板の一部とを酸化させ
て内部に不純物層を、表面部に酸化膜層を形成
し、次に前記酸化物層をエツチングにより除去
し、次に、前記不純物層の表面に絶縁膜を形成
し、次に、前記絶縁膜に電極膜を堆積させること
を特徴とするものである。
（作用）
この発明においては、シリコン基板上にアモル
フアスシリコンまたはポリシリコンを堆積させた
とき、そのコーナ部が丸みを帯びる。この状態で
アモルフアスシリコンまたはポリシリコンを酸化
処理すると、酸化膜とSi基板の境界はアモルフア
スシリコンまたはポリシリコンのコーナの表面形
状に倣つて丸みを帯びることになる。このあと、
酸化膜をエツチングすることによりとり除けばト
レンチのコーナー部は丸くなり、同時にSi基板に
は不純物がかくさんされることになる。従つて、
トレンチコーナ部に丸みを持たせるために、特別
な処理条件を確立しなければならない従来の製造
方法に較べて、安定した条件下で、容易にトレン
チのコーナ部の曲率半径を大きくすることができ
る。
フアスシリコンまたはポリシリコンを堆積させた
とき、そのコーナ部が丸みを帯びる。この状態で
アモルフアスシリコンまたはポリシリコンを酸化
処理すると、酸化膜とSi基板の境界はアモルフア
スシリコンまたはポリシリコンのコーナの表面形
状に倣つて丸みを帯びることになる。このあと、
酸化膜をエツチングすることによりとり除けばト
レンチのコーナー部は丸くなり、同時にSi基板に
は不純物がかくさんされることになる。従つて、
トレンチコーナ部に丸みを持たせるために、特別
な処理条件を確立しなければならない従来の製造
方法に較べて、安定した条件下で、容易にトレン
チのコーナ部の曲率半径を大きくすることができ
る。
（実施例）
第１図Ａ〜Ｆはこの発明の一実施例を示す工程
図である。ここでは、先ず、同図Ａに示すよう
に、シリコン基板１の表面にマスク材２を形成し
てトレンチを形成するための窓２ａを開け、続い
て、同図Ｂに示すように、異方性エツチングによ
りシリコン基板１にトレンチ１ａを掘つて、マス
ク材２を剥離させる。次に、トレンチ１ａの内面
を含めたシリコン基板の表面に、１×1018cm-3の
ヒ素をドーピングしたアモルフアスシリコンを
500〜2000Å堆積させる。次に、このウエハを適
当な条件、例えば、950℃の雰囲気で、水素燃焼
酸化により、アモルフアスシリコン７とシリコン
基板１の一部、例えば、深さが500〜1000Åの表
層部とを酸化させることにより、同図Ｄに示すよ
うに、酸化膜層８を形成すると共に、アモルフア
スシリコン中にドープされていた不順物をシリコ
ン基板内に拡散させて不純物層４を形成する。。
続いて、同図Ｅに示すように、酸化物層８をエツ
チングすることによつて不純物層４を露呈させ、
ここに、絶縁膜５を形成させる。この場合、シリ
コン基板１のコーナ部はアモルフアスシリコンの
堆積形状を反映して曲率半径が100Å以上の丸み
を持ち、電界集中の起り難いトレンチキヤパシタ
の下地が形成される。最後に、同図Ｆに示すよう
に、ポリシリコン等の電極膜６を形成することに
よつてトレンチキヤパシターが完成する。
図である。ここでは、先ず、同図Ａに示すよう
に、シリコン基板１の表面にマスク材２を形成し
てトレンチを形成するための窓２ａを開け、続い
て、同図Ｂに示すように、異方性エツチングによ
りシリコン基板１にトレンチ１ａを掘つて、マス
ク材２を剥離させる。次に、トレンチ１ａの内面
を含めたシリコン基板の表面に、１×1018cm-3の
ヒ素をドーピングしたアモルフアスシリコンを
500〜2000Å堆積させる。次に、このウエハを適
当な条件、例えば、950℃の雰囲気で、水素燃焼
酸化により、アモルフアスシリコン７とシリコン
基板１の一部、例えば、深さが500〜1000Åの表
層部とを酸化させることにより、同図Ｄに示すよ
うに、酸化膜層８を形成すると共に、アモルフア
スシリコン中にドープされていた不順物をシリコ
ン基板内に拡散させて不純物層４を形成する。。
続いて、同図Ｅに示すように、酸化物層８をエツ
チングすることによつて不純物層４を露呈させ、
ここに、絶縁膜５を形成させる。この場合、シリ
コン基板１のコーナ部はアモルフアスシリコンの
堆積形状を反映して曲率半径が100Å以上の丸み
を持ち、電界集中の起り難いトレンチキヤパシタ
の下地が形成される。最後に、同図Ｆに示すよう
に、ポリシリコン等の電極膜６を形成することに
よつてトレンチキヤパシターが完成する。
第２図は本工程を踏んで製造されたトレンチキ
ヤパシター電界強度と電流との関係を、従来の方
法により製造されたトレンチキヤパシターのそれ
と併せて示した線図で、曲線Ｘの方法によるも
の、曲線Ｙが本工程を採用したものである。ここ
で、シリコン基板１がＮ型であつたとして、電極
に正電圧を印加したことにより、例えば、10-6A
の電流が流れた時で比較すると、従来の方法では
5.7MV／CMの電界強度を示したのに対して、第
１図の工程を踏んだ場合には、7.0MV／CMを示
している。
ヤパシター電界強度と電流との関係を、従来の方
法により製造されたトレンチキヤパシターのそれ
と併せて示した線図で、曲線Ｘの方法によるも
の、曲線Ｙが本工程を採用したものである。ここ
で、シリコン基板１がＮ型であつたとして、電極
に正電圧を印加したことにより、例えば、10-6A
の電流が流れた時で比較すると、従来の方法では
5.7MV／CMの電界強度を示したのに対して、第
１図の工程を踏んだ場合には、7.0MV／CMを示
している。
かくして、この実施例によれば、トレンチコー
ナ部の曲率半径を、単純な手法により格段に大き
くすることができ、この結果、耐圧を1.0MV／
CMも上げることができる。
ナ部の曲率半径を、単純な手法により格段に大き
くすることができ、この結果、耐圧を1.0MV／
CMも上げることができる。
なお、この実施例ではアモルフアスシリコンを
堆積させて酸化物層８を形成したがこの代わりに
ポリシリコンを用いても上述したと同様な酸化物
層８および不純物層４を形成することができる。
堆積させて酸化物層８を形成したがこの代わりに
ポリシリコンを用いても上述したと同様な酸化物
層８および不純物層４を形成することができる。
一方、この実施例では、不純物がドープされた
アモルフアスシリコンとシリコン基板との酸化工
程にて不純物拡散処理も同時に行われることにな
り、Ｄ化の工程を含んだ従来の方法に較べて製品
歩留りを改善することができる。
アモルフアスシリコンとシリコン基板との酸化工
程にて不純物拡散処理も同時に行われることにな
り、Ｄ化の工程を含んだ従来の方法に較べて製品
歩留りを改善することができる。
以上の説明によつて明らかなように、この発明
によれば、シリコン基板上にアモルフアスシリコ
ンまたはポリシリコンを堆積させた時に、コーナ
部が丸みを帯びることを巧みに利用して、コーナ
部が丸みを帯びた不純物層を形成しているので、
安定した条件下で、容易にトレンチのコーナ部の
曲率半径を大きくすることができ、これによつて
耐圧および信頼性ちを格段に向上させることがで
きるという効果がある。
によれば、シリコン基板上にアモルフアスシリコ
ンまたはポリシリコンを堆積させた時に、コーナ
部が丸みを帯びることを巧みに利用して、コーナ
部が丸みを帯びた不純物層を形成しているので、
安定した条件下で、容易にトレンチのコーナ部の
曲率半径を大きくすることができ、これによつて
耐圧および信頼性ちを格段に向上させることがで
きるという効果がある。
第１図はこの発明の一実施例を示す工程図、第
２図は同実施例によつて製造された製品の電界強
度と電流との関係を従来の方法を採用した製品と
比較して示した線図、第３図は従来のトレンチキ
ヤパシタの製造方法を示す工程図である。 １……シリコン基板、２……マスク材、４……
不純物層、５……絶縁膜、６……電極膜、７……
アモルフアシリコン、８……酸化物層。
２図は同実施例によつて製造された製品の電界強
度と電流との関係を従来の方法を採用した製品と
比較して示した線図、第３図は従来のトレンチキ
ヤパシタの製造方法を示す工程図である。 １……シリコン基板、２……マスク材、４……
不純物層、５……絶縁膜、６……電極膜、７……
アモルフアシリコン、８……酸化物層。
Claims (1)
- １ 先ず、シリコン基板にトレンチを形成し、次
に、前記トレンチの内部を含めた前記シリコン基
板の表面に、不純物をドープさせたアモルフアス
シリコンまたはポリシコンを堆積させ、次に、前
記アモルフアスシリコンまたはポリシリコンと前
記シリコン基板の一部とを酸化させて内部に不純
物層を、表面部に酸化物層を形成し、次に、前記
酸化物層をエツチングにより除去し、次に、前記
不純物層の表面に絶縁膜を形成し、次に、前記絶
縁膜に電極膜を堆積させることを特徴とするトレ
ンチキヤパシターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62228252A JPS6472551A (en) | 1987-09-14 | 1987-09-14 | Manufacture of trench capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62228252A JPS6472551A (en) | 1987-09-14 | 1987-09-14 | Manufacture of trench capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6472551A JPS6472551A (en) | 1989-03-17 |
| JPH0575184B2 true JPH0575184B2 (ja) | 1993-10-20 |
Family
ID=16873554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62228252A Granted JPS6472551A (en) | 1987-09-14 | 1987-09-14 | Manufacture of trench capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6472551A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6482701B1 (en) | 1999-08-04 | 2002-11-19 | Denso Corporation | Integrated gate bipolar transistor and method of manufacturing the same |
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309924B1 (en) * | 2000-06-02 | 2001-10-30 | International Business Machines Corporation | Method of forming self-limiting polysilicon LOCOS for DRAM cell |
| JP2003095554A (ja) * | 2001-09-26 | 2003-04-03 | Toshiba Elevator Co Ltd | エレベータのかご上安全装置 |
| WO2005083781A1 (en) | 2004-01-30 | 2005-09-09 | International Business Machines Corporation | Folded node trench capacitor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60223153A (ja) * | 1984-04-19 | 1985-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型キャパシタを有する半導体装置の製法 |
-
1987
- 1987-09-14 JP JP62228252A patent/JPS6472551A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482701B1 (en) | 1999-08-04 | 2002-11-19 | Denso Corporation | Integrated gate bipolar transistor and method of manufacturing the same |
| US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US7354829B2 (en) | 2000-01-14 | 2008-04-08 | Denso Corporation | Trench-gate transistor with ono gate dielectric and fabrication process therefor |
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6472551A (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465548B2 (ja) | ||
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| WO1988007758A1 (en) | Method of manufacture of a two-phase ccd | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JPH0313745B2 (ja) | ||
| JP3229790B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH01238144A (ja) | 半導体装置の製造方法 | |
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPH0613543A (ja) | 半導体装置の製造方法 | |
| JPS63248172A (ja) | 半導体装置の製造方法 | |
| JPH0629543A (ja) | 半導体装置の製造方法 | |
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JPS6158257A (ja) | 半導体装置の製造方法 | |
| JPH0629548A (ja) | 半導体装置の製造方法 | |
| JPH05190541A (ja) | 半導体装置の製造方法 | |
| JPH0629542A (ja) | 半導体装置の製造方法 | |
| JPS60133752A (ja) | 半導体装置の製造方法 | |
| JPH03288468A (ja) | 半導体装置の製造方法 | |
| JPH022634A (ja) | 半導体装置 | |
| JPH04105329A (ja) | 半導体装置の製造方法 | |
| JPS60160167A (ja) | 半導体装置の製造方法 | |
| JPH0555261A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63141374A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |