JPH04105329A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04105329A JPH04105329A JP22366690A JP22366690A JPH04105329A JP H04105329 A JPH04105329 A JP H04105329A JP 22366690 A JP22366690 A JP 22366690A JP 22366690 A JP22366690 A JP 22366690A JP H04105329 A JPH04105329 A JP H04105329A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon layer
- conductive
- film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 38
- 239000000758 substrate Substances 0.000 abstract description 15
- 239000010409 thin film Substances 0.000 abstract description 12
- 239000007790 solid phase Substances 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、金属電極とオーミック接触を成し得るオーミ
ック接触用導電性多結晶シリコン膜を具備する半導体装
置の製造方法に関する。
ック接触用導電性多結晶シリコン膜を具備する半導体装
置の製造方法に関する。
(ロ) 従来の技術
多結晶シリコンを材料とする半導体装置の開発が盛んで
ある。例えば、その半導体装置の代表としては、液晶デ
イスプレィ用画素スイッチング素子やラインセンサ用駆
動回路の薄膜トランジスタ、さらには薄膜太陽電池など
がある。
ある。例えば、その半導体装置の代表としては、液晶デ
イスプレィ用画素スイッチング素子やラインセンサ用駆
動回路の薄膜トランジスタ、さらには薄膜太陽電池など
がある。
然し乍ら、多結晶シリコンを薄膜トランジスタなどの半
導体装置とする製造技術、例えば、ドーピングやエツチ
ングなどの技術は、殆どl結晶シリコンにおける技術を
代用して行われているため、その製造工程は非常に複雑
である。
導体装置とする製造技術、例えば、ドーピングやエツチ
ングなどの技術は、殆どl結晶シリコンにおける技術を
代用して行われているため、その製造工程は非常に複雑
である。
多結晶シリコンによる薄膜トランジスタの製造方法ニツ
イテハ、IEEE、ELECTRON DEVICE
LETTER5,VOL、9 No、6 p、290−
292 JUNE 1988に詳しく記載されている。
イテハ、IEEE、ELECTRON DEVICE
LETTER5,VOL、9 No、6 p、290−
292 JUNE 1988に詳しく記載されている。
(ハ) 発明が解決しようとする課題
以下では、まず、従来の多結晶シリコン薄膜トランジス
タの製造方法について説明し、本発明が解決すべき課題
について説明する。
タの製造方法について説明し、本発明が解決すべき課題
について説明する。
第3図は、前記製造方法を説明するための工程別断面図
である。
である。
同図(a)に示される第1工程では、絶縁性基板(31
)上に減圧CVD法などによって多結晶シリコン膜(3
2)を形成する。通常、基板温度として620℃以上の
高温を必要とする。
)上に減圧CVD法などによって多結晶シリコン膜(3
2)を形成する。通常、基板温度として620℃以上の
高温を必要とする。
次に同図(b)に示される第2工程では、多結晶シリコ
ン膜(32)上にゲート絶縁膜(33)として、シリコ
゛ン酸化膜や窒化シリコン膜を形成し、その後ゲートを
極(34)をパターニングする。ゲート絶縁膜(33)
の形成方法としては、プラズマCVD法や常圧CVD法
などがある。ゲート塩[(34)は、高不純物濃度の導
電性多結晶シリコンによって構成されている。
ン膜(32)上にゲート絶縁膜(33)として、シリコ
゛ン酸化膜や窒化シリコン膜を形成し、その後ゲートを
極(34)をパターニングする。ゲート絶縁膜(33)
の形成方法としては、プラズマCVD法や常圧CVD法
などがある。ゲート塩[(34)は、高不純物濃度の導
電性多結晶シリコンによって構成されている。
同図(c)に示されている第3工程では、後工程で形成
するドレイン、ソース電極と多結晶シリコン膜とをオー
ミック接触させるための導電性多結晶シリコン膜を形成
すべく、イオン注入法により図示の矢印の方向からリン
を注入する。イオン注入後、tooo℃以上のアニール
処理を行い注入したリンを活性化させる。
するドレイン、ソース電極と多結晶シリコン膜とをオー
ミック接触させるための導電性多結晶シリコン膜を形成
すべく、イオン注入法により図示の矢印の方向からリン
を注入する。イオン注入後、tooo℃以上のアニール
処理を行い注入したリンを活性化させる。
これにより、ゲート電極(34)に覆われていない部分
の多結晶シリコン(33)はn型多結晶シリコン(35
)に加工される。
の多結晶シリコン(33)はn型多結晶シリコン(35
)に加工される。
次に 同図(d)に示される第4工程では、ドレイン、
ソース電極部に相当する部分(33a)のゲート絶縁膜
をエツチング除去する。
ソース電極部に相当する部分(33a)のゲート絶縁膜
をエツチング除去する。
最後に同図(e)に示される第5工程では、ソース電極
(36)及びドレイン電極(37)を形成することによ
り、素子を完成させる。
(36)及びドレイン電極(37)を形成することによ
り、素子を完成させる。
多結晶シリコンによる従来の薄膜トランジスタの製造工
程では、前記第3工程で説明したようにオーミ7り接触
用導電性多結晶シリコン膜を形成するため、1000℃
以上の高温処理を必要とする。
程では、前記第3工程で説明したようにオーミ7り接触
用導電性多結晶シリコン膜を形成するため、1000℃
以上の高温処理を必要とする。
この結果、石英などの高価な耐熱性基板を前記絶縁性基
板として用いることが、必要となる。更には、前記イオ
ン注入法では、装置面からの制限により、大面積の処理
を行うことができない。
板として用いることが、必要となる。更には、前記イオ
ン注入法では、装置面からの制限により、大面積の処理
を行うことができない。
従って、安価な所謂ガラス基板を用いるためには、少な
くとも600℃以下の温度処理によって多結晶シリコン
膜を成膜することが必要であり、且つ、ドーピング法と
して従前のイオン注入法によらない、大面積化が容易な
方法を開発することが必要となる。
くとも600℃以下の温度処理によって多結晶シリコン
膜を成膜することが必要であり、且つ、ドーピング法と
して従前のイオン注入法によらない、大面積化が容易な
方法を開発することが必要となる。
本発明の目的とするところは、かかる点に鑑み、従来よ
りも低温で、且つ簡便な方法で、オーミック接触用導電
性多結晶シリコン膜を具備する半導体装置の製造方法を
提供することにある。
りも低温で、且つ簡便な方法で、オーミック接触用導電
性多結晶シリコン膜を具備する半導体装置の製造方法を
提供することにある。
(ニ)課題を解決するための手段
本発明のオーミック接触用導電性多結晶シリコン膜製造
方法の特徴とするところは、導電型非晶質シリコンと真
性非晶質シリコンとを積層形成し、その後、熱処理を行
うことによって作製されることにある。
方法の特徴とするところは、導電型非晶質シリコンと真
性非晶質シリコンとを積層形成し、その後、熱処理を行
うことによって作製されることにある。
(ホ)作用
本発明の製造方法における導電性多結晶シリコンは、絶
縁性基板上に 導電性非晶質シリコンと真性非晶質シリ
コンとを接触させて成る半導体薄膜をア”ニールするこ
とによって形成される。
縁性基板上に 導電性非晶質シリコンと真性非晶質シリ
コンとを接触させて成る半導体薄膜をア”ニールするこ
とによって形成される。
これは、前記導電性非晶質シリコンが多結晶化の際の核
生成に寄与するためで、アニール温度として600℃以
下の低温で前記真性非晶質シリコンを多結晶化すること
ができる。
生成に寄与するためで、アニール温度として600℃以
下の低温で前記真性非晶質シリコンを多結晶化すること
ができる。
さらに前記多結晶シリコンは、前記アニールの進行中に
前記導電性非晶質シリコン内の導電型決定元素が前記真
性非晶質シリコンに拡散し、導電性を有するようになる
。
前記導電性非晶質シリコン内の導電型決定元素が前記真
性非晶質シリコンに拡散し、導電性を有するようになる
。
従って、前記製造方法を使用することにより、当該導電
性多結晶シリコンをオーミック用半導体とすることがで
きる。
性多結晶シリコンをオーミック用半導体とすることがで
きる。
(へ) 実施例
第1図は本発明薄膜トランジスタ製造方法を説明するた
めの製造工程別断面図である。
めの製造工程別断面図である。
同図(a)で示す第1工程では、絶縁基板からなる支持
基板(1)上にノン・ドーピングの真性非晶質シリコン
層(2)とn型の導電性非晶質シリコン層(3)とを接
触するように積層形成する。真性非晶質シリコン層(2
)と導電性非晶質シリコン層(3)の積層状態から成る
半導体薄膜(4)は、例えばプラズマCVD法やスパッ
タ法などによって形成され得る。これらの具体的な形成
条件としては、例えば、プラズマCVD法による真性非
晶質シリコン層(2)の場合、基板温度を300−50
0℃の範囲内で設定し、反応ガスとしてシリコン化合物
のシランガスなどを用いる。膜厚は約1.5μmである
。またn型非晶質シリコン層(3)の場合では、シラン
ガスなどの反応ガスに 導電型決定元素であるリンを含
む7オスフインガスなどの不純物ガスを添加し、基板温
度として300〜400℃、膜厚を約500人とした。
基板(1)上にノン・ドーピングの真性非晶質シリコン
層(2)とn型の導電性非晶質シリコン層(3)とを接
触するように積層形成する。真性非晶質シリコン層(2
)と導電性非晶質シリコン層(3)の積層状態から成る
半導体薄膜(4)は、例えばプラズマCVD法やスパッ
タ法などによって形成され得る。これらの具体的な形成
条件としては、例えば、プラズマCVD法による真性非
晶質シリコン層(2)の場合、基板温度を300−50
0℃の範囲内で設定し、反応ガスとしてシリコン化合物
のシランガスなどを用いる。膜厚は約1.5μmである
。またn型非晶質シリコン層(3)の場合では、シラン
ガスなどの反応ガスに 導電型決定元素であるリンを含
む7オスフインガスなどの不純物ガスを添加し、基板温
度として300〜400℃、膜厚を約500人とした。
特にn型非晶質シリコン層(3)中のリン濃度は2X1
0”cm−’になるように制御した。
0”cm−’になるように制御した。
又、本実施例では、導電型決定元素としてリンを用いた
が、その他の元素であってもよく、例えばp型とする場
合では、ボロンであってもよい。
が、その他の元素であってもよく、例えばp型とする場
合では、ボロンであってもよい。
同図(b)に示す第2工程では、前記半導体薄膜(4)
を350〜500℃の範囲内で数時間から10時間程度
アニールする。本実施例では、アニール温度は500℃
とし、アニール時間は5時間とした。
を350〜500℃の範囲内で数時間から10時間程度
アニールする。本実施例では、アニール温度は500℃
とし、アニール時間は5時間とした。
この結果、半導体薄膜(4)は、真性非晶質シリコン層
(2)とn型非晶質シリコン層(3)の積層状態から、
多結晶シリコン膜(5)に固相成長する。
(2)とn型非晶質シリコン層(3)の積層状態から、
多結晶シリコン膜(5)に固相成長する。
さらに、本工程のアニールによって、n型非晶質シリコ
ン層(3)の導電型決定元素が、真性非晶質シリコン層
(2)に向かって拡散する。
ン層(3)の導電型決定元素が、真性非晶質シリコン層
(2)に向かって拡散する。
図中の斜線で示した部分(5a)は、かかる拡散によっ
て生じたn型多結晶シリコン膜である。
て生じたn型多結晶シリコン膜である。
次に同図(c)で示す第3工程では、当該半導体装置の
チャネルと成る部分(5b)の多結晶シリコン膜(5)
の表面近傍をエツチング除去する。
チャネルと成る部分(5b)の多結晶シリコン膜(5)
の表面近傍をエツチング除去する。
これにより、後工程によってドレイン、ソース電極と接
触する部分(5c)にのみ前記n型多結晶シリコン膜を
残すことが可能となる。
触する部分(5c)にのみ前記n型多結晶シリコン膜を
残すことが可能となる。
このエツチングは、前記導電型決定元素が高濃度に含有
する前記表面近傍を除去するためであり、実施例では、
多結晶シリコン膜(5)の表面から約1μmの深さまで
エツチングした。
する前記表面近傍を除去するためであり、実施例では、
多結晶シリコン膜(5)の表面から約1μmの深さまで
エツチングした。
同図(d)に示す第4工程では、多結晶シリコン膜(5
)上にゲート用及びパッシベーション用の絶縁膜(6)
を形成し、さらにソース、ドレイン電極のコンタクト部
となる絶縁膜(6)をエツチング除去したものである。
)上にゲート用及びパッシベーション用の絶縁膜(6)
を形成し、さらにソース、ドレイン電極のコンタクト部
となる絶縁膜(6)をエツチング除去したものである。
絶縁膜(6)の材料は、シリコン酸化膜や窒化シリコン
などである。これら絶縁膜(6)は、プラズマCVD法
や常圧CVD法などの従来の形成条件によって得られる
ものと同等である。
などである。これら絶縁膜(6)は、プラズマCVD法
や常圧CVD法などの従来の形成条件によって得られる
ものと同等である。
最後に同図(e)に示す第5工程では、当該半導体装置
のゲート電極(7)、ドレイン電極(8)、ソース電極
(9)を形成した後、パターニングする。かような電極
材料は、アルミニュウムやクロムなどの金属膜を蒸着す
ることによって形成される。
のゲート電極(7)、ドレイン電極(8)、ソース電極
(9)を形成した後、パターニングする。かような電極
材料は、アルミニュウムやクロムなどの金属膜を蒸着す
ることによって形成される。
本発明製造方法によれば、多結晶シリコンを形成するた
めに使用する導電性非晶質シリコンの導電型決定元素を
、前記多結晶シリコンと電極とのオーミック接触用半導
体のドーピング用元素とすることができる。さらに、そ
の製造工程における温度は、精々500℃であるために
安価なガラス基板を使用することができる。
めに使用する導電性非晶質シリコンの導電型決定元素を
、前記多結晶シリコンと電極とのオーミック接触用半導
体のドーピング用元素とすることができる。さらに、そ
の製造工程における温度は、精々500℃であるために
安価なガラス基板を使用することができる。
又、本発明製造方法によれば、前記導電性非晶質シリコ
ンと前記真性非晶質シリコンとを、前述した製造方法に
よって成膜できるため、大面積の半導体装置を得ること
が可能となる。
ンと前記真性非晶質シリコンとを、前述した製造方法に
よって成膜できるため、大面積の半導体装置を得ること
が可能となる。
尚、実施例では、コプラナー型構造で説明したが本発明
製造方法は、これに限るものではなく、スタガー型、逆
スタガー型、逆スタガ−型などの薄膜トランジスタにお
いても利用可能である。
製造方法は、これに限るものではなく、スタガー型、逆
スタガー型、逆スタガ−型などの薄膜トランジスタにお
いても利用可能である。
第2図は、本発明製造方法によって製作された第2の実
施例を説明するための半導体装置断面図である。本半導
体装置はMISデバイスである。
施例を説明するための半導体装置断面図である。本半導
体装置はMISデバイスである。
この素子についての製造工程図は示さないが、オーミッ
ク接触用導電性多結晶シリコンの形成については第1の
実施例と同様である。
ク接触用導電性多結晶シリコンの形成については第1の
実施例と同様である。
つまり、該半導体装置では、絶縁基板(21)上に形成
された金属電極(22)に、導電性非晶質シリコンと真
性非晶質シリコンをこの順序で積層形成した後、350
−500℃の範囲でアニールすることにより多結晶シリ
コン(23)を形成している。
された金属電極(22)に、導電性非晶質シリコンと真
性非晶質シリコンをこの順序で積層形成した後、350
−500℃の範囲でアニールすることにより多結晶シリ
コン(23)を形成している。
そして、前記多結晶シリコン(23)上にシリコン酸化
膜、窒化シリコン等からなる絶縁膜(24)を形成した
後、金属膜等で上部電極(25)を作製している。
膜、窒化シリコン等からなる絶縁膜(24)を形成した
後、金属膜等で上部電極(25)を作製している。
当該半導体装置によれば、金属電極(22)上に形成さ
れた前記導電性非晶質シリコンに含有する導電型決定元
素が、第1の実施例と同様に前記多結晶シリコンに導電
性をもたせ、金属膜(22)と良好なオーミック特性を
持たせることとなる。
れた前記導電性非晶質シリコンに含有する導電型決定元
素が、第1の実施例と同様に前記多結晶シリコンに導電
性をもたせ、金属膜(22)と良好なオーミック特性を
持たせることとなる。
(ト) 発明の効果
本発明製造方法によれば、半導体装置の活性層となる多
結晶シリコンを形成する工程と同時に、オーミック接触
用導電性多結晶シリコン膜を形成することができ、工程
が簡単である。
結晶シリコンを形成する工程と同時に、オーミック接触
用導電性多結晶シリコン膜を形成することができ、工程
が簡単である。
さらに、本製造方法によれば、基板として耐熱性の優れ
た高価な基板を使用する必要がなく、且つ大面積化が容
易である。
た高価な基板を使用する必要がなく、且つ大面積化が容
易である。
第1図は本発明半導体装置製造方法を説明するための第
1の実施例の工程別断面図、第2図は本発明半導体装置
製造方法を説明するための第2の実施例を示す半導体装
置の断面図、第3図は従来の半導体装置製造方法による
半導体装置の断面図である。
1の実施例の工程別断面図、第2図は本発明半導体装置
製造方法を説明するための第2の実施例を示す半導体装
置の断面図、第3図は従来の半導体装置製造方法による
半導体装置の断面図である。
Claims (1)
- (1)導電型非晶質シリコン層と真性非晶質シリコン層
とを積層形成し、その後、熱処理を行うことによって作
製されるオーミック接触用導電性多結晶シリコン膜を具
備する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22366690A JPH04105329A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
| US07/738,201 US5318919A (en) | 1990-07-31 | 1991-07-30 | Manufacturing method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22366690A JPH04105329A (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105329A true JPH04105329A (ja) | 1992-04-07 |
Family
ID=16801750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22366690A Pending JPH04105329A (ja) | 1990-07-31 | 1990-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9476205B2 (en) | 2010-06-25 | 2016-10-25 | Formula Plastics, Inc. | Roof panel spacer |
-
1990
- 1990-08-23 JP JP22366690A patent/JPH04105329A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9476205B2 (en) | 2010-06-25 | 2016-10-25 | Formula Plastics, Inc. | Roof panel spacer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100203982B1 (ko) | 반도체장치 및 그의 제작방법 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6370576A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03265143A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0432267A (ja) | 薄膜トランジスタ | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP2919583B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 | |
| JPS61239670A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2770324B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JP3361310B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JPS6127680A (ja) | 半導体記憶装置の製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPH0496219A (ja) | 多結晶シリコン半導体膜の形成方法 |