JPH0575265A - 多層セラミツク基板 - Google Patents

Abstract

(57)【要約】 【目的】 焼成後の反りを補正するための研磨層をその
表裏両面に有してなる多層セラミック基板に関し、多層
セラミック基板の経済性と信頼性の向上を目的とする。 【構成】 研磨層Ｑに形成されるランド５と同等の手段
を用いて当該研磨層Ｑの表面を全体的に覆うダミー導電
層１を形成してなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、焼成後の反りとうねり
を補正するための研磨層を表裏両面に有してなる多層セ
ラミック基板に係り、特にこれら各基板対応に実施され
る電気試験を効率化するための発明に関する。

【０００２】

【従来の技術】図３は研磨層を用いた従来の電気試験方
法を示す模式的要部側断面図である。この電気試験は、
多層セラミック基板（以下基板と称する）60の内層部に
設けられているビア２や回路パターン３に断線箇所が無
いか否かを試験するものである。この試験は、図３に示
すように、何れか一方（この場合は下面側）の研磨層Ｑ
にスパッタ膜40を形成してそこに設けられている全ての
ランド５を短絡した状態で反対側（この場合は上面側）
の研磨層Ｑに設けられている各ランド５に電気試験用の
プロービングピン（以下プローブと呼ぶ）55を接触させ
て断線を検出する方法がとられる。このように何れか一
方のランド５を全部短絡状態にしておくと、その側に設
けられているランド５と回路試験機50を接続するケーブ
ルが僅か一本で済むことから、最近はこの試験方法を適
用するケースが多い。図中、70は各プローブ55と回路試
験機50を結ぶケーブル、80はスパッタ膜40と回路試験機
50を結ぶケーブルをそれぞれ示す。

【０００３】なお、このスパッタ膜40は、研磨層Ｑを研
磨して基板60の反りとうねりを補正する工程で取り除か
れる。

【０００４】

【発明が解決しようとする課題】基板の一方の面にスパ
ッタ膜40を形成して電気試験作業を効率化するというこ
の技術は最近各方面で広く用いられる。しかしながら、
ランド５を短絡させるこのスパッタ膜40に関しては、 ．当該スパッタ膜40を形成するためにはスパッタリン
グ装置が必要であるが、最近の基板は大型化されている
のでこれに対応する大型のスパッタリング装置を準備す
ることは設備費の点からも容易でない。 ．スパッタ膜40はこれを短時間で形成することができ
ないのでこの方法は基板の大量生産には適さない。

【０００５】といった経済上，或いは製造技術上の問題
点がある。本発明は、ランドの形成手段を用いて形成し
たダミー導電層を研磨層面に設けることによって、その
経済性と信頼性を格段に向上した多層セラミック基板を
実現しようとする。

【０００６】

【課題を解決するための手段】本発明による多層セラミ
ック基板は、図１に示すように、研磨層Ｑの表面に形成
されるランド５と同等の手段を用いて当該研磨層Ｑを全
体的に覆うダミー導電層１を形成するようにしたことを
特徴とする。

【０００７】

【作用】このダミー導電層１は、ランド５の形成手段と
同等の手段を用いて形成されることから、これを形成す
るための工程を特別に設ける必要が無い。このため、基
板の製造工程が著しく合理化される。

【０００８】

【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図１は本発明の一実施例とその電気試験方法を示
す模式的要部側断面図、図２(a) と(b) は本発明の一変
形例を示す模式的要部平面図であるが、前記図３と同一
部分にはそれぞれ同一符号を付している。

【０００９】図１に示すように、この多層セラミック基
板（以下基板と称する）30は、下側（裏面側）の研磨層
Ｑにランド５と同じ方法，即ち導電性を有するインク
（以下これを導電インクと称する）による印刷法を用い
て形成したダミー導電層１を装備している。この導電イ
ンクによる印刷というのは、基板30の上に載置したマス
ク（図示せず）を介して当該基板30の表面に導電インク
を印刷する技術で、このマスクの図柄を変えることによ
って研磨層Ｑ上に所望形状の導電層を形成することがで
きる。

【００１０】本発明による基板30は、研磨層Ｑの全表面
に導電インクを印刷してそこに全てのビア２と電気的に
接続されたダミー導電層１を形成している。前記マスク
は編み目の細かい金網等に図柄を形成したもので、この
図柄によって導電インクが印刷される箇所と印刷されな
い箇所ができることになる。図１に示すダミー導電層１
は、研磨層Ｑの全表面に導電インクを印刷した形になっ
ていることから、全てのビア２はこのダミー導電層１と
電気的に接続される。なお、このダミー導電層１はビア
２と電気的に接続されている点がランド５と全く同じで
あることから、ランド５形成用のマスクの代わりにこの
ダミー導電層１形成用のマスクを使用すれば製造工程を
変えることなしにダミー導電層１を形成することができ
る。

【００１１】このダミー導電層１はランド５と全く同等
の手段（この場合は導電インクによる印刷）を用いて形
成されるものであることから、これを形成するための工
程を特別に設ける必要がないのでその経済的効果は頗る
大きい。なお、このダミー導電層１はスパッタ膜40と違
ってその厚さが厚いことから品質的に著しく安定してい
る。図中、80はダミー導電層１と回路試験機50を接続す
るケーブルである。

【００１２】図２(a) と(b) は本発明の一変形例を示す
模式的要部平面図である。図２(a) は前記研磨層Ｑに形
成されるランド５と同等の手段を用いて当該研磨層Ｑ上
のビア２とこれらビア２間を結ぶ仮想ラインＬのみを限
定的に覆う格子状のダミー導電層1Aを形成した例であ
る。この格子状のダミー導電層1Aは研磨層Ｑがそのまま
表面に露出している部分が残っていてビア２との接触部
分が限定されていることから当該ビア２に対する接触性
が極めて良い。

【００１３】図２(b) は研磨層Ｑ上のビア２とこれらビ
ア２間を結ぶ仮想ラインＬのみを限定的に覆うダミー導
電層の形状が特殊である点にその特徴がある。この変形
格子状のダミー導電層1Bは、表面に露出している研磨層
Ｑの形状が円形であることからこれを形成するためのマ
スクが作り易いという利点がある。

【００１４】本発明による基板30は、ランド５と同等の
手段を用いて形成したダミー導電層１を装備しているこ
とから、電気試験の信頼性がスパッタ膜40を装備した従
来の基板60（図３参照）に比して極めて良好である。

【００１５】

【発明の効果】以上の説明から明らかなように、本発明
による多層セラミック基板は、ランドと同等の手段を用
いて電気試験用のダミー導電層を形成するようになって
いることから電気試験時の信頼性が良好であり、かつそ
の経済的効果も頗る大である。

【図面の簡単な説明】

【図１】 本発明の一実施例とその電気試験方法を示す
模式的要部側断面図である。

【図２】 本発明の一変形例を示す模式的要部平面図で
ある。

【図３】 研磨層を用いた従来の電気試験方法を示す模
式的要部側断面図である。

【符号の説明】

１ ダミー導電層 1A 格子状のダミー導電層 1B 変形格子状のダミー導電層 ２ ビア ３ 回路パターン ５ ランド 30，30Ａ，30Ｂ，60 基板 40 スパッタ膜 50 回路試験機 55 プローブ（プロービングピン） 70，80 ケーブル Ｑ 研磨層 Ｌ ビア間を結ぶ仮想ライン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 焼成後の反りとうねりを補正するための
   研磨層(Q) を表裏両面に有してなる多層セラミック基板
   において、 前記研磨層(Q) に形成されるランド(5) と同等の手段を
   用いて当該研磨層(Q)を全体的に覆うダミー導電層(1)
   を形成してなることを特徴とする多層セラミック基板。
2. 【請求項２】 前記研磨層(Q) に形成されるランド(5)
   と同等の手段を用いて当該研磨層(Q) 上に設けられたビ
   ア(2) とこれらビア(2) 間を結ぶ仮想ライン(L) を限定
   的に覆うダミー導電層（1A) ，(1B)を形成してなること
   を特徴とする請求項１記載の多層セラミック基板。