JPS59139729A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS59139729A JPS59139729A JP59007127A JP712784A JPS59139729A JP S59139729 A JPS59139729 A JP S59139729A JP 59007127 A JP59007127 A JP 59007127A JP 712784 A JP712784 A JP 712784A JP S59139729 A JPS59139729 A JP S59139729A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- phase
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の利用分野］
本発明は位相同期回路、特にディジタル信号伝送におけ
るタイミング情報抽出の回路に使用される位相同期回路
に係る。
るタイミング情報抽出の回路に使用される位相同期回路
に係る。
［発明の背景］
タイミング情報抽出には信号のクロック周波数に同調し
た共振器（タンク回路）を用し）る方法、入力信号と中
継器内部の発振器出力との位相比較を行ない信号と位相
同期をとる方法（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）が従来行なわれている。タンク回路を用いる
場合、タンク回路構成素子の温度・経年変化が共振回路
の共振周波数を変動させ直接同期ずれの原因となるため
、タンク回路構成素子の選定にあたっては、温度変化、
経年変化の少ないものを選ばなければならない。また、
入力信号パターンによって、タンク回路出力が変動し、
タイミングジッタの原因となり、これを防ぐためにタン
ク回路の後段にリミッタ増幅器を接続する必要があるな
ど回路が複雑となる欠点がある。
た共振器（タンク回路）を用し）る方法、入力信号と中
継器内部の発振器出力との位相比較を行ない信号と位相
同期をとる方法（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）が従来行なわれている。タンク回路を用いる
場合、タンク回路構成素子の温度・経年変化が共振回路
の共振周波数を変動させ直接同期ずれの原因となるため
、タンク回路構成素子の選定にあたっては、温度変化、
経年変化の少ないものを選ばなければならない。また、
入力信号パターンによって、タンク回路出力が変動し、
タイミングジッタの原因となり、これを防ぐためにタン
ク回路の後段にリミッタ増幅器を接続する必要があるな
ど回路が複雑となる欠点がある。
一方、ＰＬＬを用いると、入力信号と位相比較を行なう
ため、発振器自体の周波数安定度は低くてもよい利点が
ある。しかし発振周波数の変動が大きいと位相同期がか
かる範囲からはずれてしまい、同期がとれなくなってし
まう問題がある。この解決法として、入力信号の周波数
と内部発振器の周波数差を検知する回路を付加すること
により、内部発振器の周波数を位相同期がかかる範囲に
戻す方法、が提案されている。しかし、この方法によっ
ても入力が遮断された場合には、発振器周波数が大きく
ずれ、入力と同期がと九るまでの時間が長くなることが
考えられる。特に多中継を行なう場合、同期が回復され
る時間が長くなり、伝送系の信頼性を低下させてしまう
。
ため、発振器自体の周波数安定度は低くてもよい利点が
ある。しかし発振周波数の変動が大きいと位相同期がか
かる範囲からはずれてしまい、同期がとれなくなってし
まう問題がある。この解決法として、入力信号の周波数
と内部発振器の周波数差を検知する回路を付加すること
により、内部発振器の周波数を位相同期がかかる範囲に
戻す方法、が提案されている。しかし、この方法によっ
ても入力が遮断された場合には、発振器周波数が大きく
ずれ、入力と同期がと九るまでの時間が長くなることが
考えられる。特に多中継を行なう場合、同期が回復され
る時間が長くなり、伝送系の信頼性を低下させてしまう
。
［発明の目的］
本発明は、ＰＬＬにおける上記欠点をなくし、常に発振
器周波数をクロック周波数に一致させる位相同期回路を
提供するものである。
器周波数をクロック周波数に一致させる位相同期回路を
提供するものである。
［発明の概要］
本発明は上記目的を達成するため電圧制御発振器（以下
ｖＣ○と呼ぶ）の外部に基準電圧を加えて帰還をかけｖ
ＣＯの発振周波数を安定するようにしたことを特徴とす
るものである。従って、従来知られているようなりＣｏ
の周波数がＰＬＬの引込み範囲外となる場合にＶＣＯの
発振周波数と信号のクロック周波数の差を検知する回路
を付加し、ｖＣＯに帰還をかけることによりｖＣＯの発
振周波数を信号のクロック周波数に等しくするような複
雑な回路を要せず、簡単な回路によって、周波数の引き
込みを行なうことができる。
ｖＣ○と呼ぶ）の外部に基準電圧を加えて帰還をかけｖ
ＣＯの発振周波数を安定するようにしたことを特徴とす
るものである。従って、従来知られているようなりＣｏ
の周波数がＰＬＬの引込み範囲外となる場合にＶＣＯの
発振周波数と信号のクロック周波数の差を検知する回路
を付加し、ｖＣＯに帰還をかけることによりｖＣＯの発
振周波数を信号のクロック周波数に等しくするような複
雑な回路を要せず、簡単な回路によって、周波数の引き
込みを行なうことができる。
［発明の実施例］
以下図面を用いて詳細に説明する。
第１図は本発明による位相同期回路の一実施例の構成を
示すブロック図である。ｌは入力端子、２は位相比較器
で、入力信号と内部の電圧制御発振器４ （Ｖ ＣＯ：
Ｖｏｌｔａｇ Ｃｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌｌ
ａｔｏｒ）の出力信号との位相差に応じた出力電圧を出
す。
示すブロック図である。ｌは入力端子、２は位相比較器
で、入力信号と内部の電圧制御発振器４ （Ｖ ＣＯ：
Ｖｏｌｔａｇ Ｃｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌｌ
ａｔｏｒ）の出力信号との位相差に応じた出力電圧を出
す。
３は低域ろ波器で、位相比較器２の出力のうち高周波成
分を除去する。ＶＣＯ４は入力信号のクロック周波数と
位相に同期した出力信号を端子５に出す。この入力端子
１から出力端子５にいたる系が位相制御回路によるタイ
ミング情報抽出を行う。
分を除去する。ＶＣＯ４は入力信号のクロック周波数と
位相に同期した出力信号を端子５に出す。この入力端子
１から出力端子５にいたる系が位相制御回路によるタイ
ミング情報抽出を行う。
本発明はこの系にさらに６〜９の回路を付加することに
より、入力信号が遮断になった場合にもＶＣＯ４の発振
周波数を信号のクロック周波数に同調さする。６は微分
回路で、ＶＣＯ４の出力波形から作られたパルスの立ち
上り、立ち下りに応じてスパイク状パルスを発生する。
より、入力信号が遮断になった場合にもＶＣＯ４の発振
周波数を信号のクロック周波数に同調さする。６は微分
回路で、ＶＣＯ４の出力波形から作られたパルスの立ち
上り、立ち下りに応じてスパイク状パルスを発生する。
第２図は上記各部の波形の概略を示す。ＶＣＯ４の出力
波形としては１０のような正弦波、あるいは１１のよう
な方形波がある。正弦波の場合は、方形波に整形する。
波形としては１０のような正弦波、あるいは１１のよう
な方形波がある。正弦波の場合は、方形波に整形する。
微分回路６は方形波１１から正負のパルス１２を発生す
る。７は整流回路で正負パルス１３に変換する。また整
流回路７は低域口波器を持っていてパルス列１３を直流
にする。従って、整流回路７の出力電圧は微分回路６の
入力信号の周波数、すなわちＶＣＯ４の発振周波数に比
例する。直流増幅器９にはその入力端子８および８′の
電圧差に比例して出力を出す構造のものを用いる。一方
８′には基準電圧を印加する。この基準電圧は信号のク
ロック周波数に対応させて設定しておく。
る。７は整流回路で正負パルス１３に変換する。また整
流回路７は低域口波器を持っていてパルス列１３を直流
にする。従って、整流回路７の出力電圧は微分回路６の
入力信号の周波数、すなわちＶＣＯ４の発振周波数に比
例する。直流増幅器９にはその入力端子８および８′の
電圧差に比例して出力を出す構造のものを用いる。一方
８′には基準電圧を印加する。この基準電圧は信号のク
ロック周波数に対応させて設定しておく。
このようにすることにより、入力信号が遮断された場合
にもＶＣＯ４の発振周波数を信号のクロック周波数に保
つことが可能となり、位相同期時間が短縮でき伝送路の
信頼性を向上できる。
にもＶＣＯ４の発振周波数を信号のクロック周波数に保
つことが可能となり、位相同期時間が短縮でき伝送路の
信頼性を向上できる。
第３図は上記第２図の微分回路６、整流回路７の具体的
回路構成例である。入力端子２１に入っているＣ１
とＲ８，が微分作用をし、第２図のブロック６に対応す
る。トランジスタＱ、〜Ｑイまでの部分が第２図の整流
回路７に対応する。Ｃ２とＲ６゜が低域ろ波器を構成し
、出力端子２２には直流成分が出る。第４図は第３図の
回路の入力周波数対出力電圧特性の測定結果である。
回路構成例である。入力端子２１に入っているＣ１
とＲ８，が微分作用をし、第２図のブロック６に対応す
る。トランジスタＱ、〜Ｑイまでの部分が第２図の整流
回路７に対応する。Ｃ２とＲ６゜が低域ろ波器を構成し
、出力端子２２には直流成分が出る。第４図は第３図の
回路の入力周波数対出力電圧特性の測定結果である。
［発明の効果］
以上説明したように本発明によれば、簡単な構成で、信
号入力が断の状態においても信号のタロツク周波数を保
つことができ、伝送路が断の状態を短縮することが可能
である。
号入力が断の状態においても信号のタロツク周波数を保
つことができ、伝送路が断の状態を短縮することが可能
である。
【図面の簡単な説明】
第１図は本発明による位相比較器の一実施例の構成ブロ
ック図、第２図は上記実施例の動作説明のための回路図
、第３図は第１図におけるブロック６および７部の具体
的回路図、第４図は第３図の入力周波数と出力電圧の関
係を示す図である。 ■・・・入力端子、２・・・位相比較器、３・・・低域
ろ波器、４・・・ＶＣＯ１５・・・出力端子、６・・・
微分回路、７・・・＋ ｌ 図 牙２ 図 ／３ 矛３ 区 ｔｔ ＋４図 入２７６きそ圃彼敷（Ｈｌｈ ｌ
ック図、第２図は上記実施例の動作説明のための回路図
、第３図は第１図におけるブロック６および７部の具体
的回路図、第４図は第３図の入力周波数と出力電圧の関
係を示す図である。 ■・・・入力端子、２・・・位相比較器、３・・・低域
ろ波器、４・・・ＶＣＯ１５・・・出力端子、６・・・
微分回路、７・・・＋ ｌ 図 牙２ 図 ／３ 矛３ 区 ｔｔ ＋４図 入２７６きそ圃彼敷（Ｈｌｈ ｌ
Claims (1)
- 入力ディジタル信号と出力ディジタル信号位相比較信号
によって電圧制御発振器の発振周波数を制御する位相同
期回路において、上記電圧制御発振周波数を電圧にかえ
る第１の手段と、上記手段段を具備して構成されたこと
を特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007127A JPS59139729A (ja) | 1984-01-20 | 1984-01-20 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007127A JPS59139729A (ja) | 1984-01-20 | 1984-01-20 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139729A true JPS59139729A (ja) | 1984-08-10 |
Family
ID=11657411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007127A Pending JPS59139729A (ja) | 1984-01-20 | 1984-01-20 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148783A (ja) * | 1984-08-16 | 1986-03-10 | Mitsubishi Electric Corp | レ−ザドツプラ速度計 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174558A (ja) * | 1974-12-24 | 1976-06-28 | Matsushita Electric Industrial Co Ltd | |
| JPS5260052A (en) * | 1975-11-12 | 1977-05-18 | Fujitsu Ltd | Phase control circuit featuring self-run frequency setting medium |
| JPS53148946A (en) * | 1977-05-31 | 1978-12-26 | Mitsubishi Electric Corp | Voltage control oscillation circuit |
-
1984
- 1984-01-20 JP JP59007127A patent/JPS59139729A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174558A (ja) * | 1974-12-24 | 1976-06-28 | Matsushita Electric Industrial Co Ltd | |
| JPS5260052A (en) * | 1975-11-12 | 1977-05-18 | Fujitsu Ltd | Phase control circuit featuring self-run frequency setting medium |
| JPS53148946A (en) * | 1977-05-31 | 1978-12-26 | Mitsubishi Electric Corp | Voltage control oscillation circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148783A (ja) * | 1984-08-16 | 1986-03-10 | Mitsubishi Electric Corp | レ−ザドツプラ速度計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5666388A (en) | Clock recovery circuit with matched oscillators | |
| EP0287776B1 (en) | Phase-locked data detector | |
| US4831338A (en) | Synchronizing clock signal generator | |
| JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| US6549598B1 (en) | Clock signal extraction circuit | |
| JPS59139729A (ja) | 位相同期回路 | |
| US5260841A (en) | Clock extracting circuit | |
| JPH04260239A (ja) | タイミング抽出回路 | |
| JPH0328863B2 (ja) | ||
| JPH07162296A (ja) | ディジタル位相同期回路 | |
| JPS605095B2 (ja) | Ｐｌｌ回路の安定化時間の短縮方法 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPS5930349B2 (ja) | 同期はずれ検出回路 | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0744452B2 (ja) | クロツク再生回路 | |
| GB2360152A (en) | Control circuit arrangements | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPS63276921A (ja) | Ｐｌｌ回路 |