JPH0575826U - プログラム設定モジュールのリセット回路 - Google Patents

Abstract

(57)【要約】 【目的】 リセット指令スイッチのオン時間によるプロ
グラム設定開始の遅れを無くすと共にリセット条件成立
時に確実にリセットできるようにする。 【構成】 リセット入力が与えられたときからプログラ
ム設定出力の発生を開始し該リセット入力を許容する期
間だけリセット条件出力を発生するプログラム設定モジ
ュールのリセット回路において、リセット指令スイッチ
２のオンをパルス化回路４によってオンタイミングパル
スとして得、このタイミングで補助リレー５を自己保持
させ、この自己保持でモジュールのリセット条件成立を
条件にして補助リレー３が該モジュールをリセットす
る。このリセットと同時に補助リレー５の自己保持を解
除する。これにより、リセット指令スイッチのオン時間
に影響されることなく該オンタイミングでモジュールの
瞬時のリセットを行い、またこのリセットにモジュール
のリセット条件が成立したタイミングで行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、プログラム設定モジュールのリセット回路に関する。

【０００２】

【従来の技術】

図２は従来のリセット回路を示す。プログラム設定モジュール１は、例えばロ ボットなどのファクトリーオートメーション機器に対してプログラムされた各種 のアナログ設定値又はディジタル設定値を与える。このプログラム設定出力はリ セット端子の入力がオン（ハイレベル）状態からオフ状態に変化したときにプロ グラムが実行開始され、時間関数になるプログラム設定出力を得る。

【０００３】 例えば、プログラムの実行開始で１時間は＋５Ｖの設定出力にし、次いで２分 間は設定される傾斜で＋５Ｖから増加する設定出力にし、つづいて２時間は＋７ Ｖの設定出力にする。

【０００４】 プログラム設定モジュール１をリセットさせるためのリセット回路は、２４時 間タイマ等で設定時間になったときや他の関連機器が動作完了したときにオン制 御されるリセット指令スイッチ２と、このスイッチ２のオンで付勢される補助リ レー３とを備え、補助リレー３の常開接点３₁ のオンによってプログラム設定モ ジュール１のリセット入力端子をオンさせる。

【０００５】 このリセット回路の動作条件として、プログラム設定モジュール１からのリセ ット条件出力接点１₁ が付加され、プログラム設定モジュール１のリセット条件 が成立しているときのみリセットを許容する。

【０００６】 プログラム設定モジュール１のリセット条件成立は、例えば前述のプログラム 設定出力態様では＋５Ｖ又は＋７Ｖの設定出力中はリセット条件オン（成立）に なり、＋５Ｖから＋７Ｖに向かって変化中はリセット条件オフ（不成立）とする 。

【０００７】

【考案が解決しようとする課題】

従来のリセット回路において、リセット動作の条件にはプログラム設定モジュ ール１のリセット条件成立が含まれるため、リセット指令スイッチ２は該リセッ ト条件不成立期間との兼ね合いで両者をオーバーラップさせるために一定時間（ 例えば１５分間）以上オンしつづけるオン制御がなされる。

【０００８】 このため、リセット指令スイッチ２のオン時にリセット条件が成立していると 、該スイッチ２のオン期間だけプログラム設定モジュール１へのリセット入力が 継続し、スイッチ２のオンに対するプログラム設定開始タイミングがずれる問題 があった。

【０００９】 本考案の目的は、リセット指令スイッチのオン時間によるプログラム設定開始 の遅れを無くすと共にリセット条件成立時に確実にリセットできるようにしたリ セット回路を提供することにある。

【００１０】

【課題を解決するための手段】

本考案は、前記課題の解決を図るため、リセット入力が与えられたときからプ ログラム設定出力の発生を開始し、該リセット入力を許容する期間だけリセット 条件出力を発生するプログラム設定モジュールのリセット回路において、リセッ ト指令スイッチのオンによって起動され該オンタイミングのパルスを発生するパ ルス化回路と、前記パルスで自己保持動作する第１の補助リレーと、この補助リ レーが自己保持中でかつ前記プログラム設定モジュールからリセット条件出力が 得られているときに付勢されて該モジュールにリセット入力を与えると共に該補 助リレーの自己保持動作を解除する第２の補助リレーとを備えたことを特徴とす る。

【００１１】

【作用】 リセット指令スイッチのオンタイミングをパルス化回路のパルス出力として得 、このタイミングで第１の補助リレーを自己保持させ、この自己保持動作とモジ ュールのリセット条件成立で第２の補助リレーが動作して該モジュールをリセッ トする。このリセットと同時に第１の補助リレーの自己保持を解除し、リセット 指令スイッチがオン状態を継続するモジュールへのリセット入力継続を無くす。 また、リセット条件成立と同時にリセットを行うと共にリセット解除を得る。

【００１２】

【実施例】

図１は本考案の一実施例を示すリセット回路図であり、図２と同じものは同一 符号で示す。パルス化回路４はリセット指令スイッチ２のオンで起動され該オン タイミング信号として短時間幅（例えば３０ｍｓｅｃ）のパルスを発生し、出力 接点４₁を該時間幅だけオンさせる。

【００１３】 補助リレー５は、自己の常開接点５₁を接点４₁に並列接続すると共に補助リレ ー３の動作条件に常開接点５₂を設けている。また、補助リレー５の動作条件に は補助リレー３を常閉接点３₂が設けられる。

【００１４】 上述の回路構成において、補助リレー５は接点５₁によって自己保持回路を形 成し、その自己保持解除を補助リレー３の付勢による接点３₂の開路で行う。

【００１５】 本実施例におけるリセット動作を説明する。リセット指令スイッチ２がオンさ れたとき、パルス化回路４が起動されて接点４₁を一定時間だけ閉じる。これに より、補助リレー５は自己保持動作をし、接点５₁，５₂共に閉にする。

【００１６】 このとき、プログラム設定モジュール１のリセット条件が成立していればその 接点１₁のオン状態と接点５₂のオンによって補助リレー３が付勢され、プログラ ム設定モジュール１にリセット入力を与え、該モジュール１をリセットする。同 時に、接点３₂の開によって補助リレー５の自己保持が解除され、補助リレー３ を消勢する。これにより、プログラム設定モジュール１のリセットも解除され、 プログラム設定が開始される。

【００１７】 従って、リセット指令スイッチ２が比較的長い時間オンされるも、該スイッチ ２のオン時にリセット条件成立でプログラム設定モジュール１のリセットとリセ ット解除がなされ、リセット条件成立時にはスイッチ２のオンとほぼ同時のタイ ミングでプログラム設定出力を得ることができる。この動作はリセット条件不成 立では該期間の終了で直ちになされ、該リセット条件の不成立時間に影響される ことは無い。

【００１８】

【考案の効果】

以上のとおり、本考案によれば、プログラム設定モジュールのリセット条件成 立でそのリセットを行うにおいて、リセット指令入力のオンタイミングを得て第 １の補助リレーを自己保持動作させ、この自己保持とリセット条件成立で第２の 補助リレーがモジュールのリセットを行うと共に自己保持を解除するようにした ため、リセット指令入力時間が長くなる場合にもプログラム設定開始が該入力時 間によって遅れることが無くなる。また、モジュールのリセット条件の不成立時 にはその成立と同時になされ、この場合にもプログラム設定開始が遅れることは 無くなる。

【図面の簡単な説明】

【図１】本考案の一実施例を示すリセット回路図。

【図２】従来のリセット回路図。

【符号の説明】

１…プログラム設定モジュール、２…リセット指令スイ
ッチ、３，５…補助リレー、４…パルス化回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 リセット入力が与えられたときからプロ
   グラム設定出力の発生を開始し、該リセット入力を許容
   する期間だけリセット条件出力を発生するプログラム設
   定モジュールのリセット回路において、リセット指令ス
   イッチのオンによって起動され該オンタイミングのパル
   スを発生するパルス化回路と、前記パルスで自己保持動
   作する第１の補助リレーと、この補助リレーが自己保持
   中でかつ前記プログラム設定モジュールからリセット条
   件出力が得られているときに付勢されて該モジュールに
   リセット入力を与えると共に該補助リレーの自己保持動
   作を解除する第２の補助リレーとを備えたことを特徴と
   するプログラム設定モジュールのリセット回路。