JPH0576054U - 面実装電子部品 - Google Patents

面実装電子部品

Info

Publication number
JPH0576054U
JPH0576054U JP013571U JP1357192U JPH0576054U JP H0576054 U JPH0576054 U JP H0576054U JP 013571 U JP013571 U JP 013571U JP 1357192 U JP1357192 U JP 1357192U JP H0576054 U JPH0576054 U JP H0576054U
Authority
JP
Japan
Prior art keywords
solder
surface mount
lead terminal
mount electronic
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP013571U
Other languages
English (en)
Inventor
隆 薄葉
Original Assignee
アイワ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイワ株式会社 filed Critical アイワ株式会社
Priority to JP013571U priority Critical patent/JPH0576054U/ja
Publication of JPH0576054U publication Critical patent/JPH0576054U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】多ピン、狭ピッチ化したQFP等のリフロー半
田工程において、半田ブリッジの発生を低減した面実装
の電子部品を提供する。 【構成】プリント基板の導体部と半田接合するためのリ
ード端子付き面実装電子部品であって、上記リード端子
11aの中間部に半田溜まり部12を設ける。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は面実装電子部品に係り、特に余剰半田を吸収することができる面実装 部品のリード端子に関するものである。
【0002】
【従来の技術】
半導体材料等で形成されたチップの各端子から信号線等を金線で引出し、複数 のリードフレームに接続し、そのリードフレームの端子(リード端子)を介して プリント基板等の上に設けられた外部回路に接続可能にすると共に、前記チップ 、金線及びリードフレームの基部等を樹脂製ボディで覆って固定したフラットパ ッケージは、電子装置等の多くの機器に利用されている。
【0003】 図2に、こうしたフラットパッケージの一種であるQFP(Quad Flat Pac kage)の従来の構成例を示す。図2に示したQFPによれば、複数のリードフレ ーム1の一端が金線2でチップ3に接続され、樹脂製ボディ4で覆われ固定され ている。リードフレーム1の他端である樹脂製ボディ4の外に引き出された脚部 、リード端子1aは、例えばプリント基板等の上に形成された回路等に、半田付 け等により接続装着される。
【0004】 上記半田付けは、通常リフロー半田付けによる場合が多く、そのリフロー半田 付けは、プリント基板の所定ランドにクリーム状半田をスクリーン印刷により適 量塗布し、QFPその他を自動装着後、リフロー炉により加熱溶融することによ りなされる。
【0005】
【考案が解決しようとする課題】
ところで、最近のQFP等のフラットパッケージは、多ピン、狭ピッチ化(1 .0、0.8mm→0.65、0.5mmピッチ)する傾向にあり、上記リフロ ー半田付け工程において、半田がリード端子間を接続して半田ショートを招く半 田ブリッジが発生しやすい状況にあった。
【0006】 この半田ブリッジは半田の量が所定量以上に過剰となる場合や、ランドやリー ド端子の濡れ性が悪く半田が広がらずに、結果として半田過剰となる場合に生じ 易い。
【0007】 上記半田ブリッジ対策として、実開平3−69247号公報に、半田接合側の リード端子1bの底辺部を図3に示すように弓形に曲げて、ランド6上の余剰半 田7を吸収する構造が開示されている。5はプリント基板である。
【0008】 しかし、上述したリード端子形状をとっても、最近の多ピン、狭ピッチ化に伴 って発生する半田ブリッジを防止することはできなかった。
【0009】 更に、また、実開平3−83954号公報に、図4に示すように複数のリード 端子の長さを複数種類設け(長いリード端子1c、短いリード端子1d)、かつ 、隣接するリード端子が互いに異なる長さに配設する構造が開示されている。し かし、この構造も上記技術と同様に最近の多ピン、狭ピッチ化に伴って発生する 半田ブリッジを防ぐことは困難であった。
【0010】 そこで、本考案は、多ピン、狭ピッチ化したQFP等のリフロー半田工程にお いて、半田ブリッジの発生をより低減した面実装電子部品を提供することを目的 とする。
【0011】
【課題を解決するための手段】
上記課題は本考案によれば、プリント基板の導体部と半田接合するためのリー ド端子付き面実装電子部品であって、前記リード端子の中間部に半田溜まり部を 設けたことを特徴とする面実装電子部品によって解決される。
【0012】
【作用】 本考案によれば、リード端子の中間部に半田溜まり部が設けられているので、 リフロー半田付けの際に余剰半田がその半田溜まり部の方まで上昇し、吸収され 易くなり、その結果、リード端子間を余剰半田で接合するような半田ブリッジの 形成を低減することができる。
【0013】
【実施例】
以下、本考案の実施例を図面に基づいて説明する。
【0014】 図1は、本考案に係るリード端子を有する一実施例を示す要部概略図であり、 特に図1(a)はリフロー半田付け前の図であり、図1(b)はリフロー半田付 け後の図である。
【0015】 図1(a)に示すように、本考案のリード端子11aは、その中間部位に湾曲 状半田溜まり部12が塗布形成されており、半田付けされるプリント基板15の 導体部のランド16上には、半田ペースト18が設けられ、その上にリード端子 11a末端が配置されている。半田ペースト18としては、Sn63Pb37の 半田を用いた。
【0016】 図1(a)のようなリード端子11aとプリント基板15の配置状態でリフロ ー炉内で半田付け(リフロー半田)を通常通り行い、図1(b)に示したように 余剰半田17aが図1(a)の湾曲状半田溜まり部12まで上昇し、吸収されて いる。
【0017】 このように余剰半田が予めリード端子の中間部位に設けられた湾曲状半田溜ま り部12に吸収されるためリード端子間隙では、半田ブリッジが大幅に削減する ことができた。
【0018】 本実施例では、リード端子中間部に配する半田溜まり部として湾曲状半田溜ま り部12を用いたが、半田リフロー時余剰半田が吸収されればよく形状は湾曲状 にこだわらず種々変更することができる。
【0019】
【考案の効果】
以上説明したように、本考案によれば、QFP等のフラットパッケージのリフ ロー半田付けにおいて、リフロー半田ブリッジを大幅に低減することが可能であ り、タッチアップ工数の減少、半田付け品質の向上等に寄与することができる。
【図面の簡単な説明】
【図1】本考案に係るリード端子形状を有する一実施例
を示す要部概略図である。
【図2】従来のQFPの一構成例斜視図である。
【図3】従来のリード端子形状一例側面図である。
【図4】従来のリード端子形状一例斜視図である。
【符号の説明】 1 リードフレーム 1a,11a リード端子 1c リード端子(長) 1d リード端子(短) 2 金線 3 チップ 4,14 樹脂製ボディ 5,15 プリント基板 6,16 ランド 7,17 余剰半田 12 湾曲状半田溜まり部 18 半田ペースト

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 プリント基板の導体部と半田接合するた
    めのリード端子付き面実装電子部品であって、 前記リード端子の中間部に半田溜まり部を設けたことを
    特徴とする面実装電子部品。
JP013571U 1992-03-16 1992-03-16 面実装電子部品 Pending JPH0576054U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP013571U JPH0576054U (ja) 1992-03-16 1992-03-16 面実装電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP013571U JPH0576054U (ja) 1992-03-16 1992-03-16 面実装電子部品

Publications (1)

Publication Number Publication Date
JPH0576054U true JPH0576054U (ja) 1993-10-15

Family

ID=11836859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP013571U Pending JPH0576054U (ja) 1992-03-16 1992-03-16 面実装電子部品

Country Status (1)

Country Link
JP (1) JPH0576054U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278755A (ja) * 1989-04-20 1990-11-15 Matsushita Electric Ind Co Ltd 半導体のコムリード
JPH031563A (ja) * 1989-05-29 1991-01-08 Toshiba Corp 画実装パッケージ
JPH03237752A (ja) * 1990-02-15 1991-10-23 Mitsubishi Electric Corp 電子部品パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278755A (ja) * 1989-04-20 1990-11-15 Matsushita Electric Ind Co Ltd 半導体のコムリード
JPH031563A (ja) * 1989-05-29 1991-01-08 Toshiba Corp 画実装パッケージ
JPH03237752A (ja) * 1990-02-15 1991-10-23 Mitsubishi Electric Corp 電子部品パッケージ

Similar Documents

Publication Publication Date Title
US5926731A (en) Method for controlling solder bump shape and stand-off height
US5743007A (en) Method of mounting electronics component
US20020179323A1 (en) Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same
JPH0823147A (ja) 回路基板の接続構造
JPH11145600A (ja) プリント配線基板上のパッドの構造及び電子ユニット
JPH0576053U (ja) 面実装電子部品
WO1987004008A1 (en) Lead finishing for a surface mount package
JP2536892Y2 (ja) 面実装電子部品
JPH0738246A (ja) はんだ付け方法及び該方法に用いる成形はんだ
KR100407641B1 (ko) 인쇄회로기판의 더미 랜드패턴
JPH0621238U (ja) チップ部品
JP2586379B2 (ja) チップ型電子部品
JP2003078241A (ja) はんだ供給方法
JP2725646B2 (ja) 半導体部品およびその実装方法
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JP2917537B2 (ja) 表面実装用icパッケージの実装方法
KR20010063057A (ko) 인쇄회로기판
JP2836887B2 (ja) 面実装型チップ部品の実装方法
JPH0621237U (ja) チップ部品
JPS6223136A (ja) 半導体装置
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법
JPH07326856A (ja) 電子部品のはんだ付け方法
KR19990012613A (ko) 반도체 집적회로 및 전자 부품의 회로기판 실장방법
JPH0666067U (ja) 半田パット
KR20010063056A (ko) 인쇄회로기판