JP2536892Y2 - 面実装電子部品 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は面実装電子部品に係り、
特に余剰半田を吸収することができる面実装部品のリー
ド端子の形状に関するものである。

【０００２】

【従来の技術】半導体材料等で形成されたチップの各端
子から信号線等を金線で引出し、複数のリードフレーム
に接続し、そのリードフレームの端子（リード端子）を
介してプリント基板等の上に設けられた外部回路に接続
可能にすると共に、前記チップ、金線及びリードフレー
ムの基部等を樹脂製ボディで覆って固定したフラットパ
ッケージは、電子装置等の多くの機器に利用されてい
る。

【０００３】図３に、こうしたフラットパッケージの一
種であるＱＦＰ（Ｑuad Ｆlat Ｐackage）の従来の構成
例を示す。図３に示したＱＦＰによれば、複数のリード
フレーム１の一端が金線２でチップ３に接続され、樹脂
製ボディ４で覆われ固定されている。リードフレーム１
の他端である樹脂製ボディ４の外に引き出された脚部、
リード端子１ａは、例えばプリント基板等の上に形成さ
れた回路等に、半田付け等により接続装着される。

【０００４】上記半田付けは、通常リフロー半田付けに
よる場合が多く、そのリフロー半田付けは、プリント基
板の所定ランドにクリーム状半田をスクリーン印刷によ
り適量塗布し、ＱＦＰその他を自動装着後、リフロー炉
により加熱溶融することによりなされる。

【０００５】

【考案が解決しようとする課題】ところで、最近のＱＦ
Ｐ等のフラットパッケージは、多ピン、狭ピッチ化
（１．０、０．８ｍｍ→０．６５、０．５ｍｍピッチ）
する傾向にあり、上記リフロー半田付け工程において、
半田がリード端子間を接続して半田ショートを招く半田
ブリッジが発生しやすい状況にあった。

【０００６】この半田ブリッジは半田の量が所定量以上
に過剰となる場合や、ランドやリード端子の濡れ性が悪
く半田が広がらずに、結果として半田過剰となる場合に
生じ易い。

【０００７】上記半田ブリッジ対策としてし、実開平３
−６９２４７号公報に、半田接合側のリード端子１ｂの
底辺部を図４に示すように弓形に曲げて、ランド６上の
余剰半田７を吸収する構造が開示されている。５はプリ
ント基板である。

【０００８】しかし、上述したリード端子形状をとって
も、最近の多ピン、狭ピッチ化に伴って発生する半田ブ
リッジを防止することはできなかった。

【０００９】更に、また、実開平３−８３９５４号公報
に、図５に示すように複数のリード端子の長さを複数種
類設け（長いリード端子１ｃ、短いリード端子１ｄ）、
かつ、隣接するリード端子が互いに異なる長さに配設す
る構造が開示されている。しかし、この構造も上記技術
と同様に最近の多ピン、狭ピッチ化に伴って発生する半
田ブリッジを防ぐことは困難であった。

【００１０】そこで、本考案は、多ピン、狭ピッチ化し
たＱＦＰ等のリフロー半田工程において、半田ブリッジ
の発生をより低減した面実装電子部品を提供することを
目的とする。

【００１１】

【課題を解決するための手段】この考案は、電子部品本
体にプリント基板の導体部と半田接合するための複数の
リード端子を有し、この複数のリード端子として、リー
ド端子の半田接合面がプリント基板の導体部に半田付け
されるような高さの第１のリード端子と、リード端子の
半田接合面が前記第１のリード端子よりもプリント基板
の導体部から離れて、浮いた状態で半田付けされるよう
な高さの第２のリード端子とが交互に配設されてなる面
実装電子部品であって、電子部品本体の隅に位置するリ
ード端子は、第１のリード端子であることを特徴とする
ものである。

【００１２】

【作用】本考案によれば、リード端子の半田接合面が、
互いに隣接するリード端子で交互に上下するように、す
なわち段差を持って形成されているため、リフロー半田
付け工程で余剰半田がその段差部で吸収されることにな
り、リード端子間を余剰半田で接合するような半田ブリ
ッジの形成を低減することができる。

【００１３】本考案では、リード端子を浮かせる（高く
する）程度としては、半田印刷量に見合う接合不良を生
じない範囲とする。

【００１４】

【実施例】以下、本考案の実施例を図面に基づいて説明
する。

【００１５】図１は、本考案に係るリード端子形状を有
するＱＦＰの一実施例を示す概略側面図であり、図２は
本考案に係るＱＦＰのリフロー半田付け後の要部側面図
である。

【００１６】本実施例は、図１に示すように、樹脂製ボ
ディ１４内に封止されたチップに接続された長さが異な
るリード端子１１ａ及び１１ｂがその底面の高さが交互
に高低差を付ける（交互に浮かせる）ように配設されて
いる。ＱＦＰの４隅のリード端子は全て長くて、その底
面が低い方を設ける。

【００１７】このようなリードフレーム１１の複数のリ
ード端子（１１ａ，１１ｂ）を有したＱＦＰを、図２に
示すようにプリント基板１５にリフロー半田付けする
と、余剰半田１７がリード端子底面が高い（浮いた）方
のリード端子１１ｂの底面とランド１６面との間の間隙
に吸収される。各リード端子高低差（平坦度）は、従来
の図３の場合、実勢レベルで０．１５ｍｍ以下である
が、本実施例の場合イモ付き等の欠陥が発生しないよう
にするため、０．３ｍｍ以下であることが好ましい。

【００１８】図２（ｂ）は、図２（ａ）のＡ−Ａ断面図
であり、リード端子１１ｂの底面とランド１６間の間
隙、約０．２５ｍｍに余剰半田１７が吸収されている状
況がよく示されている。

【００１９】表１は本考案のＱＦＰ（リード端子の底面
高低差０．３ｍｍ）と従来の通常のＱＦＰ（リード端子
の高低差無し）の半田ブリッジ発生（ブリッジ発生Ｇａ
ｐ数／総Ｇａｐ数）を比較したデータである。なお、Ｇ
ａｐ数はリード端子間の間隙数を示す。

【００２０】

【表１】

【００２１】上記半田ブリッジ発生のためのＱＦＰ、半
田、ペースト半田印刷厚さの各条件は以下の通りとし
た。

【００２２】 ＱＦＰ；ピッチ：０．６ｍｍ ピン数：１００本 半田 ；Ｓｎ₆₃Ｐｂ₃₇（共晶） ペースト半田印刷厚さ；２００μｍ 表１に示したデータからもリード端子の底面高低差を付
与した本考案ＱＦＰでは半田ブリッジ発生が極めて少な
いことがわかる。

【００２３】

【考案の効果】以上説明したように、本考案によれば、
ＱＦＰ等のフラットパッケージのリフロー半田付けにお
いて、リフロー半田ブリッジを大幅に低減することが可
能であり、タッチアップ工数の減少、半田付け品質の向
上等に寄与することができる。また、電子部品本体の隅
に位置するリード端子はリード端子の半田接合面がプリ
ント基板の導体部に半田付けされるような高さとなって
いることから、電子部品本体のプリント基板に対する位
置決めを、この隅に位置するリード端子により容易に行
うことができる。

【図面の簡単な説明】

【図１】本考案に係るリード端子形状を有するＱＦＰの
一実施例を示す概略側面図である。

【図２】本考案に係るＱＦＰのリフロー半田付け後の要
部側面図である。

【図３】従来のＱＦＰの一構成例斜視図である。

【図４】従来のリード端子形状一例側面図である。

【図５】従来のリード端子形状一例斜視図である。

【符号の説明】

１，１１ リードフレーム １ａ，１１ａ，１１ｂ リード端子 １ｃ リード端子（長） １ｄ リード端子（短） ２ 金線 ３ チップ ４，１４ 樹脂製ボディ ５，１５ プリント基板 ６，１６ ランド ７，１７ 余剰半田

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】電子部品本体にプリント基板の導体部と半
   田接合するための複数のリード端子を有し、 前記複数のリード端子として、リード端子の半田接合面
   が前記プリント基板の導体部に半田付けされるような高
   さの第１のリード端子と、 リード端子の半田接合面が前記第１のリード端子よりも
   前記プリント基板の導体部から離れて、浮いた状態で半
   田付けされるような高さの第２のリード端子とが交互に
   配設されてなる面実装電子部品であって、 前記電子部品本体の隅に位置する前記リード端子は、前
   記第１のリード端子であることを特徴とする面実装電子
   部品。