JPH0576103U - ストリップライン - Google Patents

ストリップライン

Info

Publication number
JPH0576103U
JPH0576103U JP2251992U JP2251992U JPH0576103U JP H0576103 U JPH0576103 U JP H0576103U JP 2251992 U JP2251992 U JP 2251992U JP 2251992 U JP2251992 U JP 2251992U JP H0576103 U JPH0576103 U JP H0576103U
Authority
JP
Japan
Prior art keywords
strip line
dielectric substrate
strip
conductive film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2251992U
Other languages
English (en)
Inventor
次朗 荻原
達也 今泉
利雄 清水
智 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2251992U priority Critical patent/JPH0576103U/ja
Publication of JPH0576103U publication Critical patent/JPH0576103U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【目 的】 ストリップ線路の小型化が可能で、しかも
高いQを得ることができるストリップラインを提供す
る。 【構 成】 ストリップラインは、一方の面にグランド
層となる導電膜14,15を形成した第1の誘電体基板
11,13に、表裏両面に導電膜を対向させて形成した
ストリップ線路16,17と、当該ストリップ線路1
6,17どうしを複数の個所で接続する導電膜20を形
成したスルーホール19とからなる第2の誘電体基板1
2が積層されて構成される。また、第1の誘電体基板の
第2の誘電体基板側の面には、第2の誘電体基板のスト
リップ線路と接するストリップ線路が形成されるように
構成される。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、伝送線路、共振器、またはフィルタとして単独、あるいは多層回路 基板の一部として使用されるストリップラインに関するものである。 なお、本明細書では、誘電体基板上に形成された導電膜を「ストリップ線路」 と記載し、前記ストリップ線路とグランド層とが形成された誘電体基板によって 構成される伝送路、共振器、またはフィルタ、およびこれらを多層回路基板等の 一部に形成したものを総称して「ストリップライン」と記載する。
【0002】
【従来の技術】
図3は従来例におけるストリップラインを説明するための図である。 図3において、誘電体基板31の一方の面には、グランド層となる導電膜33 が形成されている。また、誘電体基板32の一方の面には、前記と同様にグラン ド層となる導電膜34と、他方の面に導電膜からなるストリップ線路35とが形 成されている。 そして、ストリップライン3は、誘電体基板31と誘電体基板32とが、スト リップ線路35を挟むようにして、図示されていない接着剤、あるいは熱圧着等 によって接合される。 このようにして、ストリップライン3は、ストリップ線路35によるインダク タと、ストリップ線路35とグランド層として形成された導電膜33、34とに よる容量とから構成される。
【0003】 図3に示すストリップライン3を使用したフィルタは、同軸型共振器4によっ て形成したフィルタより挿入損失が大きい。これは同軸型共振器4のQよりも、 ストリップライン3のQの方が悪いからである。 そこで、ストリップライン3のQを良くするためには、図4に示すようなこと が考えられた。図4は誘電体基板の両方にストリップ線路が形成されたストリッ プラインの従来例を示す。 図4において、誘電体基板51は、一方の面にグランド層となる導電膜53と 、他方の面にストリップ線路55とが形成されている。また、誘電体基板52は 、一方の面に前記と同様にグランド層となる導電膜54と、他方の面に導電膜か らなるストリップ線路56とが形成されている。 そして、ストリップライン5は、前記ストリップ線路55およびストリップ線 路56が接するように誘電体基板51、52を接合することによって構成される 。 図4に示すストリップライン5におけるストリップ線路55は、図3に示すス トリップ線路35と同じ厚さであっても、誘電体基板51および52の両方に形 成することで倍の厚さのストリップ線路が得られる。したがって、ストリップ線 路の幅を広げずにストリップライン5のQを向上させることができる。
【0004】 図5は両面にストリップ線路が形成された誘電体基板を図4に示す誘電体基板 によって挟持した従来例を示す。 図5において、誘電体基板61は、一方の面にグランド層となる導電膜64と 、他方の面にストリップ線路66とが形成されている。また、誘電体基板63は 、一方の面に前記と同様にグランド層となる導電膜65と、他方の面に導電膜か らなるストリップ線路69とが形成されている。また、誘電体基板62は、その 両面にストリップ線路67および68が形成されている。 そして、ストリップライン6は、前記誘電体基板61に形成されたストリップ 線路66と誘電体基板62に形成されたストリップ線路67とが接するように、 また、誘電体基板63に形成されたストリップ線路69と誘電体基板62に形成 されたストリップ線路68とが接するようにそれぞれ接合することによって構成 される。 図5に示すようにトリプレート構成とすることによって、ストリップライン6 は、小型でしかもQの高いものを得ることができる。
【0005】
【考案が解決しようとする課題】
しかし、ストリップラインのQを高くするため、図4および図5に示すような 構成にする場合、ストリップ線路が形成されている部分の厚さは、それ以外の部 分の厚さと膜厚分の差がある。そのために、それぞれの誘電体基板を圧着した場 合、圧着部分にかかる力は、不均一になる。このような状態で、それぞれの誘電 体基板が同時に焼成されると、前記不均一な力は、ストリップ線路と誘電体基板 との接着部分にかかり、この部分に剥がれ等の製造上の問題が発生する。 上記問題により、ストリップ線路の厚さは、無制限に厚く形成することができ ない。 また、Qを高くするため、ストリップ線路の幅を広げることも考えられるが、 そうすると、ストリップラインを小型化することができない。
【0006】 本考案は、以上のような課題を解決するためのもので、ストリップ線路の小型 化が可能で、しかも高いQを得ることができるストリップラインを提供すること を目的とする。
【0007】
【課題を解決するための手段】
(第1考案) 前記目的を達成するために、本考案のストリップラインは、一方の面にグラン ド層となる導電膜(図1および図2の14および/または15)を形成した第1 の誘電体基板(図1および図2の11および/または13)に、表裏両面に導電 膜を対向させて形成したストリップ線路(図1および図2の16、17)と、当 該ストリップ線路(16、17)どうしを複数の個所で接続する導電膜(図1の 20)を形成したスルーホール(図1および図2の19)とからなる第2の誘電 体基板(図1および図2の12)が積層されるように構成される。
【0008】 (第2考案) 本考案のストリップラインにおける第1の誘電体基板(11)の第2の誘電体 基板(12)側の面に、第2の誘電体基板(12)のストリップ線路(16およ び/または17))と接するようにストリップ線路(図2の21および/または 22)を形成するように構成される。
【0009】
【作 用】
(第1考案および第2考案) 第2の誘電体基板には、その表裏両面に導電膜を対向させて形成したストリッ プ線路と、当該ストリップ線路どうしを複数の個所で接続する導電膜を形成した スルーホールとが設けられているため、スルーホール内に形成されている導電膜 の分、導電体の体積が多くなる。 したがって、同じ体積からなるストリップラインと比較して、Qを高くとるこ とができる。 また、第2の誘電体基板にスルーホールが設けられているため、第1および第 3の誘電体基板によって挟持する際に、接着剤の回り込み、あるいは基板部材の 食い込み等が良く、固着強度が高いものが得られる。
【0010】
【実 施 例】
図1(イ)および(ロ)は本考案におけるストリップラインの一実施例を説明 するための図である。 図1(イ)および(ロ)において、誘電体基板11には、一方の面にグランド 層となる導電膜14が形成されている。また、誘電体基板13には、一方の面に 前記と同様にグランド層となる導電膜15が形成されている。 また、誘電体基板12には、その両面にストリップ線路16および17が形成 されていると共に、誘電体基板12を介してストリップ線路16および17を接 続する複数の貫通孔18が形成されている。そして、複数の貫通孔18には、導 電膜20が形成されてスルーホール19を構成している。
【0011】 そして、ストリップライン1は、前記誘電体基板12に形成された複数のスル ーホール19によって接続されているストリップ線路16および17を、グラン ド層となる導電膜14が形成された誘電体基板11とグランド層となる導電膜1 5が形成された誘電体基板13とで挟持することによって構成される。 また、ストリップライン1は、誘電体基板11ないし13に、予めグランド層 となる導電膜14および15、ストリップ線路16および17、あるいはスルー ホール19を形成した後に、焼成することができる。なお、上記スルーホール1 9は、たとえばストリップ線路の幅が1.0mmのラインに対して、直径0.2 5mmで、1mm以内の間隔で設けられる。 また、誘電体基板11ないし13を焼成した後に、グランド層となる導電膜1 4および15、ストリップ線路16および17、あるいはスルーホール19を形 成し、これらを後から焼成することもできる。 さらに、誘電体基板11ないし13は、セラミック系あるいはガラスエポキシ 樹脂系等、誘電体部材であれば周知のものを使用できる。
【0012】 以上のように、本実施例におけるストリップ線路16および17は、誘電体基 板12を介したスルーホール19によって接続されているため、図5に示すトリ プレート型のストリップライン6に比べてスルーホール19が形成されている分 低い抵抗となるので、同じ大きさであるにもかかわらずQを良くすることができ る。 また、セラミック等の基板を用いる場合には、基板となるグリーンシート上に グランド層、ストリップ線路、およびスルーホールを形成した後、焼成する前に 、熱によって圧着することができる。このような熱による圧着は、スルーホール に基板の一部が埋め込まれるようになり、強固に接合される。 このため、ストリップ線路16、17が形成された誘電体基板が焼成された後 、基板は剥がれない。
【0013】 図2は本考案におけるストリップラインの他の実施例を説明するための図であ る。 図2において、図1に示すストリップライン1と相違するのは、誘電体基板1 1および誘電体基板13にストリップ線路21および22が形成されている点に ある。 すなわち、図2に示すストリップライン2は、ストリップ線路21および22 を形成したために、殆ど同じ形状であるにもかかわらず図1のストリップライン 1より抵抗が低くなり、高いQが得られる。
【0014】 以上、本考案の実施例を詳述したが、本考案は、前記実施例に限定されるもの ではない。そして、実用新案登録請求の範囲に記載された本考案を逸脱すること がなければ、種々の設計変更を行うことが可能である。 たとえば、誘電体基板の材質は、特に限定されず周知のどのような部材を採用 することもできる。また、ストリップ線路の形状は、実施例のような直線に限ら ず、曲線を含む各種形状を採ることができる。 さらに、グランド層あるいはストリップ線路を形成する導電膜の形成は、たと えば、銅や銀等による厚膜形成法あるいはメッキ法等の周知の方法が採用できる 。
【0015】
【考案の効果】
本考案によれば、第2の誘電体基板の両面に導電膜を対向させて形成したスト リップ線路と当該ストリップ線路どうしを複数の個所で接続するスルーホールを 設けることによって、小型でしかも高いQを有するストリップラインを得ること ができた。 また、本考案によれば、第2の誘電体基板にスルーホールを設けることによっ て、第1の誘電体基板を圧着するに際し、第1の誘電体基板の部材が上記スルー ホール部分に食い込んだり、あるいは接着剤が回り込んだりして、誘電体基板ど うしの固着強度を上げることができる。
【図面の簡単な説明】
【図1】 (イ)および(ロ)は本考案におけるストリ
ップラインの一実施例を説明するための図である。
【図2】 本考案におけるストリップラインの他の実施
例を説明するための図である。
【図3】 従来例におけるストリップラインを説明する
ための図である。
【図4】 誘電体基板の両方にストリップ線路が形成さ
れたストリップラインの従来例を示す。
【図5】 両面にストリップ線路が形成された誘電体基
板を図4に示す誘電体基板によって挟持した従来例を示
す。
【符号の説明】
1、2・・・ストリップライン 11ないし13・・・誘電体基板 14、15・・・グランド層 16、17、21、22・・・ストリップ線路 18・・・貫通孔 19・・・スルーホール 20・・・導電膜
フロントページの続き (72)考案者 風間 智 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 一方の面にグランド層となる導電膜を形
    成した第1の誘電体基板に、 表裏両面に導電膜を対向させて形成したストリップ線路
    と、当該ストリップ線路どうしを複数の個所で接続する
    導電膜を形成したスルーホールとからなる第2の誘電体
    基板が積層されて構成されたことを特徴とするストリッ
    プライン。
  2. 【請求項2】 第1の誘電体基板の第2の誘電体基板側
    の面に、第2の誘電体基板のストリップ線路と接するよ
    うにストリップ線路を形成したことを特徴とする請求項
    1記載のストリップライン。
JP2251992U 1992-03-17 1992-03-17 ストリップライン Pending JPH0576103U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2251992U JPH0576103U (ja) 1992-03-17 1992-03-17 ストリップライン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2251992U JPH0576103U (ja) 1992-03-17 1992-03-17 ストリップライン

Publications (1)

Publication Number Publication Date
JPH0576103U true JPH0576103U (ja) 1993-10-15

Family

ID=12085024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2251992U Pending JPH0576103U (ja) 1992-03-17 1992-03-17 ストリップライン

Country Status (1)

Country Link
JP (1) JPH0576103U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059113A (ja) * 1998-08-04 2000-02-25 Murata Mfg Co Ltd 伝送線路および伝送線路共振器
JP2022035835A (ja) * 2020-08-21 2022-03-04 株式会社東芝 同軸線路およびアレーアンテナ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059113A (ja) * 1998-08-04 2000-02-25 Murata Mfg Co Ltd 伝送線路および伝送線路共振器
JP2022035835A (ja) * 2020-08-21 2022-03-04 株式会社東芝 同軸線路およびアレーアンテナ

Similar Documents

Publication Publication Date Title
KR940006221B1 (ko) 가요성 배선기판
JP4029759B2 (ja) 多層回路基板およびその製造方法
JPH06152208A (ja) ディレイライン素子およびその製造方法
KR930020640A (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
US10505298B2 (en) Joint structure of a resin multilayer substrate and a circuit board
JPH0446405A (ja) ディレイライン及びその製造方法
JPH03257893A (ja) 多層配線基板の製造方法
JPH0818187A (ja) 電子部品及びその製造方法
JP4341588B2 (ja) 多層基板及びその製造方法
WO2020067320A1 (ja) 樹脂多層基板
US7297875B2 (en) Fusion bonded assembly with attached leads
JPH0576103U (ja) ストリップライン
JP2001102747A (ja) 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造
CN211828497U (zh) 树脂多层基板以及电子设备
JP2000068716A (ja) 多層伝送線路
JP2800864B2 (ja) 積層電子部品
JPH07111371A (ja) フレキシブルプリント基板
JPWO2022172872A5 (ja)
WO2022113618A1 (ja) 伝送線路及び電子機器
JPH0786814A (ja) 平行ストリップラインケーブルの製造方法
JPWO2020203724A1 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JPH05183306A (ja) トリプレート構造の誘電体基板
WO2021235263A1 (ja) 信号伝送線路
JPS5873204A (ja) トリプレ−ト構造のマイクロ波伝送線路の製造方法
JPS6340824Y2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990727