JPH0576774B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、応用プログラムを記憶している
ROMを内部に有する集積回路において、テスト
処理プログラムを前記ROMの空きエリアに記憶
させ、初期状態の設定や終了状態の判定の処理は
テスト処理プログラムで行う機能を有する集積回
路に関する。

〔発明の技術的背景とその問題点〕

近年、集積回路技術の進歩はめざましく、プロ
グラム制御の集積回路も高集積化、高機能化して
きた。その結果、プログラムを記憶するROM
（読み出し専用メモリ）を内部に有する集積回路
も実現した。このような集積回路では、命令の供
給や実行のための端子（アドレス出力端子とか命
令入力端子等）が不要なので端子数を減すことが
でき、小型化や低価格化に役立つていた。

このようなプログラム制御のIC（集積回路）の
診断方法に、ROM内の命令を１〜数ステツプ実
際に実行させ、実行結果が期待値と一致するか否
かのテストを行い、これをROMのプログラムの
各々の部分に対して繰返しテストを行い、全ての
テスト系列に対し良好な結果が得られれば良品と
診断する方法があつた。ところが、この診断方法
でテストを行おうとすると、初期状態の設定や終
了状態の判定の処理では、テストデータをテスト
したいレジスタや集積回路内部のメモリーに直接
書込んだり、読みだしたりする必要があることか
ら、それを行うための回路が必要になり、回路規
模が増大すると共に、回路が複雑になるという問
題が生じた。

また、終了状態の判定の処理において、期待値
と一致しているか否かを判定する機能は持つてい
なかつた。そこで、レジスタや内部のメモリーの
内容を集積回路から出力し、ICテスタを用いて
期待値と一致するか否かにより判定していた。つ
まり、先に述べたような処理を行える高機能の
ICテスタが必要になつた。

〔発明の目的〕

本発明の目的はプログラムROM内蔵型の集積
回路において、テスト専用回路を小規模に押える
ことができる集積回路を提供することにある。

本発明の他の目的は、ICテスタの負荷を軽減
できる集積回路を提供することにある。

〔発明の概要〕

応用プログラムを記憶しているROMの空きエ
リアに、テスト処理プログラムを記憶させ、テス
ト処理プログラムをもちいて、初期状態の設定と
終了状態の判定の処理を行う機能を有する集積回
路である。

〔発明の効果〕

本発明によれば、テスト専用の回路が小規模な
回路で済む。

本発明によれば、ICテスタの負荷を軽減でき
る。

〔発明の実施例〕

第１図が本発明の一実施例における集積回路の
全体図である。

第２図は本発明の一実施例における集積回路が
持つメモリアドレス空間の図である。

第１図において、１は本発明による集積回路の
全体である。

２はプログラムを記憶しているROMである。
２Ａは応用プログラムを記憶している第１の
ROMであり、２Ｂはテスト処理プログラムを記
憶している第２のROMである。

３は現在実行中の命令をセツトしている命令レ
ジスタである。命令レジスタ３は命令コードを格
納している命令コードフイールド３Ａと、分岐命
令を実行する時の分岐先の番地を格納している分
岐先番地フイールド３Ｂとを含む。

４は次に実行する予定の命令の番地をセツトし
ているアドレスレジスタである。

５は内部にアキユムレータやネゼラルレジス
タ、ALU（算術論理演算ユニツト）、RAM（読み
書き可能なメモリ）を持ち（これらは図示してい
ない）、各種の演算処理を行う演算処理回路ある。

６は診断モード時に、テストに関する種々の制
御を行うテスト制御回路である。

１１は分岐レジスタで、応用プログラム分岐命
令を実行すると、その内容がアドレスレジスタ４
にセツトされる。

なお、応用プログラム分岐命令は、初期状態の
設定等の全ての準備が終了し、応用プログラムの
実行を開始しようとする時に実行する命令であ
る。この命令を実行すると、応用プログラムのテ
ストの対象となる部分の先頭の番地に分岐する。

１２は割込テーブルで、種々の割込に一対一に
対応した割込処理ルーチンの先頭番地を記憶して
いるテーブルである。

１３はウカウントアツプ回路で、アドレスレジ
スタ４の値を１加算する回路である。

１４は選択回路である。これは、割込が発生す
ると、つまり、割込信号２２Ｓが１となると割込
テーブル１２を選択し、応用プログラム分岐命令
を実行すると、つまり、応用プログラム分岐命令
信号２１Ａが１になると分岐レジスタ１１を選択
し、分岐命令を実行すると、つまり、分岐命令信
号２１Ｂが１となる分岐先番地フイールド３Ｂを
選択し、それ以外だとカウントアツプ回路１３を
選択する。

２１は命令コードフイールド３Ａの内容をデコ
ードするデコーダである。

２１Ａはデコーダ２１の出力信号のひとつであ
り、命令レジスタ３の内容が応用プログラム分岐
命令だと１になる応用プログラム分岐命令信号で
ある。

２１Ｂはデコーダ２１の出力信号のひとつであ
り、命令レジスタ３の内容が分岐命令だと１にな
る分岐命令信号である。

２１Ｃはデコーダ２１の出力信号のひとつであ
り、命令レジスタ３の内容が診断フリツプフロツ
プセツト命令だと１になる診断フリツプフロツプ
セツト信号である。

２２は割込制御回路で、ストツプカウンタ３１
が零になつた時や、診断モード切替端子４４にパ
ルスが入力した時の割込を含む種々の割込を制御
する。割込制御回路２２の出力のひとつは割込テ
ーブル１２に送られ、割込処理ルーチンの先頭番
地を選択する。

２２Ｓは割込が発生し、それを受付けて割込処
理ルーチンに分岐する時に１になる割込信号であ
る。

３１はストツプカウンタで、あらかじめテスト
の対象となる応用プログラムの部分の実行ステツ
プ数をセツトしておく。そして、応用プログラム
分岐命令を実行すると、その後、一命令実行する
度にストツプカウンタ３１は１ずつデクレメント
する。ストツプカウンタ３１が零になると、終了
割込が発生する。

３２は診断フリツプフロツプで、診断の結果を
記憶する。

３３はOR回路である。

４１はデータ入力端子で、テスト処理プログラ
ムを実行中は、分岐レジスタ１１や演算処理回路
５やテスト制御回路６にテストの初期状態の設定
に必要なデータ、あるいは、終了状態の判定のた
めの期待値のデータを入力する端子である。

４２はクロツクパルスを入力するクロツク端子
である。

４３はクリアパルスを入力するクリア端子であ
る。

４４は診断モード切替端子で、この信号にパル
スが入力すると診断モードになる。

４５は診断フリツプフロツプ３２の内容を出力
する診断結果出力端子である。

第２図は、本発明の一実施例におけるメモリア
ドレス空間の図である。

本発明における集積回路１の命令が持つアドレ
ス空間は16ビツト、64K語とする。そして、上位
の4K語（OOOO番地〜OFFF番地）に、テスト
処理プログラム（第２のROM2B内）を記憶し、
下位の60K語（1OOO番地〜FFFF番地）に応用
プログラム（第１のROM2A内）を記憶する。

テスト処理プログラムは、テストの初期データ
を読み込んで所定のレジスタやメモリにセツトす
る初期状態設定プログラムと、テストの結果が期
待値と一致するか否かの判定を行う終了状態判定
プログラムからできている。

このうち、前半は（OOOO番地〜O7FF番地）
には初期状態設定プログラムを記憶し、実行開始
番地はOOOO番地である。

一方、後半（O8OO番地〜OFFF番地）には終
了状態判定プログラムを記憶し、実行開始番地は
O8OO番地である。

次に、第１図と第２図を参照しながら、集積回
路１の診断方法について説明する。

集積回路１は電源投入時等にクリア端子４３か
らクリアパルスにより診断フリツプフロツプ３２
を含む種々のレジスタはクリアされているものと
する。

集積回路１を診断すべく診断モード切替端子４
４にパルスを入力する。パルスは診断フリツプフ
ロツプ３２をリセツトすると共に、割込制御回路
２２に入る。割込制御回路２２は割込信号２２Ｓ
を１にして、割込テーブル１２から初期状態設定
プログラムの先頭番地（OOOO番地）を選択す
る。このあと、選択回路１４が割込テーブル１２
を選択し、アドレスレジスタ４に“OOOO”を
セツトする。初期状態設定プログラムが実行を開
始する。

初期状態設定プログラムは、テストに必要な初
期データをデータ入力端子４１を経由して、演算
処理回路５の内部にあるアキユムレータやゼネラ
ルレジスタ等、種々のレジスタやRAMにセツト
する。

それから、テストの対象となる応用プログラム
の部分の先頭番地を分岐レジスタ１１にセツトす
る。最後に、その部分の命令の実行ステツプ数を
ストツプカウンタ３１にセツトする。

以上の初期状態の設定が終了すると、応用プロ
グラム分岐命令を実行する。すると、選択回路１
４は分岐レジスタ１１を選択するので、アドレス
レジスタ４には分岐レジスタ１１の内容がセツト
される。これにより、応用プログラム（第１の
ROM2A内の命令）の実行を開始する。

応用プログラムの各々の命令をストツプカウン
タ３１が０になるまで実行する。ストツプカウン
タ３１の出力が１になると、終了割込が発生す
る。終了割込が発生すると、割込制御回路２２に
割込信号２２Ｓを１にし、さらに、割込テーブル
１２から終了状態判定プログラムの先頭番地
（O8OO番地）を選択し、その値をアドレスレジ
スタ４にセツトする。これにより、終了状態判定
プログラムが実行を開始する。

実行を開始すると、演算処理回路５の内部のア
キユムレータ等必要なレジスタとか、アドレスレ
ジスタ４の内容が期待値と一致しているかを判定
する。判定する時、期待値をデータ入力端子４１
から入力して終了状態判定プログラム上で正しい
か判定する。もし正しければ、診断フリツプフロ
ツプ３２の出力は０のままにする。従つて、診断
結果出力端子４５は０のままになつている。

一方、正しくなければ、診断フリツプフロツプ
セツト命令を実行する。すると、診断フリツプフ
ロツプセツト信号２１Ｃが１になり、診断フリツ
プフロツプ３２が１になる。従つて、診断結果出
力端子４５が１になる。ICテスタ、あるいは、
集積回路１をテストする回路は診断結果出力端子
４５を常に観測し続け、１になつたら不良箇所が
発見されたとして、この集積回路１を不良として
処分する。

一方、正しければ、次の初期状態の設定にかか
る。すなわち、初期状態設定プログラムの先頭番
地（OOOO番地）に分岐し、レジスタ等に新し
いテストデータをデータ入力端子４１からセツト
する。また、分岐レジスタ１１に次にテストの対
象となる部分の先頭番地をセツトする。そして、
応用プログラム分岐命令を実行して応用プログラ
ムに分岐する。

必要なステツプ数だけ実行すると、終了状態判
定プログラム（O8OO番地）に分岐し判定を行
う。

この繰返しを全てのテスト系列に対し行う。も
し途中で誤りが発見されれば、その時点で不良と
みなして処分する。予定の全てのテストを行つた
結果、ひとつも誤りがなければ、良品として診断
を終了する。

以上説明した実施例から以下の効果が期待でき
る。

まず最初に、初期状態の設定と終了状態の判定
の処理はテスト処理プログラムを実行させて行う
ので、つまり、ソフトで処理するので、同様のこ
とをハードで行うのに比べて専用回路が少なくて
済む。たとえば、ゼネラルレジスタに初期データ
を書き込む場合、もともとからある外部からデー
タを読み込む命令と、読み込んだデータをゼネラ
ルレジスタに書き込む命令を実行させて処理する
ので、ハードを追加することなくできる。

さらに、終了状態の判定は、正解データを外部
から貰い、終了状態判定プログラムで処理するの
で、ICテスタの機能の縮小や負荷の軽減、ある
いは、外部にあるテスト用の回路の回路規模の縮
小が計れる。

【図面の簡単な説明】

第１図は本発明の一実施例における集積回路の
全体図、第２図は本発明の一実施例における集積
回路が持つメモリアドレス空間の図である。 １……集積回路、２……ROM、３……命令レ
ジスタ、４……アドレスレジスタ、５……演算処
理回路、６……テスト制御回路、１１……分岐レ
ジスタ、１２……割込テーブル、１３……カウン
トアツプ回路、１４……選択回路、２１……デコ
ーダ、２２……割込制御回路、３１……ストツプ
カウンタ、３２……診断フリツプフロツプ、３３
……OR回路、４１……データ入力端子、４２…
…クロツク端子、４３……クリア端子、４４……
診断モード切替端子、４５……テスト結果出力端
子。

Claims (1)

【特許請求の範囲】
1. １ テストの対象となる応用プログラム及びこの
   テストを実行する際に必要な初期状態設定プログ
   ラムと終了状態判定プログラムを記憶している
   ROMと、テスト開始用パルスを入力するための
   テスト開始端子と、テストの初期状態設定に必要
   な初期データ及び終了状態判定に必要な期待値を
   入力するためのデータ入力端子と、実行すべきプ
   ログラム命令の番地がセツトされるアドレスレジ
   スタと、前記テスト開始端子にパルスが入力され
   ると前記初期状態設定プログラムの先頭番地を前
   記アドレスレジスタにセツトし、このプログラム
   命令に従い前記データ入力端子より初期データを
   入力した後、前記応用プログラムの先頭番地を前
   記アドレスレジスタにセツトし、この応用プログ
   ラム命令に従いテストを実行してこの結果を格納
   しその後前記終了状態判定プログラムの先頭番地
   を前記アドレスレジスタにセツトし、このプログ
   ラム命令に従い前記データ入力端子より期待値を
   入力し、この期待値と前記テスト結果が一致して
   いるかを判定し、一致しない時にセツト信号を出
   力する演算処理回路と、この演算処理回路より得
   られたセツト信号をテスト結果として外部へ出力
   するテスト結果出力端子とを具備したことを特徴
   とする集積回路。