JPH0578249B2 - - Google Patents
Info
- Publication number
- JPH0578249B2 JPH0578249B2 JP62336294A JP33629487A JPH0578249B2 JP H0578249 B2 JPH0578249 B2 JP H0578249B2 JP 62336294 A JP62336294 A JP 62336294A JP 33629487 A JP33629487 A JP 33629487A JP H0578249 B2 JPH0578249 B2 JP H0578249B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- terminal
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源電圧監視回路に係り、特にマイコ
ン等を複数個使用したシステムに用いられ、これ
らマイコン等に安定した電圧を供給し得る電源電
圧監視回路に関する。
ン等を複数個使用したシステムに用いられ、これ
らマイコン等に安定した電圧を供給し得る電源電
圧監視回路に関する。
従来の技術
第７図は従来より知られた電源電圧監視回路の
一例の回路図を示す。この回路は端子T1，T2，
T3を有する３端子タイプのものであり、このう
ちT1，T3が電源端子、T2が出力端子となる。
一例の回路図を示す。この回路は端子T1，T2，
T3を有する３端子タイプのものであり、このう
ちT1，T3が電源端子、T2が出力端子となる。
第８図Ａ，Ｂは夫々第７図の回路の電源電圧
VCCと端子T2の出力電圧VT2のタイミングチヤー
トである。時刻t1で電源が投入されると電源電圧
VCCは徐々に上昇し、時刻t2においてVS1となると
電圧比較器（以下compと略記する）１１の反転
入力端子と非反転入力端子の入力電圧が等しくな
り、comp１１の出力がハイレベル（以下Ｈと略
記する）からローレベル（以下Ｌと略記する）に
変化する。ここでVS1はツエナーダイオードZDの
ツエナー電圧VZDによつて VS1＝（１＋R2／R1）VZD (1) と表わされる。
VCCと端子T2の出力電圧VT2のタイミングチヤー
トである。時刻t1で電源が投入されると電源電圧
VCCは徐々に上昇し、時刻t2においてVS1となると
電圧比較器（以下compと略記する）１１の反転
入力端子と非反転入力端子の入力電圧が等しくな
り、comp１１の出力がハイレベル（以下Ｈと略
記する）からローレベル（以下Ｌと略記する）に
変化する。ここでVS1はツエナーダイオードZDの
ツエナー電圧VZDによつて VS1＝（１＋R2／R1）VZD (1) と表わされる。
時刻t2においてcomp１１の出力がＬとなると
それ以前にはオンだつたトランジスタQ1がオフ
となる。これに伴つて、コンデンサＣが、Ｃと抵
抗RLによつて決定される時定数で充電され、VT2
は次第に上昇してＬからＨに変化する。
それ以前にはオンだつたトランジスタQ1がオフ
となる。これに伴つて、コンデンサＣが、Ｃと抵
抗RLによつて決定される時定数で充電され、VT2
は次第に上昇してＬからＨに変化する。
時刻t5で電源電圧VCCが低下してVS1以下になる
とcomp１１の出力がＨとなり、トランジスタQ1
がオンとなるためコンデンサＣはトランジスタ
Q1のコレクタを介して直ちに放電されてVT2はＬ
となり装置はリセツトされる。又時刻t6でVccが
VS1以上になると、上記電源投入時と同様にコン
デンサＣの充電が行なわれ、VT2は徐々に上昇す
る。
とcomp１１の出力がＨとなり、トランジスタQ1
がオンとなるためコンデンサＣはトランジスタ
Q1のコレクタを介して直ちに放電されてVT2はＬ
となり装置はリセツトされる。又時刻t6でVccが
VS1以上になると、上記電源投入時と同様にコン
デンサＣの充電が行なわれ、VT2は徐々に上昇す
る。
このようにVT2は抵抗RL及びコンデンサＣによ
つて決まる時定数によつて上昇するため、リセツ
トが解除される閾値電圧（以下「リセツト閾値電
圧」という）VSH1，VSH2が異なるマイコン１、マ
イコン２を端子T2に接続した場合には、第８図
Ｃ，Ｄに示すように時刻t3，t7でマイコン１がオ
ンとなつた後ΔTだけ遅れた時刻t4，t8でマイコ
ン２がオンとなり、マイコン１及びマイコン２の
リセツトが解除され動作が開始される時刻に時間
差が生じることとなる。
つて決まる時定数によつて上昇するため、リセツ
トが解除される閾値電圧（以下「リセツト閾値電
圧」という）VSH1，VSH2が異なるマイコン１、マ
イコン２を端子T2に接続した場合には、第８図
Ｃ，Ｄに示すように時刻t3，t7でマイコン１がオ
ンとなつた後ΔTだけ遅れた時刻t4，t8でマイコ
ン２がオンとなり、マイコン１及びマイコン２の
リセツトが解除され動作が開始される時刻に時間
差が生じることとなる。
第９図は従来より知られた電源電圧監視回路の
他の例の回路図を示し同図において第７図と同一
構成部分には同一符号を付す。この回路は端子
T4，T5，T6，T7を有する４端子タイプであり、
このうちT4，T7が電源端子T5，T6が出力端子と
なる。
他の例の回路図を示し同図において第７図と同一
構成部分には同一符号を付す。この回路は端子
T4，T5，T6，T7を有する４端子タイプであり、
このうちT4，T7が電源端子T5，T6が出力端子と
なる。
第１０図Ａ，Ｂ，Ｃは夫々第９図の電源電圧
VCC、端子T6の出力電圧VT6、端子T5の出力電圧
VT5のタイミングチヤートである。時刻t1で電源
が投入されると第７図の場合と同様に電源電圧
VCCは徐々に上昇し、時刻t2においてVCCが(1)式で
表わされるVS1と等しくなるとcomp１１の出力
がＨからＬに変化する。これによつてそれ以前に
はオンだつたトランジスタQ1がオフとなり、ト
ランジスタQ1のコレクタ電流として流れていた
定電流電源Igの電流は端子T6を介してコンデンサ
Ｃに供給され、コンデンサＣの充電に伴なつて
VT6は徐々に上昇する。
VCC、端子T6の出力電圧VT6、端子T5の出力電圧
VT5のタイミングチヤートである。時刻t1で電源
が投入されると第７図の場合と同様に電源電圧
VCCは徐々に上昇し、時刻t2においてVCCが(1)式で
表わされるVS1と等しくなるとcomp１１の出力
がＨからＬに変化する。これによつてそれ以前に
はオンだつたトランジスタQ1がオフとなり、ト
ランジスタQ1のコレクタ電流として流れていた
定電流電源Igの電流は端子T6を介してコンデンサ
Ｃに供給され、コンデンサＣの充電に伴なつて
VT6は徐々に上昇する。
時刻t3でVT6がcomp１２の非反転入力端子の入
力電圧VS2と等しくなるとcomp１２の出力はＨ
からＬに変化し、それまでオンだつたトランジス
タQ2はオフとなる。ここでVS2は VS2＝（R4／R3＋R4）VCC (2) と表わされる。時刻t3でトランジスタQ2がオフと
なると端子T5の出力電圧は抵抗RLによつてプル
アツプされ直ちにＨとなる。
力電圧VS2と等しくなるとcomp１２の出力はＨ
からＬに変化し、それまでオンだつたトランジス
タQ2はオフとなる。ここでVS2は VS2＝（R4／R3＋R4）VCC (2) と表わされる。時刻t3でトランジスタQ2がオフと
なると端子T5の出力電圧は抵抗RLによつてプル
アツプされ直ちにＨとなる。
時刻t4において電源電圧VCCが瞬間的にVS1以下
となると、comp１１の出力がＨとなりトランジ
スタQ1がオンとなるためコンデンサＣに充電さ
れていた電荷はトランジスタQ1のコレクタを介
して直ちに放電されVT6はＬとなる。このため
comp１２の出力はＨとなりトランジスタQ2はオ
ンとなつてVT5もＬとなり装置はリセツト（ロー
リセツト）される。
となると、comp１１の出力がＨとなりトランジ
スタQ1がオンとなるためコンデンサＣに充電さ
れていた電荷はトランジスタQ1のコレクタを介
して直ちに放電されVT6はＬとなる。このため
comp１２の出力はＨとなりトランジスタQ2はオ
ンとなつてVT5もＬとなり装置はリセツト（ロー
リセツト）される。
時刻t5でVCCがVS1以上のレベルに戻ると上記電
源投入時と同様にコンデンサＣの充電が行なわれ
VT6は徐々に上昇し、時刻t6でVT6＝VS2となると
端子T5の出力電圧VT5は直ちにＨに戻る。ここで
時刻t5からt6までの期間はコンデンサＣの容量、
定電流電源Igの電流及び抵抗R3，R4で決まるVS2
に依存し、これらの設定の仕方によつて変化させ
ることができる。
源投入時と同様にコンデンサＣの充電が行なわれ
VT6は徐々に上昇し、時刻t6でVT6＝VS2となると
端子T5の出力電圧VT5は直ちにＨに戻る。ここで
時刻t5からt6までの期間はコンデンサＣの容量、
定電流電源Igの電流及び抵抗R3，R4で決まるVS2
に依存し、これらの設定の仕方によつて変化させ
ることができる。
このように端子T5の出力は直ちにＬからＨに
戻るため第８図の場合と同様にリセツト閾値電圧
VSH1，VSH2が異なるマイコン１、マイコン２を端
子T5に接続した場合であつても、第１０図Ｄ，
Ｅに示すようにマイコン１、マイコン２は時刻
t3，t6において同時にリセツトが解除され、動作
を開始する。
戻るため第８図の場合と同様にリセツト閾値電圧
VSH1，VSH2が異なるマイコン１、マイコン２を端
子T5に接続した場合であつても、第１０図Ｄ，
Ｅに示すようにマイコン１、マイコン２は時刻
t3，t6において同時にリセツトが解除され、動作
を開始する。
発明が解決しようとする問題点
第７図に示す回路は比較的構成が簡単であり端
子もT1，T2，T3の３つだけでよいという利点は
あるが、第８図Ｃ，Ｄに示すように端子T2に同
時に接続した複数のマイコンや複数のロジツクゲ
ート等のリセツト閾値が異なりそれによつてリセ
ツトが解除される時刻に時間差が生ずると端子
T2に接続された複数のマイコンやロジツクゲー
ト等を含むシステムの誤動作を生じる危険性があ
るという問題点があつた。
子もT1，T2，T3の３つだけでよいという利点は
あるが、第８図Ｃ，Ｄに示すように端子T2に同
時に接続した複数のマイコンや複数のロジツクゲ
ート等のリセツト閾値が異なりそれによつてリセ
ツトが解除される時刻に時間差が生ずると端子
T2に接続された複数のマイコンやロジツクゲー
ト等を含むシステムの誤動作を生じる危険性があ
るという問題点があつた。
そこでこの問題を解決するために第９図の回路
が提案され、端子T5の出力レベルの変化はコン
デンサＣ、抵抗RLに拘らず瞬間的に起こりコン
デンサＣはこのレベル変化の時刻のみに関与する
こととした。しかし第９図の回路構成では端子は
最低T4，T5，T6，T7の４端子が必要となり、特
に集積回路化等の場合には３端子だけで構成でき
る第７図の回路に比べてコストト的にも又小形化
という観点からも不利であつた。
が提案され、端子T5の出力レベルの変化はコン
デンサＣ、抵抗RLに拘らず瞬間的に起こりコン
デンサＣはこのレベル変化の時刻のみに関与する
こととした。しかし第９図の回路構成では端子は
最低T4，T5，T6，T7の４端子が必要となり、特
に集積回路化等の場合には３端子だけで構成でき
る第７図の回路に比べてコストト的にも又小形化
という観点からも不利であつた。
本発明はこの点に鑑みてなされたものであり、
出力端子に接続された複数のマイコン等のリセツ
ト閾値電圧が異る場合でもリセツトが同時に解除
され、かつ、三端子で構成される電源電圧監視回
路を提供することを目的とする。
出力端子に接続された複数のマイコン等のリセツ
ト閾値電圧が異る場合でもリセツトが同時に解除
され、かつ、三端子で構成される電源電圧監視回
路を提供することを目的とする。
問題点を解決するための手段
本発明は電源電圧が所定レベル以下のときは出
力電圧を遮断し、電源電圧が所定レベル以上とな
つた後に一定の電圧を出力する電源電圧監視回路
において、電源電圧を第１の基準電圧と比較し、
その比較結果に応じて２値の信号を出力する第１
の電圧比較回路と、電源電圧端子の一方に第１の
端子が接続され、第１の電圧比較回路の出力信号
に応じて電源電圧が第１の基準電圧以下のときは
放電されるとともに電源電圧が第１の基準電圧に
達した時点から所定の時定数で充電が開始される
コンデンサと、コンデンサの第２の端子の電位を
第２の基準電圧と比較し、その比較結果に応じて
２値の信号を出力する第２の電圧比較回路と、第
２の電圧比較回路の出力信号が供給されコンデン
サの第２の端子の電位が第２の基準電圧に等しく
なつた時はコンデンサに電流を供給してコンデン
サを急速に充電する電流供給回路とよりなり、出
力端子となるコンデンサの両端の電圧が、電源電
圧が第１の基準電圧に達してから所定期間経過後
に瞬間的に所定レベルとなるよう構成する。
力電圧を遮断し、電源電圧が所定レベル以上とな
つた後に一定の電圧を出力する電源電圧監視回路
において、電源電圧を第１の基準電圧と比較し、
その比較結果に応じて２値の信号を出力する第１
の電圧比較回路と、電源電圧端子の一方に第１の
端子が接続され、第１の電圧比較回路の出力信号
に応じて電源電圧が第１の基準電圧以下のときは
放電されるとともに電源電圧が第１の基準電圧に
達した時点から所定の時定数で充電が開始される
コンデンサと、コンデンサの第２の端子の電位を
第２の基準電圧と比較し、その比較結果に応じて
２値の信号を出力する第２の電圧比較回路と、第
２の電圧比較回路の出力信号が供給されコンデン
サの第２の端子の電位が第２の基準電圧に等しく
なつた時はコンデンサに電流を供給してコンデン
サを急速に充電する電流供給回路とよりなり、出
力端子となるコンデンサの両端の電圧が、電源電
圧が第１の基準電圧に達してから所定期間経過後
に瞬間的に所定レベルとなるよう構成する。
作 用
コンデンサは電源電圧が第１の基準電圧に達し
た時点から所定の時定数で電流が開始され、第２
の端子の電位は徐々に上昇する。この第２の端子
の電位が第２の基準電圧と等しくなるとコンデン
サは電流供給回路によつて直ちに充電されコンデ
ンサの第２の端子は瞬間的に所定のレベルとな
る。
た時点から所定の時定数で電流が開始され、第２
の端子の電位は徐々に上昇する。この第２の端子
の電位が第２の基準電圧と等しくなるとコンデン
サは電流供給回路によつて直ちに充電されコンデ
ンサの第２の端子は瞬間的に所定のレベルとな
る。
ここで該端子にリセツト閾値の異なる複数のマ
イコンやロジツクゲート等を接続した場合に、上
記第２の基準電圧を全てのリセツト閾値より低い
値（ローリセツトの場合）又は全てのリセツト閾
値より高い値（ハイリセツトの場合）に設定し電
源のリセツトを行うと、上記複数のマイコンやロ
ジツクゲート等のリセツト閾値は該端子が直ちに
ハイ（ローリセツト用の場合）又はロー（ハイリ
セツト用の場合）に変化する範囲内にあるため、
上記複数のマイコンやロジツクゲート等は同時に
リセツトが解除される。
イコンやロジツクゲート等を接続した場合に、上
記第２の基準電圧を全てのリセツト閾値より低い
値（ローリセツトの場合）又は全てのリセツト閾
値より高い値（ハイリセツトの場合）に設定し電
源のリセツトを行うと、上記複数のマイコンやロ
ジツクゲート等のリセツト閾値は該端子が直ちに
ハイ（ローリセツト用の場合）又はロー（ハイリ
セツト用の場合）に変化する範囲内にあるため、
上記複数のマイコンやロジツクゲート等は同時に
リセツトが解除される。
実施例
第１図は本発明の第１実施例の回路図を示し、
同図において第７図及び第９図と同一構成部分に
は同一符号を付し、その説明を省略する。
同図において第７図及び第９図と同一構成部分に
は同一符号を付し、その説明を省略する。
１aは第１の電圧比較回路であり、ツエナーダ
イオードZDのアノードと抵抗R5の一端は共通に
comp１３の反転入力端子に接続され抵抗R13，
R14の接続点はcomp１３の非反転入力端子に接
続されている。comp１３の非反転出力は抵抗R6
を介してトランジスタQ3のベースに接続され、
comp１３の反転出力は検出手段となるNANDゲ
ート３aの一方の入力端子に接続されている。
イオードZDのアノードと抵抗R5の一端は共通に
comp１３の反転入力端子に接続され抵抗R13，
R14の接続点はcomp１３の非反転入力端子に接
続されている。comp１３の非反転出力は抵抗R6
を介してトランジスタQ3のベースに接続され、
comp１３の反転出力は検出手段となるNANDゲ
ート３aの一方の入力端子に接続されている。
２aは第２の電圧比較回路であり、トランジス
タQ3のコレクタ及び後述する端子９が共通に
comp１４の非反転入力端子に接続され、抵抗
R15，R16の接続点がcomp１４の反転入力端子に
接続されている。comp１４の出力は上記NAND
ゲート３aの他方の入力端子に接続されている。
タQ3のコレクタ及び後述する端子９が共通に
comp１４の非反転入力端子に接続され、抵抗
R15，R16の接続点がcomp１４の反転入力端子に
接続されている。comp１４の出力は上記NAND
ゲート３aの他方の入力端子に接続されている。
４aは電流供給回路であり、トランジスタQ4の
エミツタは電圧VCCの電源に、コレクタは抵抗R7
を介して前記トランジスタQ3のコレクタに、ベ
ースは抵抗R8，R9の接続点に接続されている。
又抵抗R8の他端は電圧VCCの電源に、抵抗R9の他
端はNANDゲート３aの出力に接続されている。
エミツタは電圧VCCの電源に、コレクタは抵抗R7
を介して前記トランジスタQ3のコレクタに、ベ
ースは抵抗R8，R9の接続点に接続されている。
又抵抗R8の他端は電圧VCCの電源に、抵抗R9の他
端はNANDゲート３aの出力に接続されている。
端子T8及びT9の間には第７図、第９図と同様
の抵抗RLが、端子T9及びT10の間にはコンデンサ
Ｃが接続され、更に端子T8及び端子T10の間には
電圧VCCの電源が接続されている。端子T9はこの
回路の出力端子となり、ここには複数のマイコン
やロジツクゲート等を接続することができる。
の抵抗RLが、端子T9及びT10の間にはコンデンサ
Ｃが接続され、更に端子T8及び端子T10の間には
電圧VCCの電源が接続されている。端子T9はこの
回路の出力端子となり、ここには複数のマイコン
やロジツクゲート等を接続することができる。
次に第１図の回路の動作を第２図に示すタイミ
ングチヤートとともに説明する。第２図において
時刻t1で電源が投入されると、電源電圧VCCは
徐々に上昇し、時刻t2で第１の基準電圧VS3（VS3
＝（１＋R14／R13）VZD）と等しくなるとcomp１
３の２つの入力端子電圧は等しくなり、それ以前
はＨであつたcomp１３の非反転出力はＬとなる。
このときcomp１３の反転出力はＬからＨとなる。
ングチヤートとともに説明する。第２図において
時刻t1で電源が投入されると、電源電圧VCCは
徐々に上昇し、時刻t2で第１の基準電圧VS3（VS3
＝（１＋R14／R13）VZD）と等しくなるとcomp１
３の２つの入力端子電圧は等しくなり、それ以前
はＨであつたcomp１３の非反転出力はＬとなる。
このときcomp１３の反転出力はＬからＨとなる。
トランジスタQ3はcomp１３の非反転出力がＨ
のときはオンであり、端子T9から供給される電
流をコレクタ電流として流している。時刻t2にお
いてcomp１３の非反転出力がＬとなりトランジ
スタQ3がオフとなると、コンデンサＣは抵抗RL
とともに決定される時定数に従つて電源電圧VCC
により供給される電流で充電が開始される。
のときはオンであり、端子T9から供給される電
流をコレクタ電流として流している。時刻t2にお
いてcomp１３の非反転出力がＬとなりトランジ
スタQ3がオフとなると、コンデンサＣは抵抗RL
とともに決定される時定数に従つて電源電圧VCC
により供給される電流で充電が開始される。
この充電によつて端子T9の電圧VT9は第２図Ｂ
に示すように時刻t2から徐々に上昇しはじめ、時
刻t3において第２の基準電圧 VS4（VS4＝（R16／（R15＋R10））VCC） と等しくなる、このときcomp１４の２つの入力
端子電圧は等しくなり、それ以前はＬであつた
comp１４の出力がＨとなる。
に示すように時刻t2から徐々に上昇しはじめ、時
刻t3において第２の基準電圧 VS4（VS4＝（R16／（R15＋R10））VCC） と等しくなる、このときcomp１４の２つの入力
端子電圧は等しくなり、それ以前はＬであつた
comp１４の出力がＨとなる。
このときNANDゲート３aの２つの入力は共に
ＨとなるためNANDゲート３aの力はＬとなる。
ここで、comp１３の反転出力からNANDゲート
３aの一方の入力端子へ供給される信号はトラン
ジスタQ3がオフであることを示す信号である。
ＨとなるためNANDゲート３aの力はＬとなる。
ここで、comp１３の反転出力からNANDゲート
３aの一方の入力端子へ供給される信号はトラン
ジスタQ3がオフであることを示す信号である。
時刻t3でNANDゲート３aの出力がＬとなると
抵抗R8，R9の接続点の電位は下がるため、トラ
ンジスタQ4はオンとなる。このため電圧VCCの電
源よりトランジスタQ4のコレクタを介して供給
される電流は抵抗R7、端子T9を介してコンデン
サＣを充電する。ここで抵抗R7は抵抗RLに比較
して充分小さい値であり、コンデンサＣの充電は
時刻t3において略瞬間的に完了し端子T9はＨとな
る。
抵抗R8，R9の接続点の電位は下がるため、トラ
ンジスタQ4はオンとなる。このため電圧VCCの電
源よりトランジスタQ4のコレクタを介して供給
される電流は抵抗R7、端子T9を介してコンデン
サＣを充電する。ここで抵抗R7は抵抗RLに比較
して充分小さい値であり、コンデンサＣの充電は
時刻t3において略瞬間的に完了し端子T9はＨとな
る。
その後時刻t4でVCCが低下してVS1以下となると
VT9もＬとなつて装置はリセツトされ、時刻t5で
VCCが再びVS3以上に戻ると上記電源投入時と同
様に端子T9の電圧VT9は徐々に上昇する。時刻t6
でVT9がVS4と等しくなると、上記と同様にVT9は
略瞬間的にＨとなる。
VT9もＬとなつて装置はリセツトされ、時刻t5で
VCCが再びVS3以上に戻ると上記電源投入時と同
様に端子T9の電圧VT9は徐々に上昇する。時刻t6
でVT9がVS4と等しくなると、上記と同様にVT9は
略瞬間的にＨとなる。
ここで、第２図ＢにVSH1，VSH2で示すリセツト
の閾値を有するマイコンを端子T8に接続し、時
刻t4でリセツトすると、第２図Ｃ，Ｄに示すよう
に時刻t6において同時にリセツトが解除されるた
めこれら複数のマイコン等を端子T9に接続した
場合であつてもこれらの動作開始時刻に時間差を
生ずることはない。
の閾値を有するマイコンを端子T8に接続し、時
刻t4でリセツトすると、第２図Ｃ，Ｄに示すよう
に時刻t6において同時にリセツトが解除されるた
めこれら複数のマイコン等を端子T9に接続した
場合であつてもこれらの動作開始時刻に時間差を
生ずることはない。
ここで注意すべき点は第２の基準電圧となる
VS4を第２図Ｂに示すように、端子T9に接続され
るマイコン等のリセツトの閾値よりも小さい値と
しなければならないということである。なぜなら
ば端子T9の電圧はVS4まで徐々に上昇した後瞬間
的にＨとなるのであつて、VS4が例えばVSH1と
CSH2の間に設定されるとマイコン１，２のリセツ
ト時刻にはやはり時間差を生じることとなるから
である。
VS4を第２図Ｂに示すように、端子T9に接続され
るマイコン等のリセツトの閾値よりも小さい値と
しなければならないということである。なぜなら
ば端子T9の電圧はVS4まで徐々に上昇した後瞬間
的にＨとなるのであつて、VS4が例えばVSH1と
CSH2の間に設定されるとマイコン１，２のリセツ
ト時刻にはやはり時間差を生じることとなるから
である。
第３図は本発明の第２実施例の回路図を示す。
同図において第１図と同一構成部分には同一符号
を付し、その説明を省略する。
同図において第１図と同一構成部分には同一符号
を付し、その説明を省略する。
同図において第１の電圧比較回路１bのcomp１
３の反転入力端子に供される第１の基準電圧は抵
抗R10，R11，R12によつて決められると同時に抵
抗R11，R12は第２の電圧比較回路２bにおける
comp１４の反転入力端子に供給される第２の基
準電圧を決定する抵抗ともなつている。又、検出
回路３bは第１図のNAND回路３aの代りにトラ
ンジスタQ5，Q6より構成される。
３の反転入力端子に供される第１の基準電圧は抵
抗R10，R11，R12によつて決められると同時に抵
抗R11，R12は第２の電圧比較回路２bにおける
comp１４の反転入力端子に供給される第２の基
準電圧を決定する抵抗ともなつている。又、検出
回路３bは第１図のNAND回路３aの代りにトラ
ンジスタQ5，Q6より構成される。
このトランジスタQ5はcomp１３の出力がＨの
ときはオンであるが、Ｌのときはオフとなり、こ
のためcomp１４の出力がＨとなるとトランジス
タQ6がオンとなり電流供給回路４a中のトランジ
スタQ4をオンとする。したがつて動作的には第
１図のNANDゲート３aと同様となる。
ときはオンであるが、Ｌのときはオフとなり、こ
のためcomp１４の出力がＨとなるとトランジス
タQ6がオンとなり電流供給回路４a中のトランジ
スタQ4をオンとする。したがつて動作的には第
１図のNANDゲート３aと同様となる。
以上より第３図の回路動作は第１図の回路動作
と同様となり、タイミングチヤートも第２図と同
様となる。
と同様となり、タイミングチヤートも第２図と同
様となる。
第４図は本発明の第３実施例の回路図を示す。
同図において、第１図及び第３図と同一構成部分
には同一符号を付し、その説明を省略する。同図
において第１の電圧比較回路１cのツエナーダイ
オードZDと抵抗Ｒ５の位置が第１図の１aの場合
と逆になつているが全体の動作としては１aと同
様である。又、本実施例では電流供給回路として
４bに示すようにサイリスタSCRを用いている点
が他の実施例と異なる。しかしこのサイリスタ
SCRもゲート(G)の電圧が下がるとオンとなつて
カソード(K)−アノード(A)間の電流が流れるため、
端子T9を介してコンデンサＣを瞬時に充電する
という動作は第１図及び第３図の検出回路の動作
と同様である。
同図において、第１図及び第３図と同一構成部分
には同一符号を付し、その説明を省略する。同図
において第１の電圧比較回路１cのツエナーダイ
オードZDと抵抗Ｒ５の位置が第１図の１aの場合
と逆になつているが全体の動作としては１aと同
様である。又、本実施例では電流供給回路として
４bに示すようにサイリスタSCRを用いている点
が他の実施例と異なる。しかしこのサイリスタ
SCRもゲート(G)の電圧が下がるとオンとなつて
カソード(K)−アノード(A)間の電流が流れるため、
端子T9を介してコンデンサＣを瞬時に充電する
という動作は第１図及び第３図の検出回路の動作
と同様である。
以上より第４図の回路動作は第１図及び第３図
の回路動作と同様となり、タイミングチヤートも
第２図と同様となる。
の回路動作と同様となり、タイミングチヤートも
第２図と同様となる。
第５図は本発明の第４実施例の回路図を示し、
第１図、第３図、第４図と同一構成部分には同一
符号を付し、その説明を省略する。
第１図、第３図、第４図と同一構成部分には同一
符号を付し、その説明を省略する。
本実施例は他の３つの実施例がローリセツト用
の回路だつたのとは異なりハイリセツト用の回路
構成となつている。すなわち電源電圧がＬとなつ
た場合にＨのリセツト出力が出される。このため
第１図のトランジスタQ3がNPN形だつたのに対
してPNP形トランジスタQ7が、第１図の電流供
給回路４aを構成するトランジスタQ4がPNP形だ
つたのに対してNPN形トランジスタQ8が、又第
３図の検出回路３bを構成するトランジスタQ5，
Q6がNPN形だつたのに対してPNP形トランジス
タQ9，Q10が夫々用いられている。又抵抗RLとコ
ンデンサＣの位置が他の実施例と逆になつてい
る。
の回路だつたのとは異なりハイリセツト用の回路
構成となつている。すなわち電源電圧がＬとなつ
た場合にＨのリセツト出力が出される。このため
第１図のトランジスタQ3がNPN形だつたのに対
してPNP形トランジスタQ7が、第１図の電流供
給回路４aを構成するトランジスタQ4がPNP形だ
つたのに対してNPN形トランジスタQ8が、又第
３図の検出回路３bを構成するトランジスタQ5，
Q6がNPN形だつたのに対してPNP形トランジス
タQ9，Q10が夫々用いられている。又抵抗RLとコ
ンデンサＣの位置が他の実施例と逆になつてい
る。
第６図は第５図に示す回路のタイミングチヤー
トを示す。同図中、端子T9の電圧VT9は第２の
VT9とちようど逆の変化をしている点が特徴であ
り、その他の点は第２図と同様である。これはロ
ーリセツトの場合には負側を基準電位（グランド
レベル）としているのに対し、ハイリセツトの場
合には正側を基準電位（グランドレベル）として
いるからである。従つて、端子T9にはハイリセ
ツトの機器を複数個接続することができ、他の実
施例と同様にそれらのリセツト解除と同時に行な
うことができる。
トを示す。同図中、端子T9の電圧VT9は第２の
VT9とちようど逆の変化をしている点が特徴であ
り、その他の点は第２図と同様である。これはロ
ーリセツトの場合には負側を基準電位（グランド
レベル）としているのに対し、ハイリセツトの場
合には正側を基準電位（グランドレベル）として
いるからである。従つて、端子T9にはハイリセ
ツトの機器を複数個接続することができ、他の実
施例と同様にそれらのリセツト解除と同時に行な
うことができる。
発明の効果
上述の如く、本発明によれば、出力端子を略瞬
間的にハイレベル又はローレベルとすることがで
きることからリセツトされる閾値電圧の異なる複
数のマイコンやロジツクゲートを出力端子に接続
した場合であつてもそれらのリセツト解除を同時
に行うことが可能であるとともに、必要とする端
子数が３端子であることから小型化、ローコスト
化が図れ、また取り扱いが簡便であるという特長
を有する。
間的にハイレベル又はローレベルとすることがで
きることからリセツトされる閾値電圧の異なる複
数のマイコンやロジツクゲートを出力端子に接続
した場合であつてもそれらのリセツト解除を同時
に行うことが可能であるとともに、必要とする端
子数が３端子であることから小型化、ローコスト
化が図れ、また取り扱いが簡便であるという特長
を有する。
第１図、第３図乃至第５図は夫々本発明の第１
実施例乃至第４実施例の回路図、第２図は第１図
に示す回路の動作を示すタイミングチヤート、第
６図は第５図に示す回路の動作を示すタイミング
チヤート、第７図及び第９図は従来回路の回路
図、第８図、第１０図は夫々、第７図、第９図の
回路動作を示すタイミングチヤートである。 １a，１b，１c，２a，２b……電圧比較回路、３
ａ……NANDゲート、３b……検出回路、４a，４b
……電流供給回路、Q1〜Q10……トランジスタ、
R1〜R9，RL……抵抗、ZD……ツエナーダイオー
ド、Ｃ……コンデンサ、SCR……サイリスタ、
T1〜T10……端子、１１〜１４……電圧比較器
（comp）。
実施例乃至第４実施例の回路図、第２図は第１図
に示す回路の動作を示すタイミングチヤート、第
６図は第５図に示す回路の動作を示すタイミング
チヤート、第７図及び第９図は従来回路の回路
図、第８図、第１０図は夫々、第７図、第９図の
回路動作を示すタイミングチヤートである。 １a，１b，１c，２a，２b……電圧比較回路、３
ａ……NANDゲート、３b……検出回路、４a，４b
……電流供給回路、Q1〜Q10……トランジスタ、
R1〜R9，RL……抵抗、ZD……ツエナーダイオー
ド、Ｃ……コンデンサ、SCR……サイリスタ、
T1〜T10……端子、１１〜１４……電圧比較器
（comp）。
Claims (1)
- 【特許請求の範囲】 １ 電源電圧が所定レベル以下のときは出力電圧
を遮断し、該電源電圧が該所定レベル以上となつ
た後に一定の電圧を出力する電源電圧監視回路に
おいて、 該電源電圧を第１の基準電圧と比較し、その比
較結果に応じて２値の信号を出力する第１の電圧
比較回路と、 電源電圧端子の一方に第１の端子が接続され、
該第１の電圧比較回路の出力信号に応じて該電源
電圧が該第１の基準電圧以下のときは放電される
とともに該電源電圧が該第１の基準電圧に達した
時点から所定の時定数で充電が開始されるコンデ
ンサと、 該コンデンサの第２の端子の電位を第２の基準
電圧と比較し、その比較結果に応じて２値の信号
を出力する第２の電圧比較回路と、 該第２の電圧比較回路の出力信号が供給され該
コンデンサの第２の端子の電位が該第２の基準電
圧に等しくなつた時は該コンデンサに電流を供給
して該コンデンサを急速に充電する電流供給回路
とよりなり、 出力端子となる該コンデンサの両端の電圧が、
該電源電圧が該第１の基準電圧に達してから所定
期間経過後に瞬間的に所定レベルとなることを特
徴とする電源電圧監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62336294A JPH01177830A (ja) | 1987-12-29 | 1987-12-29 | 電源電圧監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62336294A JPH01177830A (ja) | 1987-12-29 | 1987-12-29 | 電源電圧監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01177830A JPH01177830A (ja) | 1989-07-14 |
| JPH0578249B2 true JPH0578249B2 (ja) | 1993-10-28 |
Family
ID=18297616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62336294A Granted JPH01177830A (ja) | 1987-12-29 | 1987-12-29 | 電源電圧監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177830A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19734421C2 (de) * | 1997-08-08 | 1999-06-17 | Siemens Ag | Schaltung zur Erzeugung eines Rücksetz-Signals |
-
1987
- 1987-12-29 JP JP62336294A patent/JPH01177830A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01177830A (ja) | 1989-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731528B2 (ja) | 直流電源瞬断検出装置 | |
| JPH0233408Y2 (ja) | ||
| JP3838708B2 (ja) | リチウムイオン電源装置 | |
| JPH0578249B2 (ja) | ||
| JPS5844414Y2 (ja) | リセット回路 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH057778Y2 (ja) | ||
| JPH0733462Y2 (ja) | タイマ回路 | |
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPS6338694Y2 (ja) | ||
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPS645384Y2 (ja) | ||
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS5832354Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPH0450660Y2 (ja) | ||
| JP2717829B2 (ja) | タイマ装置 | |
| JPH04105727U (ja) | リセツト回路 | |
| JPH0230786Y2 (ja) | ||
| JPH0132137Y2 (ja) | ||
| JPH0241954Y2 (ja) | ||
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JPH0526825Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPS6349407B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |