JPH057893B2 - - Google Patents
Info
- Publication number
- JPH057893B2 JPH057893B2 JP58031297A JP3129783A JPH057893B2 JP H057893 B2 JPH057893 B2 JP H057893B2 JP 58031297 A JP58031297 A JP 58031297A JP 3129783 A JP3129783 A JP 3129783A JP H057893 B2 JPH057893 B2 JP H057893B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- power
- capacitor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
(a) 技術分野
本発明は、コンデンサと抵抗を用いて発振動作
を行なうCR発振器の上記コンデンサ端子電圧を
利用したパワーオンリセツト回路に関し、より詳
細にはカメラ用IC（集積回路）等の低電圧動作IC
に最適なパワーオンリセツト回路に関するもので
ある。
を行なうCR発振器の上記コンデンサ端子電圧を
利用したパワーオンリセツト回路に関し、より詳
細にはカメラ用IC（集積回路）等の低電圧動作IC
に最適なパワーオンリセツト回路に関するもので
ある。
(b) 従来技術
従来、例えば第１図に示すようにCR発振器の
コンデンサCoscの端子電圧を利用してパワーオ
ンリセツトを行なうようにしたパワーオンリセツ
ト回路が広く用いられている。第１図において、
Ｃ１とＣ２は、それぞれパワーオンリセツト用と
発振動作用に用いられるコンパレータ、Ｑ１，Ｑ
２はトランジスタ、Ｄ１はダイオード、Ｒ１〜Ｒ
７は抵抗である。
コンデンサCoscの端子電圧を利用してパワーオ
ンリセツトを行なうようにしたパワーオンリセツ
ト回路が広く用いられている。第１図において、
Ｃ１とＣ２は、それぞれパワーオンリセツト用と
発振動作用に用いられるコンパレータ、Ｑ１，Ｑ
２はトランジスタ、Ｄ１はダイオード、Ｒ１〜Ｒ
７は抵抗である。
この場合発振器の動作は次のようになる。
発振器のコンデンサCoscの充電電圧の最大値
は、発振器のコンパレータＣ２の出力がＬ（ロー
レベル）でトランジスタＱ１，Ｑ２がオフのとき
（このときコンデンサCoscの充電が行なわれる。）
にコンパレータＣ２の反転入力端に与えられてい
る基準電圧、すなわち、 Vref（Ｈ）＝Ｒ５／Ｒ４＋Ｒ５・Vcc−Vio (1) （但し、Vcc；電源電圧、Vio；コンパレータ
Ｃ２の入力オフセツト電圧） で定まり、端子電圧がこのVref（Ｈ）に達するま
でコンデンサCoscの充電が行なわれる。コンデ
ンサCoscの端子電圧がVref（Ｈ）を越えると、コ
ンパレータＣ２は反転し出力がＨ（ハイレベル）
となつて、トランジスタＱ１，Ｑ２がオンとなつ
てコンデンサCoscは放電を始め、男子電圧がこ
のときのコンパレータＣ２の反転入力端の基準電
圧すなわち、 Vref（Ｌ） ＝Ｒ６Ｒ５／Ｒ６Ｒ５＋Ｒ４・Vcc＋Vio (2) （但し、Ｒ６Ｒ５は抵抗Ｒ６とＲ５の並列抵
抗値を示す。） 以下になると、コンパレータＣ２が再び反転し
て出力がＬとなりコンデンサCoscの充電が再び
行なわれる。これを繰り返して発振を行なう。従
つて、発振時のコンデンサCoscの端子電圧の最
小値は(2)式で示したVref（Ｌ）となる。また、上
述のコンデンサCoscの充電は電源Vccから抵抗Ｒ
１，Ｒ２を介して行なわれるので、充電の行なわ
れる時間ｔは、 ｔ＝Cosc・（Ｒ１＋Ｒ２）・ lnVcc−Vref（Ｌ）／Vcc−Vref（Ｈ） ……(3) （但し、lnは自然対数） となる。ここで、コンデンサCoscの端子電圧波
形は、第２図に示すようになる。
は、発振器のコンパレータＣ２の出力がＬ（ロー
レベル）でトランジスタＱ１，Ｑ２がオフのとき
（このときコンデンサCoscの充電が行なわれる。）
にコンパレータＣ２の反転入力端に与えられてい
る基準電圧、すなわち、 Vref（Ｈ）＝Ｒ５／Ｒ４＋Ｒ５・Vcc−Vio (1) （但し、Vcc；電源電圧、Vio；コンパレータ
Ｃ２の入力オフセツト電圧） で定まり、端子電圧がこのVref（Ｈ）に達するま
でコンデンサCoscの充電が行なわれる。コンデ
ンサCoscの端子電圧がVref（Ｈ）を越えると、コ
ンパレータＣ２は反転し出力がＨ（ハイレベル）
となつて、トランジスタＱ１，Ｑ２がオンとなつ
てコンデンサCoscは放電を始め、男子電圧がこ
のときのコンパレータＣ２の反転入力端の基準電
圧すなわち、 Vref（Ｌ） ＝Ｒ６Ｒ５／Ｒ６Ｒ５＋Ｒ４・Vcc＋Vio (2) （但し、Ｒ６Ｒ５は抵抗Ｒ６とＲ５の並列抵
抗値を示す。） 以下になると、コンパレータＣ２が再び反転し
て出力がＬとなりコンデンサCoscの充電が再び
行なわれる。これを繰り返して発振を行なう。従
つて、発振時のコンデンサCoscの端子電圧の最
小値は(2)式で示したVref（Ｌ）となる。また、上
述のコンデンサCoscの充電は電源Vccから抵抗Ｒ
１，Ｒ２を介して行なわれるので、充電の行なわ
れる時間ｔは、 ｔ＝Cosc・（Ｒ１＋Ｒ２）・ lnVcc−Vref（Ｌ）／Vcc−Vref（Ｈ） ……(3) （但し、lnは自然対数） となる。ここで、コンデンサCoscの端子電圧波
形は、第２図に示すようになる。
一方、パワーオンリセツト用のコンパレータＣ
１は、反転入力端に与えられる第１図Ａ点におけ
るコンデンサCoscの端子電圧を、非反転入力端
に与えられる基準電圧としての第１図Ｂ点のダイ
オードＤ１の順方向VBEと比較し、Ｂ点の電圧よ
りＡ点が低いときにリセツト出力をＨ、すなわち
リセツトオン状態とし、またＡ点の電圧の方が高
くなるとリセツト出力をＬ、すなわちリセツトオ
フとする。
１は、反転入力端に与えられる第１図Ａ点におけ
るコンデンサCoscの端子電圧を、非反転入力端
に与えられる基準電圧としての第１図Ｂ点のダイ
オードＤ１の順方向VBEと比較し、Ｂ点の電圧よ
りＡ点が低いときにリセツト出力をＨ、すなわち
リセツトオン状態とし、またＡ点の電圧の方が高
くなるとリセツト出力をＬ、すなわちリセツトオ
フとする。
従つて、第３図に示すように電源投入時、電源
電圧が上昇するとともにＡ，Ｂ点の電圧は共に上
昇するが、Ａ点の電圧はコンデンサCoscの充電
電圧であるため、ダイオードＤ１の順方向電圧
VBEであるＢ点の電圧に比して上昇がゆるやかで
ある。このため、電源投入直後からＢ点の電圧の
方がＡ点より高くコンパレータＣ１の出力はＨ状
態となるため、リセツト出力がほぼ電源電圧の上
昇と同様に上昇する。ダイオードＤ１の順方向電
圧VBEは、0.7V程度であり、コンデンサCoscの充
電電圧の最大値をそれ以上例えば第２図に示した
ように2.2V程度としておけば第３図のようにコ
ンデンサCoscの充電がすすんでその端子電圧が
0.7Vを越えた時点でリセツトオフとする。
電圧が上昇するとともにＡ，Ｂ点の電圧は共に上
昇するが、Ａ点の電圧はコンデンサCoscの充電
電圧であるため、ダイオードＤ１の順方向電圧
VBEであるＢ点の電圧に比して上昇がゆるやかで
ある。このため、電源投入直後からＢ点の電圧の
方がＡ点より高くコンパレータＣ１の出力はＨ状
態となるため、リセツト出力がほぼ電源電圧の上
昇と同様に上昇する。ダイオードＤ１の順方向電
圧VBEは、0.7V程度であり、コンデンサCoscの充
電電圧の最大値をそれ以上例えば第２図に示した
ように2.2V程度としておけば第３図のようにコ
ンデンサCoscの充電がすすんでその端子電圧が
0.7Vを越えた時点でリセツトオフとする。
ところで、この場合ダイオードＤ１一段のVBE
は0.6V〜0.7Vであり、この程度の電源電圧では
一般にCMOS（相補型金属酸化物半導体）回路は
働かない。（CMOS回路のスレシホールドレベル
Vthを低くすれば低電源電圧でも動作させること
が可能であるが、低VthのCMOSは製造上安定化
するのが困難である。）一般的にVthが0.6±0.3V
（Ｐチヤンネル、Ｎチヤンネル共）のCMOSでは
最低１〜1.2V程度の電源電圧が必要となる。そ
こでパワーオンリセツトの基準電圧を与えるダイ
オードを二段とすれば、リセツト解除電圧は、
1.2〜1.4V程度となり好ましいが、このようにす
ると、低電圧動作の場合には電源電圧の定格値
Vccを2V程度とするため、(1)式のVref（Ｈ）、(2)
式のVref（Ｌ）が1.6〜1.0V位になるので、発振動
作中常にリセツトがかかることになり、安定しな
くなつてしまう。
は0.6V〜0.7Vであり、この程度の電源電圧では
一般にCMOS（相補型金属酸化物半導体）回路は
働かない。（CMOS回路のスレシホールドレベル
Vthを低くすれば低電源電圧でも動作させること
が可能であるが、低VthのCMOSは製造上安定化
するのが困難である。）一般的にVthが0.6±0.3V
（Ｐチヤンネル、Ｎチヤンネル共）のCMOSでは
最低１〜1.2V程度の電源電圧が必要となる。そ
こでパワーオンリセツトの基準電圧を与えるダイ
オードを二段とすれば、リセツト解除電圧は、
1.2〜1.4V程度となり好ましいが、このようにす
ると、低電圧動作の場合には電源電圧の定格値
Vccを2V程度とするため、(1)式のVref（Ｈ）、(2)
式のVref（Ｌ）が1.6〜1.0V位になるので、発振動
作中常にリセツトがかかることになり、安定しな
くなつてしまう。
(c) 目的
本発明はこのような事情に鑑みてなされたもの
で、その目的とするところは、低電圧動作回路に
対しても確実なパワーオンリセツトを可能とし、
定常発振状態においても安定なパワーオンリセツ
ト回路を提供することにある。
で、その目的とするところは、低電圧動作回路に
対しても確実なパワーオンリセツトを可能とし、
定常発振状態においても安定なパワーオンリセツ
ト回路を提供することにある。
(d) 構成
本発明の構成について、以下一実施例に基づい
て説明する。
て説明する。
第４図に示すように、パワーオンリセツト用の
コンパレータＣ３として、通常のコンパレータ出
力と該出力を反転した出力とが得られるコンパレ
ータを用い（もちろん通常のコンパレータ出力を
反転して反転出力を得るようにしてもよい。）、且
つ比較基準電圧を得るためのダイオードを、Ｄ
２，Ｄ３の直列回路からなる二段構成とする。そ
して、これらダイオードＤ２，Ｄ３の接続点をト
ランジスタＱ３のコレクターエミツタ間を通して
アース電位に接続し、該トランジスタＱ３のベー
スを抵抗Ｒ８を介して上記コンパレータＣ３の反
転出力に接続し、該反転出力がＨすなわちリセツ
トオフ時に該トランジスタＱ３をオンするように
構成する。
コンパレータＣ３として、通常のコンパレータ出
力と該出力を反転した出力とが得られるコンパレ
ータを用い（もちろん通常のコンパレータ出力を
反転して反転出力を得るようにしてもよい。）、且
つ比較基準電圧を得るためのダイオードを、Ｄ
２，Ｄ３の直列回路からなる二段構成とする。そ
して、これらダイオードＤ２，Ｄ３の接続点をト
ランジスタＱ３のコレクターエミツタ間を通して
アース電位に接続し、該トランジスタＱ３のベー
スを抵抗Ｒ８を介して上記コンパレータＣ３の反
転出力に接続し、該反転出力がＨすなわちリセツ
トオフ時に該トランジスタＱ３をオンするように
構成する。
このような構成において、電源電圧の立上り時
には、トランジスタＱ３はオフとなつており、パ
ワーオンリセツト用のコンパレータＣ３の比較基
準電圧は、2VBEとなる。電源電圧が上昇し、コ
ンデンサCoscが充電されてコンデンサCoscの端
子電圧が2VBEよりも大きくなると、コンパレー
タＣ３が反転し、リセツトオフとなり、トランジ
スタＱ３がオンとなつて、ダイオードＤ３が短絡
され、比較基準電圧は、ダイオードＤ２のみによ
つて与えられるVBEとなり、その後コンデンサ
Coscの端子電圧が1.0V程度に下つても問題なく
発振動作が行なえる。
には、トランジスタＱ３はオフとなつており、パ
ワーオンリセツト用のコンパレータＣ３の比較基
準電圧は、2VBEとなる。電源電圧が上昇し、コ
ンデンサCoscが充電されてコンデンサCoscの端
子電圧が2VBEよりも大きくなると、コンパレー
タＣ３が反転し、リセツトオフとなり、トランジ
スタＱ３がオンとなつて、ダイオードＤ３が短絡
され、比較基準電圧は、ダイオードＤ２のみによ
つて与えられるVBEとなり、その後コンデンサ
Coscの端子電圧が1.0V程度に下つても問題なく
発振動作が行なえる。
このようにすれば、低電圧CMOS等の低電圧
動作回路に適用しても、確実で効果的なパワーオ
ンリセツト動作が行なわれ、且つ電源電圧が充分
に上昇してからリセツトが解除され、しかも定常
の発振動作を不安定にするおそれはない。従つ
て、例えば、バイポーラ素子とCMOS回路を同
一チツプに組み入れたBi−CMOS回路を用いた
カメラ用ICなどの低消費電力ICに特に有効であ
る。
動作回路に適用しても、確実で効果的なパワーオ
ンリセツト動作が行なわれ、且つ電源電圧が充分
に上昇してからリセツトが解除され、しかも定常
の発振動作を不安定にするおそれはない。従つ
て、例えば、バイポーラ素子とCMOS回路を同
一チツプに組み入れたBi−CMOS回路を用いた
カメラ用ICなどの低消費電力ICに特に有効であ
る。
尚、本発明は上述の実施例に限らず、その要旨
を変更しない範囲内で種々に変形実施することが
できる。
を変更しない範囲内で種々に変形実施することが
できる。
例えば、パワーオンリセツト用のコンパレータ
Ｃ３に比較基準電圧を与えるダイオードＤ２，Ｄ
３の直列回路の代りに第５図に示すような抵抗
Ra，Rbの直列回路を用いる構成としてもよい。
Ｃ３に比較基準電圧を与えるダイオードＤ２，Ｄ
３の直列回路の代りに第５図に示すような抵抗
Ra，Rbの直列回路を用いる構成としてもよい。
また、CMOS、Bi−CMOS等に限らず他のIC
やデイスクリート回路にも適用することができ
る。
やデイスクリート回路にも適用することができ
る。
さらに、基準電圧を与える手段、切換える手段
として上述以外の種々の公知、周知の構成を用い
ることができる。
として上述以外の種々の公知、周知の構成を用い
ることができる。
(e) 効果
本発明によれば、低電圧動作回路に対しても確
実なパワーオンリセツトを可能とし、定常発振状
態においても安定なパワーオンリセツト回路を提
供することができる。
実なパワーオンリセツトを可能とし、定常発振状
態においても安定なパワーオンリセツト回路を提
供することができる。
第１図は、従来装置の一例の構成を示す回路構
成図、第２図および第３図は同例を説明するため
の波形図、第４図は本発明の一実施例の構成を示
す回路構成図、第５図は本発明の他の実施例の要
部構成を示す回路構成図である。 Ｃ１，Ｃ３……コンパレータ、Ｑ１〜Ｑ３……
トランジスタ、Cosc……コンデンサ、Ｄ２，Ｄ
３……ダイオード、Ｒ１〜Ｒ８，Ra，Rb……抵
抗。
成図、第２図および第３図は同例を説明するため
の波形図、第４図は本発明の一実施例の構成を示
す回路構成図、第５図は本発明の他の実施例の要
部構成を示す回路構成図である。 Ｃ１，Ｃ３……コンパレータ、Ｑ１〜Ｑ３……
トランジスタ、Cosc……コンデンサ、Ｄ２，Ｄ
３……ダイオード、Ｒ１〜Ｒ８，Ra，Rb……抵
抗。
Claims (1)
- １ コンデンサと抵抗を用いて発振動作を行なう
発振器の上記コンデンサの端子電圧を基準電圧と
比較して電源投入時のリセツト信号を得るパワー
オンリセツト回路において、電源投入に伴う上記
リセツト信号の生成時には上記基準電圧を高く
し、リセツト解除出力に応答して上記基準電圧を
低くするように切り換える基準電圧切換手段を備
えたことを特徴とするパワーオンリセツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031297A JPS59158122A (ja) | 1983-02-26 | 1983-02-26 | パワ−オンリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031297A JPS59158122A (ja) | 1983-02-26 | 1983-02-26 | パワ−オンリセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59158122A JPS59158122A (ja) | 1984-09-07 |
| JPH057893B2 true JPH057893B2 (ja) | 1993-01-29 |
Family
ID=12327357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031297A Granted JPS59158122A (ja) | 1983-02-26 | 1983-02-26 | パワ−オンリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158122A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142845A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 電源電圧検出回路 |
| JP2527680B2 (ja) * | 1993-04-19 | 1996-08-28 | 株式会社大一商会 | パチンコ遊技機 |
-
1983
- 1983-02-26 JP JP58031297A patent/JPS59158122A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59158122A (ja) | 1984-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525517B1 (en) | Power supply circuit with a soft starting circuit | |
| JPH057893B2 (ja) | ||
| JPH032997Y2 (ja) | ||
| CN107565514B (zh) | 一种带有低压保护及过温保护的开关电源电路 | |
| US20020167770A1 (en) | Protecting circuit against short-circuit of output terminal of AC adapter | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPS625687Y2 (ja) | ||
| JPS5921549Y2 (ja) | 単安定マルチバイブレ−タ | |
| JPS60189029A (ja) | 電源オンリセツト回路 | |
| JPH0413692Y2 (ja) | ||
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JP2518478Y2 (ja) | 安定化電源の過電流保護回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPH04295771A (ja) | 電圧検知回路 | |
| JPS58132816A (ja) | 電気回路 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| US20060164128A1 (en) | Low current power supply monitor circuit | |
| KR940002887Y1 (ko) | 충전 배터리의 과충전 보호 회로 | |
| JPS5831090Y2 (ja) | 電圧検出回路 | |
| JPS586013Y2 (ja) | 直流電源回路における保護回路 | |
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| JPS6012872B2 (ja) | Ｐｎｐｎスイツチの駆動回路 |