JPH032997Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 技術分野 本考案は、コンデンサと抵抗を用いて発振動作
を行なうCR発振器の上記コンデンサ端子電圧を
利用したパワーオンリセツト回路に関し、より詳
細にはカメラ用IC（集積回路）等の低電圧動作IC
に最適なパワーオンリセツト回路に関するもので
ある。

(b) 従来の技術 従来、例えば第１図に示すようにCR発振器の
コンデンサCoscの端子電圧を利用してパワーオ
ンリセツトを行なうようにしたパワーオンリセツ
ト回路が広く用いられている。第１図において、
Ｃ１とＣ２は、それぞれパワーオンリセツト用と
発振動作用に用いられるコンパレータ、Ｑ１，Ｑ
２はトランジスタ、Ｄ１はダイオードＲ１〜Ｒ７
は抵抗である。

この場合、発振器の動作は次のようになる。

発振時のコンデンサCoscの充電電圧の最大値
は、発振器のコンパレータＣ２の出力がＬ（ロー
レベル）でトランジスタＱ１，Ｑ２がオフのとき
（このときコンデンサCoscの充電が行なわれる。）
にコンパレータＣ２の反転入力端に与えられてい
る基準電圧、 すなわち、 Vref（Ｈ）＝｛R5／（R4＋R5）｝Vcc −Vio ……(1) （但し、Vcc；電源電圧、Vio；コンパレータ
Ｃ２の入力オフセツト電圧） で定まり、端子電圧がこのVref（Ｈ）に達する
までコンデンサOoscの充電が行なわれる。コン
デンサCoscの端子電圧がVref（Ｈ）を超えると、
コンパレータＣ２は反転し出力がＨ（ハイレベル）
となつて、トランジスタＱ１，Ｑ２がオンとなつ
てコンデンサOoscは放電を止め、端子電圧がこ
のときコンパレータＣ２の反転入力端が基準電圧
すなわち、 Vref（Ｌ）＝｛（R6／／R5）／（R6／／R5 ＋R4）｝Vcc＋Vio ……(2) （但し、R6／／R5は抵抗R6とR5の並列抵抗
値を示す。） 以下になると、コンパレータＣ２が再び反転し
て出力がＬとなりコンデンサOoscの充電が再び
行なわれる。これを繰り返して発振を行なう。従
つて、発振時のコンデンサCoscの端子電圧の最
小値は(2)式で示したVref（Ｌ）となる。また、上
述のコンデンサCoscの充電は電源Vccから抵抗Ｒ
１，Ｒ２を介して行なわれるので、充電の行なわ
れる時間ｔは、 ｔ＝Cosc（R1＋R2）ln〔｛Vcc− Vref（Ｌ）｝／｛Vcc−Vref（Ｈ）｝〕 ……(3) （但し、lnは実然対数） となる。ここで、コンデンサOoscの端子電圧波
形は、第２図に示すようになる。

一方、パワーオンリセツト用のコンパレータＣ
１は、反転入力端に与えられる第１図Ａ点におけ
るコンデンサOoscの端子電圧を、非反転入力端
に与えられる基準電圧としての第１図Ｂ点のダイ
オードＤ１の順方向V_BEと比較し、Ｂ点の電圧よ
りＡ点が低いときにリセツト出力をＨ、すなわち
リセツトオン状態とし、またＡ点の電圧の方が高
くなるとリセツト出力をＬ、すなわちリセツトオ
フとする。

従つて、第３図に示すように電源投入時、電源
電圧が上昇するとともにＡ，Ｂ点の電圧は共に上
昇するが、Ａ点の電圧はコンデンサCoscの充電
電圧であるため、ダイオードＤ１の順方向電圧
V_BEであるＢ点の電圧に比して上昇がゆるやかで
ある。このため、電源投入直後からＢ点の電圧の
方がＡ点より高くコンパレータＣ１の出力はＨ状
態となるため、リセツト出力がほぼ電源電圧の上
昇と同様に上昇する。ダイオードＤ１の順方向電
圧V_BEは、0.7V程度であり、コンデンサCoscの充
電電圧の最大値をそれ以上例えば第２図に示した
ように2.2V程度としておけば第３図のようにコ
ンデンサCoscの充電がすすんでその端子電圧が
0.7Vを越えた時点でリセツトオフとする。

ところで、この場合ダイオードＤ１一段のV_BE
は0.6V〜0.7Vであり、この程度の電源電圧では
一般にCMOS（相補型金属酸化物半導体）回路は
働かない。（CMOS回路のスレシホールドレベル
Vthを低くすれば低電源電圧でも動作させること
が可能であるが、低VthのCMOSは製造上安定化
するのが困難である。）一般的にVthが0.6±0.3V
（Ｐチヤンネル、Ｎチヤンネル共）のCMOSでは
最低１〜1.2V程度の電源電圧が必要となる。そ
こでパワーオンリセツトの基準電圧を与えるダイ
オードを二段とすれば、リセツト解除電圧は1.2
〜1.4V程度となり好ましいが、このようにする
と、低電圧動作の場合には電源電圧の定格値Vcc
を2V程度とするため、(1)式のVref（Ｈ）、(2)式の
Vref（Ｌ）が1.6〜1.0V位になるので、発振動作中
常にリセツトがかかることになり、安定しなくな
つてしまう。

そこで、本出願人は、低電圧動作回路に対して
も確実なパワーオンリセツトを可能とし、定常発
振状態においても安定なパワーオンリセツト回路
に関する次のような発明につき先に提案した（特
願昭58−31297号）。

すなわち、第４図に示すように、パワーオンリ
セツト用のコンパレータＣ３として、通常のコン
パレータ出力と該出力を反転した出力とが得られ
るコンパレータを用い（もちろん通常のコンパレ
ータ出力を反転して反転出力を得るようにしても
よい。）、且つ比較基準電圧を得るためのダイオー
ドを、Ｄ２，Ｄ３の直列回路からなる二段構造と
する。そして、これらダイオードＤ２，Ｄ３の接
続点をトランジスタＱ３のコレクターエミツタ間
を通してアース電位に接続し、該トランジスタＱ
３のベースを抵抗Ｒ８を介して上記コンパレータ
Ｃ３の反転出力に接続し、該反転出力がＨすなわ
ちリセツトオフ時に該トランジスタＱ３をオンす
るように構成する。

このよううな構成において、電源電圧の立上り
時には、トランジスタＱ３はオフとなつており、
パワーオンリセツト用のコンパレータＣ３の比較
基準電圧は、2V_BEとなる。電源電圧が上昇し、
コンデンサCoscが充電されてコンデンサCoscの
端子電圧が2V_BEよりも大きくなると、コンパレ
ータＣ３が反転し、リセツトオフとなり、トラン
ジスタＱ３がオンとなつて、ダイオードＤ３が短
絡され、比較基準電圧は、ダイオードＤ２のみに
よつて与えられるV_BEとなり、その後コンデンサ
Coscの端子電圧が1.0V程度に下つても問題なく
発振動作が行なえる。

このようにすれば、低電圧CMOS等の低電圧
動作回路に適用しても、確実で効果的なパワーオ
ンリセツト動作が行なわれ、且つ電源電圧が充分
に上昇してからリセツトが解除され、しかも定常
の発振動作を不安定にするおそれはない。

しかしながら、このような方式を採用した場合
にも次のような問題があつた。

第５図に、上述した第４図の方式を具体化した
場合の一例の構成を、第４図に対応する部分には
同符号を付して示す。

第５図において、コンデンサCoscの両端の電
位を最大1.3V位に設定した場合、リセツト回路
RSTの基準電圧すなわちコンパレータＣ３の比
較基準電位はダイオード２段Ｄ２，Ｄ３分で約
1.2V位にとる必要があつた。（但し発振を始めれ
ばトランジスタＱ３がオンとなり該基準電圧はダ
イオード１段分で0.6Vになる。）ところが、発振
時のコンデンサCoscの端子電位は0.8〜1.2V程度
である。一方、特に低温時等にダイオードのV_BE
が上がり、ダイオード２段Ｄ２，Ｄ３分の上記リ
セツト回路RSTの基準電圧が1.3V程度にまでな
ることがある。このとき、コンデンサの端子電位
はいつまでたつても上記基準電位を越えず、リセ
ツト出力がオフとならいのでリセツトがかかつた
ままの状態となつてしまう。

(c) 目的 本考案は、このような事情に鑑みてなされたも
ので、その目的とするところは、低電圧動作回路
に対しても確実なパワーオンリセツトを可能と
し、定常発振状態においても安定であつて、しか
も低温時等において誤動作のおそれのないパワー
オンリセツト回路を提供することにある。

(D) 構成 本考案の構成について、以下一実施例に基づい
て説明する。

先に説明した第５図において、発振コンデンサ
端（コンデンサＱ４のベース）の電位をリセツト
出力が“Ｈ”から“Ｌ”になるまで上昇させるた
めには、トランジスタＱ１がオンとなり抵抗Ｒ
２，Ｒ３を通して放電させることがなければよ
い。すなわち、そのためにはリセツト出力が
“Ｈ”である間（トランジスタＱ５がオフのとき）
はトランジスタＱ１がオフとなるようにすればよ
い。

そこで、本考案の一実施例は、第６図に示すよ
うに、トランジスタＱ５と同じ位相で動作するよ
うに設けたトランジスタＱ６の出力でトランジス
タＱ７のベース電位をコントロールし、このトラ
ンジスタＱ７でトランジスタＱ１のベース電位を
スイツチングするようにする。

このようにすれば、電源投入直後には、トラン
ジスタＱ５がオフ（Ｑ６も同様）で、リセツト出
力（Ｈ）が出力されているとき、トランジスタＱ
７はオンとなり、そのため、抵抗R2，R3と協働
してコンデンサCoscの放電回路を形成するトラ
ンジスタＱ１は、強制的にオフとされ、上記放電
動作は阻止された状態となる。従つて、この状態
では、発振動作は開始しない。

そして、コンデンサCoscの端子電圧が次第に
上昇を続け、基準電圧（2V_BE）より高くなつた
時点でトランジスタＱ５がオン（Ｑ６も同様）と
なり、従つて、リセツト出力およびリセツト解除
出力は、共にＬとなるので、そのリセツト解除出
力に応動して、トランジスタＱ７がオフとなつ
て、初めて放電回路を形成するトランジスタＱ１
に対する放電動作の阻止が解除され、従つて、コ
ンデンサCoscの端子電圧がダイオードＤ２のア
ノード電圧を超えていることを条件として、発振
回路OSCが正常な発振動作を開始する。

上述のように、低温時であつても安定したリセ
ツト発振動作を行なわせることができる。

なお、本考案は、上述の実施例に限らず、その
要旨を逸脱しない範囲内での種々の変形実施が可
能である。

例えば、上述においては、主として低温時につ
いて説明したが、低温時に限らず、IC化の際等
に素子特性のばらつきによつて発振コンデンサ電
圧が0.8〜1.2Vから0.9〜1.Vになることは充分に
考えられ、このような場合のICの歩留りの向上
にも役立つ。

(e) 効果 本考案によれば、低電圧動作回路に対しても確
実なパワーオンリセツトを可能とし、定常発振状
態においても安定であつて、しかも低温時等にお
いて誤動作のおそれのないパワーオンリセツト回
路を提供することができる。

【図面の簡単な説明】

第１図は、従来装置の一例の構成を示す回路構
成図、第２図および第３図は同例を説明するため
の波形図、第４図は、本出願人の出願に係る先願
発明の一例の構成を示す回路構成図、第５図は、
第４図の構成をより具体的に示した回路図、第６
図は本考案の一実施例の構成を示す回路構成図で
ある。 Ｃ２，Ｃ３……コンパレータ、Ｑ１〜Ｑ７……
トランジスタ、Cosc……コンデンサ、Ｄ２，Ｄ
３……ダイオード、Ｒ１〜Ｒ６……抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. コンデンサと抵抗を用いて発振動作を行なう発
   振器の上記コンデンサの端子電圧を基準電圧と比
   較して電源投入時のリセツト信号を得るパワーオ
   ンリセツト回路において、定常動作時より高く設
   定されたリセツト解除時以前の上記基準電圧を電
   源投入時のリセツト解除出力に応動して低くする
   ように上記基準電圧を切り換える手段と、上記リ
   セツト解除時以前は上記コンデンサの発振動作を
   司る放電回路の放電動作を阻止し、同リセツト解
   除出力に応動して上記放電動作の阻止を解除し上
   記発振動作を行ない得るようにする手段とを具備
   したことを特徴とするパワーオンリセツト回路。