JPH058156B2 - - Google Patents
Info
- Publication number
- JPH058156B2 JPH058156B2 JP63085117A JP8511788A JPH058156B2 JP H058156 B2 JPH058156 B2 JP H058156B2 JP 63085117 A JP63085117 A JP 63085117A JP 8511788 A JP8511788 A JP 8511788A JP H058156 B2 JPH058156 B2 JP H058156B2
- Authority
- JP
- Japan
- Prior art keywords
- resistivity
- heat treatment
- crystal
- gaas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はGaAs化合物半導体基板の製造方法に
関し、特に基板内で特性分布が平坦であり、かつ
抵抗率の高い半絶縁性GaAs基板の製法に関す
る。
関し、特に基板内で特性分布が平坦であり、かつ
抵抗率の高い半絶縁性GaAs基板の製法に関す
る。
−族化合物半導体の中でもGaAsは電子移
動度が大きく、超高速集積回路、光―電子集積回
路の素子用結晶基板として広く用いられつつあ
る。このGaAs基板は通常液体封止引き上げ法
（以下LEC法と略記）により得られた柱状インゴ
ツトから製造されている。ところがLEC法によ
り作られたGaAs基板は一般に基板内での特性の
ばらつきが大きい（Japanese Journal of
Applied Physics vol.21，No.6′82pp L355〜
L337）。このばらついた特性分布を平坦にするた
めにはGaAs単結晶にインゴツトの状態で高温長
時間の熱処理を施すインゴツトアニール法が広く
実施されている（GaAs IC Symposium′83
IEEE，D.Rumsbyet al）。即ち該インゴツトアニ
ール法によれば種々の特性例えばICにとつて重
要であるしきい値電圧のばらつきが低減するとの
報告がある（Appl.Phys.Lett.44，′84 P410
Miyazawa他）。
動度が大きく、超高速集積回路、光―電子集積回
路の素子用結晶基板として広く用いられつつあ
る。このGaAs基板は通常液体封止引き上げ法
（以下LEC法と略記）により得られた柱状インゴ
ツトから製造されている。ところがLEC法によ
り作られたGaAs基板は一般に基板内での特性の
ばらつきが大きい（Japanese Journal of
Applied Physics vol.21，No.6′82pp L355〜
L337）。このばらついた特性分布を平坦にするた
めにはGaAs単結晶にインゴツトの状態で高温長
時間の熱処理を施すインゴツトアニール法が広く
実施されている（GaAs IC Symposium′83
IEEE，D.Rumsbyet al）。即ち該インゴツトアニ
ール法によれば種々の特性例えばICにとつて重
要であるしきい値電圧のばらつきが低減するとの
報告がある（Appl.Phys.Lett.44，′84 P410
Miyazawa他）。
このインゴツトアニール法は結晶を長時間加熱
した後結晶に歪が生じない様に50℃／hour程度
のゆつくりした速度で結晶を冷却することにより
行なう。
した後結晶に歪が生じない様に50℃／hour程度
のゆつくりした速度で結晶を冷却することにより
行なう。
LSIやIC用基板にとつては特性の均一性と同様
に抵抗率の高いことも重要である。これは抵抗率
が高ければ素子間の分離状態が良好になり、集積
度も大きくすることができるからである。ところ
がインゴツトアニールを施した基板は上記の如く
特性の均一性は向上するが抵抗率は低下してしま
い、このため素子間での漏れ電流や活性層から基
板への漏れ電流が問題となつている。
に抵抗率の高いことも重要である。これは抵抗率
が高ければ素子間の分離状態が良好になり、集積
度も大きくすることができるからである。ところ
がインゴツトアニールを施した基板は上記の如く
特性の均一性は向上するが抵抗率は低下してしま
い、このため素子間での漏れ電流や活性層から基
板への漏れ電流が問題となつている。
本発明はこれに鑑み種々検討の結果、基板の抵
抗率を上げるGaAs化合物半導体基板の製造方法
を開発したものである。即ち本発明は液体封止引
き上げ法により得られたGaAs化合物半導体結晶
をインゴツト状でアニールした後、ウエーハー状
に切断し、その後700℃以上に加熱し、しかるの
ち30分以内に400℃以下に冷却し、その後鏡面研
磨することを特徴とするものである。
抗率を上げるGaAs化合物半導体基板の製造方法
を開発したものである。即ち本発明は液体封止引
き上げ法により得られたGaAs化合物半導体結晶
をインゴツト状でアニールした後、ウエーハー状
に切断し、その後700℃以上に加熱し、しかるの
ち30分以内に400℃以下に冷却し、その後鏡面研
磨することを特徴とするものである。
インゴツトアニールされたGaAs化合物半導体
結晶はドナーが生じるために抵抗率が低下する。
従つてこの結晶を再加熱し急冷（700℃以上の温
度から30分以内に400℃以下に冷却）する熱処理
を施すことによつて上記ドナーを消滅させて抵抗
率を高くしている。そしてこの再加熱前即ち熱処
理前に結晶をウエーハー状に切断するのは急冷に
よつて結晶中に歪が生じにくくするためである。
結晶はドナーが生じるために抵抗率が低下する。
従つてこの結晶を再加熱し急冷（700℃以上の温
度から30分以内に400℃以下に冷却）する熱処理
を施すことによつて上記ドナーを消滅させて抵抗
率を高くしている。そしてこの再加熱前即ち熱処
理前に結晶をウエーハー状に切断するのは急冷に
よつて結晶中に歪が生じにくくするためである。
このような熱処理を施すことでインゴツトアニ
ールにより得られた特性の平坦性はそのままで全
体として抵抗率の高い結晶が得られる。
ールにより得られた特性の平坦性はそのままで全
体として抵抗率の高い結晶が得られる。
次に本発明を実施例により説明する。
LEC法により得られたGaAs単結晶のインゴツ
トをアニール後、ウエーハー状に切断し、該ウエ
ーハーを窒素気流中で第１図に示すような温度カ
ーブに従い850℃に加熱後、約20分で400℃以下に
急冷する熱処理いを施した。
トをアニール後、ウエーハー状に切断し、該ウエ
ーハーを窒素気流中で第１図に示すような温度カ
ーブに従い850℃に加熱後、約20分で400℃以下に
急冷する熱処理いを施した。
このような熱処理の効果を明らかにするために
アニール後熱処理前のウエーハーの抵抗率を測定
し種々の抵抗率のウエーハーについて熱処理後の
抵抗率を１対１で測定し、これらの結果を第２図
に示した。なお熱処理後の抵抗率はウエーハー表
面を50μｍエツチングして測定した。
アニール後熱処理前のウエーハーの抵抗率を測定
し種々の抵抗率のウエーハーについて熱処理後の
抵抗率を１対１で測定し、これらの結果を第２図
に示した。なお熱処理後の抵抗率はウエーハー表
面を50μｍエツチングして測定した。
第２図から明らかなように熱処理前は抵抗率が
107Ω・cm以下であつたウエーハーであつても熱
処理後はすべて107Ω・cm以上の抵抗率を有し、
半絶縁性となつた。
107Ω・cm以下であつたウエーハーであつても熱
処理後はすべて107Ω・cm以上の抵抗率を有し、
半絶縁性となつた。
またアニール後で熱処理前ウエーハーとさらに
熱処理を施した後のウエーハーについて径方向で
の抵抗率の分布を調べその結果を第３図に示し
た。
熱処理を施した後のウエーハーについて径方向で
の抵抗率の分布を調べその結果を第３図に示し
た。
第３図から明らかなように熱処理後の抵抗率の
分布Ａは熱処理前の抵抗率の分布Ｂと比較して平
坦性は熱処理によつては失われず、むしろ向上し
ていることが判り、さらにいずれの場所において
も熱処理後の方が高抵抗化していることが判る。
分布Ａは熱処理前の抵抗率の分布Ｂと比較して平
坦性は熱処理によつては失われず、むしろ向上し
ていることが判り、さらにいずれの場所において
も熱処理後の方が高抵抗化していることが判る。
このように本発明によればGaAs化合物半導体
結晶の特性の平坦性を維持したまま抵抗率を高く
できる等工業上顕著な効果を奏するものである。
結晶の特性の平坦性を維持したまま抵抗率を高く
できる等工業上顕著な効果を奏するものである。
第１図は本発明の一実施例で施した熱処理の温
度曲線を示すグラフ、第２図は本発明の一実施例
による熱処理前後の抵抗率を示す実測図、第３図
は本発明の一実施例による熱処理前後のウエーハ
ー上の抵抗率の分布を示す実測図である。 Ａ……熱処理後の抵抗率の分布、Ｂ……熱処理
前の抵抗率の分布。
度曲線を示すグラフ、第２図は本発明の一実施例
による熱処理前後の抵抗率を示す実測図、第３図
は本発明の一実施例による熱処理前後のウエーハ
ー上の抵抗率の分布を示す実測図である。 Ａ……熱処理後の抵抗率の分布、Ｂ……熱処理
前の抵抗率の分布。
Claims (1)
- １ 液体封止引き上げ法により得られたGaAs化
合物半導体結晶をインゴツト状でアニールした
後、ウエーハー状に切断し、その後700℃以上に
加熱し、しかる後30分以内に400℃以下に冷却し、
その後鏡面研磨することを特徴とするGaAs化合
物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8511788A JPH01257200A (ja) | 1988-04-08 | 1988-04-08 | ＧａＡｓ化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8511788A JPH01257200A (ja) | 1988-04-08 | 1988-04-08 | ＧａＡｓ化合物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01257200A JPH01257200A (ja) | 1989-10-13 |
| JPH058156B2 true JPH058156B2 (ja) | 1993-02-01 |
Family
ID=13849688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8511788A Granted JPH01257200A (ja) | 1988-04-08 | 1988-04-08 | ＧａＡｓ化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01257200A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216999A (ja) * | 1986-03-14 | 1987-09-24 | Shin Etsu Handotai Co Ltd | 化合物半導体単結晶およびその製造方法 |
| JPS6472999A (en) * | 1987-09-14 | 1989-03-17 | Nippon Mining Co | Heat treatment of compound semiconductor single crystal |
-
1988
- 1988-04-08 JP JP8511788A patent/JPH01257200A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01257200A (ja) | 1989-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0231493B2 (ja) | ||
| US4889493A (en) | Method of manufacturing the substrate of GaAs compound semiconductor | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JPS61274386A (ja) | ３−５半導体デバイスを製造する方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH058156B2 (ja) | ||
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JP3147338B2 (ja) | 半導体基板の製造方法 | |
| JPS62216999A (ja) | 化合物半導体単結晶およびその製造方法 | |
| JP3207146B2 (ja) | 半導体装置の製法 | |
| JPS63236313A (ja) | 化合物半導体集積回路の製造方法 | |
| JP2639470B2 (ja) | ＧａＡｓ単結晶のウエハの製造方法 | |
| JPS634345B2 (ja) | ||
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH09194300A (ja) | ＧａＡｓ基板の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JPS5918679A (ja) | 半導体装置 | |
| JPS63158837A (ja) | 半導体素子の製造方法 | |
| JP3234054B2 (ja) | 半導体デバイス用シリコンウェーハおよびその製造方法 | |
| JPH023537B2 (ja) | ||
| JPH06140326A (ja) | 化合物半導体基板の製造方法 | |
| JPH0351726A (ja) | 熱処理装置 | |
| JPH05190870A (ja) | 半導体装置の製造方法 | |
| JPH0355437B2 (ja) |