JPH01311282A - 波形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、波形表示装置に関するものであり、　　　′
詳しくは、等価時間サンプリングによる波形表示の改良
に関するものである。

（従来の技術） 波形表示装置の一種に、アナログ入力信号を等価時間サ
ンプリングによりデジタル化して波形メモリに格納し、
この波形メモリに格納された波形データに基づいてアナ
ログ入力信号を再生表示するように構成されたものがあ
る。

ここで、等価時間サンプリングとは繰返し信号波形の各
繰返しから１部分をサンプリングして入力波形を再生す
るものであり、各繰返し毎にサンプルクロックの位相を
一定時間ずつ異ならせるシーゲンシャルサンプリングと
、各繰返し毎のサンプルクロックの位相をランダムに任
意の時間界ならせるランダムサンプリングがある。

このような等価時間サンプリングによれば、１つの完全
な波形を再生するためには入力信号が安定した繰返し信
号でなければならないが、サンプルクロックの周波数よ
りも高い周波数の入力信号であってもサンプリングする
ことができる。

ところで、従来のランタムサンプリングは、第７図に示
すように各繰返し毎に１回のサンプリングを行うように
構成されている。

第８図はこのようにしてサンプリングされたデータに基
づく波形の再構成説明図である。繰返し周期をＴとし、
データ点数をＮとすると、各データ位置のタイムスロッ
ト幅は、Ｔ／Ｎになる。ここで、ｍ回うンダムにサンプ
リングを行ってすべてのタイムスロットにデータがＮ個
揃う確率Ｐは、になる。

（発明か解決しようとする問題点） しかし、このような従来の構成によれば、波形を再構成
するためには、多数回のサンプリングと各サンプリング
毎にトリガ点からサンプリンクツくルスまでの時間側室
を行わなければならす、データ処理時間が長くなるとい
う問題かある。

本発明は、このような点に着目したしのであり、その目
的は、比較的短時間でデータ処理か行えるランダムサン
プリング方式の波形表示装置を提供することにある。

（問題点を解決するための手段） 本発明の波形表示装置は、 繰返しアナログ入力信号がトリガレベルを横切るトリガ
点で選択的にトリガパルスを出力するトリガ発生回路と
、 位相擾乱信号発生器と、 スイッチを介して位相擾乱信号発生器の出力信号が加え
られ、所定の周波数のサンプリングパルス列ご出力する
サンプリングパルス発生器と、サンプリングパルスに従
ってアナログ入力信号をデジタル波形データに変換する
デジタル化回路と、 トリガ点とトリガ点に続く最初のサンプリングパルスま
での時間間隔を測定する時間間隔測定器と、 デジタル化回路から出力されるデジタル波形データおよ
び時間間隔測定器の測定結果を格納するメモリと、 時間間隔測定器の測定結果とメモリに格納されている時
間間隔測定器の測定結果を逐次照合し、同一測定結果を
検知することにより前記スイッチを選択的に駆動すると
ともにメモリに格納されている該当時間測定結果に関連
したデジタル波形データを選択的に更新するように制御
する時間照合回路と、 メモリに格納された時間測定結果およびデジタル波形デ
ータに従って波形表示データを生成する表示データ生成
回路、 を設けたことを特徴とする。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図において、１はアナログ人力信号を増幅する増幅
器であり、その出力信号はデジタル化回路２に加えられ
るとともにトリガ発生回路３に加えられている。トリガ
発生回路３の出力信号は時間間隔測定器７に加えられる
とともにアドレス発生器８に加えられている。４は所定
の周波数のサンプリングパルス列を出力するサンプリン
グパルス発生器である。５はサンプリングパルス発生器
４の出力信号の位相に擾乱を与える位相擾乱信号発生器
であり、スイッチ６を介してサンプリングパルス発生器
４に接続されている。このような位相擾乱信号発生器５
としては例えばランダムノイズ発生器を用い、サンプリ
ングパルス発生器４としては例えは第２図に示すような
水晶発振器を用いる。サンプリングパルス発生器４の出
力信号は、デジタル化回路２１時間間隔測定器７および
アドレス発生器８に加えられている。デジタル化回路２
はサンプリングパルスに従ってアナログ入力信号をデジ
タル信号に変換し、メモリ９に出力する０時間間隔測定
器７はトリガ発生回路３から出力されるトリガパルスと
このトリガパルスに続くサンプリングパルスとの時間間
隔を測定してメモリ９および時間照合回路１０に加える
。アドレス発生器８はサンプリングパルスに従って更新
されるアドレスデータをメモリ９に出力する。

メモリ９には、アドレス発生器８から出力されるアドレ
スデータに従って、各トリガ周期における時間間隔測定
結果およびそのトリガパルスのサンプリングパルス列に
よるサンプリング波形データ列か格納される。時間照合
回路１０は、時間間隔測定器７の測定結果とメモリ９に
格納されている時間間隔測定器７の測定結果を逐次照合
して同一測定結果ご検知する。そして、同一測定結果を
検知することによりスイッチ６を選択的に駆動してサン
プリングパルス発生器４の出力信号位相に擾乱を与える
とともに、メモリ９に格納されている該当時間測定結果
に関連したデジタル波形データを選択的に更新するよう
にアドレス発生器８を制御する。１１はメモリ９に格納
された時間間隔測定結果およびサンプリング波形データ
に基づいて表示データを生成する表示データ生成回路で
ある。

１２はアドレス発生器８から加えられる制御信号に従っ
てトリガ発生回路３のトリガパルス発生動作を制御する
トリガ制御回路である。

このように構成された装置の動作を第３図を用いて説明
する。

電源が投入された時点ではスイッチ６はオフになってい
て、サンプリングパルス発生器４は周期′ｒｓのサンプ
リングパルス列を出力する。トリガ制御回路１２は、ま
ず電源投入直後にトリガ発生回路３に出力指令信号を出
力し、その後はアドレス発生器８から加えられる制御信
号に従って選択的に出力指令信号を出力する。トリガ発
生回路３は、トリガ制御回路１２から出力指令信号が加
えられた後にアナログ入力信号が最初にトリガレベルを
横切る時点でトリガパルスを時間間隔測定器７およびア
ドレス発生器８に出力し、その後はトリガ制御回路１２
からトリガパルス出力が指示されるまでトリガパルスの
出力を待機する０時間間隔測定器７は、トリガ発生回路
３がら出力されるトリガパルスとこのトリガパルスに続
くサンプリングパルスとの時間間隔Ｔ、を測定してメモ
リ９および時間照合回路１０に加える。デジタル化回路
２はサンプリングパルス発生器４から加えられるサンプ
リングパルス列に従ってアナログ入力信号をサンプリン
グしてデジタル信号に変換し、第１のデジタル波形デー
タ列としてメモリ９に出力する。これら時間間隔測定器
７の測定データおよびデジタル化回路２から出力される
第１の波形データ列はアドレス発生器８から出力される
アドレスデータに従ってメモリ９に格納される。

アドレス発生器８には波形表示設定条件に応じて算出さ
れる各デジタル波形データ列を構成するデータ数および
格納すべきデジタル波形データ列の総数が予め設定され
ていて、サンプリングパルスに応じてダウンカウントす
ることによりデータ取込数を管理する。ここで、表示器
上での時間軸の長さを′１゛。、表示ドツト数をｉ、サ
ンプリングパルスの周期をＴｓとすると、デジタル波形
データ列の数ｍは、 ｍ＝’ｌ”ｓ−ｉ　／Ｔｑ になる。そして、各デジタル波形データ列を構成するデ
ータ数Ｎは、 Ｎ　＝　’ｒ”　ｏ　／　Ｔ　ｓ になる。

すなわち、アドレス発生器８は、電源投入後に最初のト
リガパルスか出力されると、そのトリガパルスに続く最
初のサンプリングパルスまでの時間間隔測定データおよ
びトリガパルスに続くＮ個のデジタル波形データよりな
る第１のデジタル波形データ列を格納すべき先頭アドレ
スデータをメモリ９に出力する。そして、Ｎｔｍのサン
プリングパルスが加えられると、トリガ制御回路１２に
トリガ発生回路３から２個目のトリガパルスを発生させ
るように制御する制御信号を出力する。トリガ制御回路
１２はこの制御信号を受けてトリガ発生回路３に２個目
のトリガパルスの出力指令信号を出力する。これにより
、トリガ発生回路３は、２個目のトリガパルスを時間間
隔測定器７およびアドレス発生器８に出力し、その後は
再び１−リカ制御回路１２からトリガパルス出力か指示
されるまでトリガパルスの出力を待機する２時間間隔測
定器７は、トリガ発生回路３から出力されるトリガパル
スとこのトリガパルスに続くサンプリングパルスとの時
間間隔′■゛２をｄ定してメモリ９および時間照合回路
１０に加える。デジタル化回路２はサンプリングパルス
発生器４から加えられるサンプリングパルス列に従って
アナログ入力信号をサンプリングしてデジタル信号に変
換し、第２のデジタル波形データ列としてメモリ９に出
力する。

これら時間間隔測定器７の測定データおよびデジタル化
回路２から出力される波形データ列はアドレス発生器８
から出力されるアドレスデータに従ってメモリ９に格納
される。

すなわち、アドレス発生器８は、電源投入後に２個目の
トリガパルスが出力されると、そのトリガパルスに続く
最初のサンプリングパルスまでの時間間隔測定データお
よびＩ・リカパルスに続くＮ個のデジタル波形データよ
りなる第２のデジタル波形データ列を格納すべき先頭ア
ドレスデータをメモリ９に出力する。

以下、メモリ９に格納されるデジタル波形データ列の総
数か予めアドレス発生器８に設定されている数に達する
まで、このような一連の動作を繰返す。

時間照合回路１０は、このような一連のデータ格納の過
程において、時間間隔測定器７の測定結果とメモリ９に
格納されている時間間隔測定器７の測定結果を逐次照合
する。そして、同一測定結果を検知した場合にはスイッ
チ６を選択的に駆動してサンプリングパルス発生器４か
ら出力されるサンプリングパルスの位相に擾乱を与える
とともに、メモリ９に格納されている該当時間８」定結
果に関連したデジタル波形データを選択的に更新するよ
うに制御する。これにより、アナログ入力信号の繰返し
周波数とサンプリングパルスの繰返し周波数の関係か整
数倍または整数分の１の場合に繰返し毎に同一点がサン
プリングされてしまうことを防止でさる。例えば、５列
目のデジタル波形データ列の時間間隔測定結果がメモリ
９に格納されている２列目のデジタル波形データ列の時
間間隔測定結果と一致したとする。この場合には、５列
目のデータとして今の測定データを格納し、次の測定デ
ータで２列目の測定データを更新する。

このような手順を繰返してメモリ９に必要な数のデジタ
ル波形データ列を格納する。

表示データ生成回路１１は、このようにしてメモリ９に
格納された時間測定結果およびデジタル波形データに従
って第４図に示すように波形表示データを生成する。な
お、第４図において、○印は１四目のサンプリングによ
るデジタル波形データ列を示し、Ｘ印は２四目のサンプ
リングによるデジタル波形データ列を示している。ここ
で、繰返し周期］゛を、 ′「＝Ｋ・′ｒｓ とし、データ点数をＮとすると、各データ位置のタイム
スロット幅は、’Ｉ’　／　Ｎになる。そして、ｍ回う
ンダムにサンプリングを行ってすべてのタイになる。

すなわち、このように構成することにより、すべてのタ
イムスロットにデータかＮ個揃う確率は従来に対して１
／に乗の比以上で高くなり、時間データの格納数も削減
できて波形再構成処理も比較的容易に行うことができ、
迅速な波形表示が実現できる。

なお、位相擾乱信号発生器５としては、例えば第５図に
示すように水晶発振器を用いてもよい。

この場合、これらサンプリングパルス発生器４と位相擾
乱信号発生器５の出力信号の周波数は互いに無相関であ
って、両者の出力信号の基本周波数ｆ、とｆ２がほぼ等
しいか、一方の基本周波数と他方の奇数高調波をほぼ等
しくする。両者の出力信号の基本周波数で、とｆ２がほ
ぼ等しく設定されている場合には、破線で示すようにス
イッチ６と相補的に開閉駆動されるスイッチ１３を設け
、サンプリングパルス発生器４からサンプリングパルス
列信号を出力するのにあたってはスイッチ６を閉じて一
旦位相擾乱信号発生器５の出力信号に引き込んだ後スイ
ッチ６を開いて自励振させ、サンプリングパルス発生器
４か自励振している状態ではスイッチ１３を閉じて位相
擾乱信号発生器５をサンプリングパルス発生器４の出力
信号に引き込むようにする。これにより、実質的にサン
プリングパルスの位相に擾乱を与えることができ、ラン
ダムノイズ発生器を用いる構成に比べて比較的振幅レベ
ルの高い位相擾乱信号が得られることから回路の簡略化
が図れる。なお、一方の基本周波数と他方の奇数高調波
をほぼ等しくする場合にはスイッチ１３は不要になる。

また、本発明によれば、プリトリガをかけることによっ
てトリガ点よりも前の波形も表示観測することもできる
。

第６図はこのようなプリトリガ測定が可能な装置の一実
繕例を示すブロック図であり、第１図と同一部分には同
一符号を付けている０図において、１４はプリトリガ制
御回路であり、アドレス発生器８にトリガ点に達するま
でに取り込むべきデジタル波形データの数を予め設定す
る。このような構成において、例えば各デジタル波形デ
ータ列は１００個のデータで構成されるものとし、トリ
ガ点に達するまでに５０個のデータを取り込むものとす
ると、アドレス発生器８にはこれらの値が予め設定され
る。アドレス発生器８はメモリ９に第１列目のデータと
して５０個のデータが取り込まれた時点でトリガ制御回
路１２に制御信号を出力し、トリガ制御回路１２からト
リガ発生回路３にトリガパルスの出力指令信号を出力さ
せる。トリガパルスが出力されるまでの間、メモリ９の
第１列目に割り宛てられている１〜１００番までの１０
０個分のデータエリアには、リング状にデータが逐次更
新格納される。トリガパルスが例えば第７図の１回目の
サンプル列に示すように５５番目のデータ格納後に出力
されたとすると５６番目から続く５０個のデータがトリ
ガ点以降のデータとなり、例えば第７図の２回目のサン
プル列に示すように１１番目のデータ格納後に出力され
たとすると１２番目から続く５０個のデータがトリガ点
以降のデータとなる。前者の場合は５６番から１００番
を経て５番までの５０個のデータがトリガ点以降のデー
タになって６番から５５番までの５０間のデータがトリ
ガ点前（プリトリガ領域）のデータになり、後者の場合
は１２番から６１番までの５０個のデータかトリガ点以
降のデータになって６２番から１００番を経て１１番ま
での５０間のデータかトリガ点前（プリトリガ領域）の
データになる。メモリ９には、各データ列毎にトリガパ
ルスが出力されたデータの位置を示すようにポインタが
設けられ、トリガ点に続く最初のサンプリングパルスま
での時間測定データも格納される。なお、時間測定デー
タが一致した場合には第１図と同様にサンプリングパル
スの位相に擾乱を与える。このような手順を繰返してメ
モリ９に必要な数のデジタル波形データ列を格納する０
表示データ生成回路１１は、このようにしてメモリ９に
格納された時間測定結果およびデジタル波形データに従
って第８図に示すように波形表示データを生成する。な
お、第８図において、○印は１回目のサンプリングによ
るデジタル波形データ列を示し、Ｘ印は２回目のサンプ
リングによるデジタル波形データ列を示している。

このように構成することにより、トリガ点前の波形も表
示観測できる。

ところで、第６図の構成では、第９図に示すようにアナ
ログ入力信号の周波数がサンプリングパルスの周波数ｆ
、よりも高いと、トリガパルスの発生位置か特定の領域
に集中してランダムなデータの取り込みが行えず、波形
の再構成を行った場合に第１０図に示すように表示波形
の連続性が損われるという不都合が生じる。第９図にお
いて、（ａ）はトリガ出力指令信号を示し、（ｂ）はす
ンプリングパルス列を示し、（Ｃ）はアナログ入力信号
を示している。ここで、サンプリングパルスの周波数ｆ
　＋　　（＝１／’Ｉ゛ｓ　）はアナログ入力−信号の
ほぼ１／２になっている。この結果、トリガパルスが発
生ずる位置は、サンプリングパルスに続く１番目の繰返
し波形Ａに限られ、２番目の繰返し波形Ｂではトリガパ
ルスが出力されることはない、このようなサンプリング
データに基づいて波形の再構成を行うと、第１０図に示
すようにＡの部分は表示されるがＢの部分はサンプリン
グデータが欠落していることから表示できない。

このような不都合は、トリガ出力制御信号をランダムに
発生させることにより解決できる。第１１図はこのよう
な装置の一実施例を示すブロック図であり、第１２図は
第１１図のトリガ発生回路３およびトリガ制御回路１２
の具体例を示すブロック図である。第１２図において、
サンプリングパルス発生器４と位相擾乱発生器５の各出
力周波数ｆｔ　、ｆｚは第５図と同様の関係にある。１
５〜１８はフリップフロップである。フリップフロップ
１５のタロツク端子には位相擾乱信号発生器５の出力信
号か加えられ、データ端子および反転出力端子は共通に
接続されてフリップフロップ１６．１７のタロツク端子
に接続されている。このフリップフロップ１５からは、
周波数が（ｆ２／２　）　＜　ｆ　＋の出力信号か出力
される。フリップフロップ１６のデータ端子にはアドレ
ス発生器８からトリガパルスの出力制御信号が加えられ
、その非反転出力端子はフリップフロップ１７のデータ
端子に接続されている。これにより、トリガパルスの出
力制御信号の位相はサンプリングパルスに対して擾乱を
受けることになる。フリップフロップ１７の非反転出力
端子はフリップフロップ１８のデータ端子に接続され、
フリップフロッグ１８のクロック端子にはトリガパルス
が加えられていて、フリップフロップ１８の非反転出力
端子からはサンプリングパルスに対して時間的にランダ
ムな関係でトリガパルスが出力される。

このように構成することにより、アナログ入力信号とサ
ンプリングパルスの周波数の高低に拘らず常に安定な波
形表示動作が得られる。

なお、第１２図において、フリップフロップ１５で位相
擾乱信号発生器５の出力信号を分周する代りに、破線で
示すように周波数ｆ３　（＜ｆ＋でｆ、とは無相関）の
クロックを出力するクロック発生器１９を設け、その出
力信号を各フリップフロップ１６．１７のクロック端子
に加えるようにしてもよい。

（発明の効果） 以上説明したように、本発明によれば、比較的短時間で
データ処理が行えるランタムサンプリング方式の波形表
示装置か実現でき、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の要部の具体例を示す回路図、第３図および第４
図は第１図の動作説明図、第５図は第１図の要部の他の
具体例を示すブロック図、第６図は本発明の他の実施例
を示すフロラフレ１、第７図〜第１０図は第６図の動作
説明図、第１】図も本発明の他の実施例を示すブロック
図、第１２図は第１１図の要部の具体例を示すブロック
図、動作説明図、第１３図はおよび第１４図は従来の装
置の動作説明図である。 １・・・入力増幅器、２・・・デジタル化回路、３・・
・トリガ発生器、４・・・サンプリングパルス発生器、
５・・・位相擾乱信号発生器、６・・・スイッチ、７・
・・時間間隔測定器、８・・・アドレス発生器、９・・
・メモリ、１０・・・時間照合回路、１１・・・表示デ
ータ生成回路、１２・・・トリガ制御回路。 代理人　　弁理士　　小　沢　信　紡　、・１、に 真２　！￥ｌ ・３）５図 第　６１１ Ｈ１１３ 第１２図

Claims (1)

1. 【特許請求の範囲】 繰返しアナログ入力信号がトリガレベルを横切るトリガ
   点で選択的にトリガパルスを出力するトリガ発生回路と
   、 位相擾乱信号発生器と、 スイッチを介して位相擾乱信号発生器の出力信号が加え
   られ、所定の周波数のサンプリングパルス列を出力する
   サンプリングパルス発生器と、サンプリングパルスに従
   ってアナログ入力信号をデジタル波形データに変換する
   デジタル化回路と、 トリガ点とトリガ点に続く最初のサンプリングパルスま
   での時間間隔を測定する時間間隔測定器と、 デジタル化回路から出力されるデジタル波形データおよ
   び時間間隔測定器の測定結果を格納するメモリと、 時間間隔測定器の測定結果とメモリに格納されている時
   間間隔測定器の測定結果を逐次照合し、同一測定結果を
   検知することにより前記スイッチを選択的に駆動すると
   ともにメモリに格納されている該当時間測定結果に関連
   したデジタル波形データを選択的に更新するように制御
   する時間照合回路と、 メモリに格納された時間測定結果およびデジタル波形デ
   ータに従って波形表示データを生成する表示データ生成
   回路、 を設けたことを特徴とする波形表示装置。