JPH0582436A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0582436A JPH0582436A JP3243019A JP24301991A JPH0582436A JP H0582436 A JPH0582436 A JP H0582436A JP 3243019 A JP3243019 A JP 3243019A JP 24301991 A JP24301991 A JP 24301991A JP H0582436 A JPH0582436 A JP H0582436A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- semiconductor device
- mask pattern
- film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程のうち、マスクパター
ン形成時、半導体基板上の凹凸に影響を受けずに、微細
パターンを形成することができる半導体装置の製造方法
を得る。 【構成】 半導体装置の製造工程のうち、マスクパター
ン転写時において、半導体基板１とマスクパターンを転
写するためのレジスト膜４との間に耐ドライエッチング
性の悪いレジスト膜５を配置することにより均一に微細
パターンを形成することを特徴としている。
ン形成時、半導体基板上の凹凸に影響を受けずに、微細
パターンを形成することができる半導体装置の製造方法
を得る。 【構成】 半導体装置の製造工程のうち、マスクパター
ン転写時において、半導体基板１とマスクパターンを転
写するためのレジスト膜４との間に耐ドライエッチング
性の悪いレジスト膜５を配置することにより均一に微細
パターンを形成することを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に製造工程中のレジストパターンの転写方法
に関するものである。
に係り、特に製造工程中のレジストパターンの転写方法
に関するものである。
【０００２】
【従来の技術】図４は半導体装置の製造工程のうち、マ
スクパターン転写時における一般的なレジスト塗布状態
を示す断面図であり、図５は、図４の状態に対し、露光
・現像処理を施し、レジスト膜４をパターニングした時
のレジスト開孔部を含む断面図である。さらに、図６
は、図５の状態に対し、異方性ドライエッチングを施し
た時の断面図である。これらの図において、１は半導体
基板、２はこの半導体基板１上に形成されたゲート電
極、３は前記半導体基板１及びゲート電極２上に形成さ
れた酸化膜、４はこの酸化膜３の上に形成されたマスク
パターン転写用のレジスト膜、６は前記レジスト膜４に
開孔されたレジスト開口部、７は前記酸化膜３がエッチ
ングされた酸化膜エッチング部である。
スクパターン転写時における一般的なレジスト塗布状態
を示す断面図であり、図５は、図４の状態に対し、露光
・現像処理を施し、レジスト膜４をパターニングした時
のレジスト開孔部を含む断面図である。さらに、図６
は、図５の状態に対し、異方性ドライエッチングを施し
た時の断面図である。これらの図において、１は半導体
基板、２はこの半導体基板１上に形成されたゲート電
極、３は前記半導体基板１及びゲート電極２上に形成さ
れた酸化膜、４はこの酸化膜３の上に形成されたマスク
パターン転写用のレジスト膜、６は前記レジスト膜４に
開孔されたレジスト開口部、７は前記酸化膜３がエッチ
ングされた酸化膜エッチング部である。
【０００３】従来技術においては、図４に示すように、
半導体基板１の凹凸に拘らず、レジスト膜４表面は平坦
である。従って、半導体基板１の凹部では、レジスト膜
４は厚く、半導体基板１の凸部ではレジスト膜４は薄く
なっている。
半導体基板１の凹凸に拘らず、レジスト膜４表面は平坦
である。従って、半導体基板１の凹部では、レジスト膜
４は厚く、半導体基板１の凸部ではレジスト膜４は薄く
なっている。
【０００４】
【発明が解決しようとする課題】このため、レジスト膜
４に施されたレジスト開孔部６の形状は、半導体基板１
の凹部上と凸部上で異なってしまうため、レジスト開孔
部６が小さくなる部分に対してパターニング条件を設定
しなければならず、その時には、他のレジスト開孔部６
が大きくなってしまうため、パターンの微細化・均一化
が損なわれるという問題点があった。また、レジスト開
孔部６が大きくなる場所のマスクパターンを小さくし、
微細化・均一化をはかろうとしてもマスクの最小ヌキ寸
法には装置上の制約があるため、十分な微細化・均一化
は得られない。
４に施されたレジスト開孔部６の形状は、半導体基板１
の凹部上と凸部上で異なってしまうため、レジスト開孔
部６が小さくなる部分に対してパターニング条件を設定
しなければならず、その時には、他のレジスト開孔部６
が大きくなってしまうため、パターンの微細化・均一化
が損なわれるという問題点があった。また、レジスト開
孔部６が大きくなる場所のマスクパターンを小さくし、
微細化・均一化をはかろうとしてもマスクの最小ヌキ寸
法には装置上の制約があるため、十分な微細化・均一化
は得られない。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、半導体装置上の凹部，凸部に拘
らず、マスクパターンに忠実に微細加工を施すことがで
きる半導体装置の製造方法を提供することを目的とす
る。
ためになされたもので、半導体装置上の凹部，凸部に拘
らず、マスクパターンに忠実に微細加工を施すことがで
きる半導体装置の製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体装置の製造工程のうち、マスクパ
ターン転写時において、半導体基板とマスクパターンを
転写するためのレジスト膜との間に耐ドライエッチング
性の悪い膜を配置した後、この上にマスクパターン転写
用のレジスト膜を形成し、その後、マスクパターンを転
写するものである。
の製造方法は、半導体装置の製造工程のうち、マスクパ
ターン転写時において、半導体基板とマスクパターンを
転写するためのレジスト膜との間に耐ドライエッチング
性の悪い膜を配置した後、この上にマスクパターン転写
用のレジスト膜を形成し、その後、マスクパターンを転
写するものである。
【０００７】
【作用】本発明においては、半導体基板とマスクパター
ンを転写するためのレジスト膜との間に耐ドライエッチ
ング性の悪い膜を配置したことから、マスクパターンを
転写するためのレジスト膜の膜厚均一性を大幅に向上さ
せ、かつ平坦化させる。このため、マスクパターンを転
写するためのレジスト膜に対し、より微細、かつよりマ
スクパターンに忠実にパターン形成することができる。
ンを転写するためのレジスト膜との間に耐ドライエッチ
ング性の悪い膜を配置したことから、マスクパターンを
転写するためのレジスト膜の膜厚均一性を大幅に向上さ
せ、かつ平坦化させる。このため、マスクパターンを転
写するためのレジスト膜に対し、より微細、かつよりマ
スクパターンに忠実にパターン形成することができる。
【０００８】
【実施例】以下、本発明の一実施例を図面について説明
する。図１〜図３は本発明の半導体装置の製造方法の一
実施例を示す図であり、図１はパターン転写用のレジス
ト膜形成後の断面図、図２は、図１の状態に対し、露光
・現像処理を施し、レジスト膜４をパターニングしたと
きのレジスト開孔部を含む断面図、図３は、図２の状態
に対し、さらに異方性酸化膜ドライエッチングを施した
ときの断面図である。これらの図において、図４〜図６
と同一符号は同一部分を示し、５は前記酸化膜３の上に
形成された耐ドライエッチング性の悪いレジスト膜であ
る。
する。図１〜図３は本発明の半導体装置の製造方法の一
実施例を示す図であり、図１はパターン転写用のレジス
ト膜形成後の断面図、図２は、図１の状態に対し、露光
・現像処理を施し、レジスト膜４をパターニングしたと
きのレジスト開孔部を含む断面図、図３は、図２の状態
に対し、さらに異方性酸化膜ドライエッチングを施した
ときの断面図である。これらの図において、図４〜図６
と同一符号は同一部分を示し、５は前記酸化膜３の上に
形成された耐ドライエッチング性の悪いレジスト膜であ
る。
【０００９】図１の状態において、耐ドライエッチング
性の悪いレジスト膜５の上面は、酸化膜３の表面の凹凸
に影響されず、平坦に形成されている。この効果によ
り、パターン転写用のレジスト膜４は均一な厚みで、か
つ平面的に形成される。
性の悪いレジスト膜５の上面は、酸化膜３の表面の凹凸
に影響されず、平坦に形成されている。この効果によ
り、パターン転写用のレジスト膜４は均一な厚みで、か
つ平面的に形成される。
【００１０】パターン転写用のレジスト膜４が均一な厚
みで形成されていることより、酸化膜３の凹凸に影響さ
れず、マスクパターンに忠実にパターン転写用のレジス
ト膜４を加工することができる。さらに、パターン転写
用のレジスト膜４が平面的に形成されていることによ
り、パターン転写用のレジスト膜４を露光するときのフ
ォーカスは一定となり、従来技術に比べ、より微細なパ
ターンを形成することができる。
みで形成されていることより、酸化膜３の凹凸に影響さ
れず、マスクパターンに忠実にパターン転写用のレジス
ト膜４を加工することができる。さらに、パターン転写
用のレジスト膜４が平面的に形成されていることによ
り、パターン転写用のレジスト膜４を露光するときのフ
ォーカスは一定となり、従来技術に比べ、より微細なパ
ターンを形成することができる。
【００１１】図２の状態に対し、異方性ドライエッチン
グを施すとき、耐ドライエッチング性の悪いレジスト膜
５は、酸化膜３の被エッチング部の上に残存している
が、その耐ドライエッチング性の悪さにより異方性ドラ
イエッチングの初期にエッチングされるため、酸化膜３
の被エッチング部に悪影響を与えない。
グを施すとき、耐ドライエッチング性の悪いレジスト膜
５は、酸化膜３の被エッチング部の上に残存している
が、その耐ドライエッチング性の悪さにより異方性ドラ
イエッチングの初期にエッチングされるため、酸化膜３
の被エッチング部に悪影響を与えない。
【００１２】そこで、異方性ドライエッチングの条件を
酸化膜３の最もエッチングが長く必要な部位に合わせて
設定することにより、エッチング完了時点では酸化膜３
はパターン転写用のレジスト膜４のパターンに対し、忠
実にパターニングされ、耐ドライエッチング性の悪いレ
ジスト膜５の残存量には影響されない。
酸化膜３の最もエッチングが長く必要な部位に合わせて
設定することにより、エッチング完了時点では酸化膜３
はパターン転写用のレジスト膜４のパターンに対し、忠
実にパターニングされ、耐ドライエッチング性の悪いレ
ジスト膜５の残存量には影響されない。
【００１３】なお、上記実施例において、耐ドライエッ
チング性の悪いレジスト膜５とは、例えば一般的には電
子線リソグラフィに用いられているＰＭＭＡ（ポリメチ
ルメタクリレート）系のレジストを指しているが、パタ
ーン転写用のレジスト膜４をエッチング後レジスト除去
する際、同時に除去され、かつ耐ドライエッチング性が
悪く、かつパターン転写用のレジスト膜４をその上層に
形成する際の密着性・伸長性に問題がない物質であれば
よい。
チング性の悪いレジスト膜５とは、例えば一般的には電
子線リソグラフィに用いられているＰＭＭＡ（ポリメチ
ルメタクリレート）系のレジストを指しているが、パタ
ーン転写用のレジスト膜４をエッチング後レジスト除去
する際、同時に除去され、かつ耐ドライエッチング性が
悪く、かつパターン転写用のレジスト膜４をその上層に
形成する際の密着性・伸長性に問題がない物質であれば
よい。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
半導体基板とマスクパターン転写用のレジスト膜との間
に、耐ドライエッチング性の悪い膜を配置したので、半
導体基板の表面の凹凸に影響されず、より微細な加工が
可能となり、また、マスクパターンに忠実に加工するこ
とができる効果がある。
半導体基板とマスクパターン転写用のレジスト膜との間
に、耐ドライエッチング性の悪い膜を配置したので、半
導体基板の表面の凹凸に影響されず、より微細な加工が
可能となり、また、マスクパターンに忠実に加工するこ
とができる効果がある。
【図１】本発明の一実施例によるパターン転写用のレジ
スト膜形成後の半導体装置の断面図である。
スト膜形成後の半導体装置の断面図である。
【図２】本発明の一実施例によるパターン転写用のレジ
スト膜のパターニング後の半導体装置の断面図である。
スト膜のパターニング後の半導体装置の断面図である。
【図３】本発明の一実施例による異方性ドライエッチン
グ後の半導体装置の断面図である。
グ後の半導体装置の断面図である。
【図４】従来のパターン転写用のレジスト膜形成後の半
導体装置の断面図である。
導体装置の断面図である。
【図５】従来のパターン転写用のレジスト膜のパターニ
ング後の半導体装置の断面図である。
ング後の半導体装置の断面図である。
【図６】従来の異方性ドライエッチング後の半導体装置
の断面図である。
の断面図である。
１ 半導体基板 ２ ゲート電極 ３ 酸化膜 ４ パターン転写用のレジスト膜 ５ 耐ドライエッチング性の悪いレジスト膜 ６ レジスト開孔部 ７ 酸化膜エッチング部
Claims (1)
- 【請求項１】 半導体装置の製造工程のうち、マスクパ
ターン転写時において、半導体基板とマスクパターンを
転写するためのレジスト膜との間に、耐ドライエッチン
グ性の悪い膜を配置した後、マスクパターンを転写する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243019A JPH0582436A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243019A JPH0582436A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582436A true JPH0582436A (ja) | 1993-04-02 |
Family
ID=17097668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243019A Pending JPH0582436A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582436A (ja) |
-
1991
- 1991-09-24 JP JP3243019A patent/JPH0582436A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3218814B2 (ja) | 半導体装置の製造方法 | |
| JP2701765B2 (ja) | 半導体装置の製造方法 | |
| JP2000066366A (ja) | フォトマスク及びその製造方法 | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JP2002100558A (ja) | 厚膜レジスト塗布方法 | |
| JPH0582436A (ja) | 半導体装置の製造方法 | |
| EP0877417A1 (en) | Method for fabrication of electrodes and other electrically-conductive structures | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| JPH07325382A (ja) | 位相シフトマスクの製造方法 | |
| JPH04216553A (ja) | 半導体製造用マスク | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPH03265117A (ja) | 半導体装置の製造方法 | |
| JP3131016B2 (ja) | ネガ型レジストパターンの形成方法 | |
| JP2001210578A (ja) | ステンシルマスクの製造方法 | |
| JPH02214126A (ja) | 半導体装置の製造方法 | |
| KR960000184B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPH01187926A (ja) | マスク及びレチクルの製造方法 | |
| JPH0253062A (ja) | パターン形成方法 | |
| JPH0521325A (ja) | レジストパターンの形成方法 | |
| JPH03101218A (ja) | レジストパターン形成方法 | |
| JPH0236049B2 (ja) | ||
| JPH11307437A (ja) | 半導体製造の表面パターニング方法 |