JPH0582788A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0582788A JPH0582788A JP24157091A JP24157091A JPH0582788A JP H0582788 A JPH0582788 A JP H0582788A JP 24157091 A JP24157091 A JP 24157091A JP 24157091 A JP24157091 A JP 24157091A JP H0582788 A JPH0582788 A JP H0582788A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- semiconductor film
- film transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】半導体膜とゲート絶縁膜を連続して形成し、し
かも、半導体膜を複雑な構成を通すことなく島状パター
ンに加工する。 【構成】半導体膜のトランジスタ素子領域以外の領域
に、半導体膜を構成する元素と接合することによって絶
縁体となる元素イオンを注入し、この後熱処理すること
によって前記イオン注入領域を絶縁膜とする。
かも、半導体膜を複雑な構成を通すことなく島状パター
ンに加工する。 【構成】半導体膜のトランジスタ素子領域以外の領域
に、半導体膜を構成する元素と接合することによって絶
縁体となる元素イオンを注入し、この後熱処理すること
によって前記イオン注入領域を絶縁膜とする。
Description
【０００１】
【産業上の利用分野】本発明は、ディスプレイ、イメー
ジセンサ等に用いられる薄膜トランジスタの製造方法に
関し、特に低温プロセスで作成する薄膜トランジスタの
製造方法に関するものである。
ジセンサ等に用いられる薄膜トランジスタの製造方法に
関し、特に低温プロセスで作成する薄膜トランジスタの
製造方法に関するものである。
【０００２】
【従来の技術】薄膜トランジスタは一般に電荷効果トラ
ンジスタであるために、その特性はゲート絶縁膜と半導
体膜の界面状態に大きく影響される。従来の高温プロセ
スでは、半導体膜の一部を酸化してゲート絶縁膜を形成
する方法、いわゆる熱酸化法を適用することにより界面
状態を良好に保っている。これに対し、低温プロセスで
の薄膜トランジスタの製造方法においては、ゲート絶縁
膜も低温で形成する必要があるため、上記の熱酸化法は
使えない。したがって、半導体膜を所定の形状に加工し
た後、フッ酸等を用いて表面処理を行い、その後、スパ
ッタ、ＣＶＤ法等を用いてゲート絶縁膜を形成する方法
がとられているが、界面準位密度の低減には至っていな
い。そこで、半導体膜を成膜した後、大気に晒すことな
くゲート絶縁膜を連続して成膜する方法が提案されてい
る。この方法によって、界面状態を良好な状態にするこ
とができる。
ンジスタであるために、その特性はゲート絶縁膜と半導
体膜の界面状態に大きく影響される。従来の高温プロセ
スでは、半導体膜の一部を酸化してゲート絶縁膜を形成
する方法、いわゆる熱酸化法を適用することにより界面
状態を良好に保っている。これに対し、低温プロセスで
の薄膜トランジスタの製造方法においては、ゲート絶縁
膜も低温で形成する必要があるため、上記の熱酸化法は
使えない。したがって、半導体膜を所定の形状に加工し
た後、フッ酸等を用いて表面処理を行い、その後、スパ
ッタ、ＣＶＤ法等を用いてゲート絶縁膜を形成する方法
がとられているが、界面準位密度の低減には至っていな
い。そこで、半導体膜を成膜した後、大気に晒すことな
くゲート絶縁膜を連続して成膜する方法が提案されてい
る。この方法によって、界面状態を良好な状態にするこ
とができる。
【０００３】
【発明が解決しようとする課題】上記の半導体膜とゲー
ト絶縁膜とを連続して成膜する製造方法では、２層の成
膜処理が終わった後、半導体膜およびゲート絶縁膜を同
時にエッチング加工して島状パターンに加工するが、こ
れにより、島状パターンの側端面には半導体膜が露出し
てしまう。この状態のままゲート電極を成膜すると、半
導体膜とゲート電極とが接触して漏れ電流を生じさせて
しまう。そこで、ゲート電極を成膜する前に、半導体膜
端面を絶縁体で覆っていた。しかし、この絶縁部を形成
するためには成膜、部分エッチング等の多くの工程を必
要とする問題があるとともに、側端部のみを残すような
エッチングは複雑で、歩留りの低下の一因となってい
た。
ト絶縁膜とを連続して成膜する製造方法では、２層の成
膜処理が終わった後、半導体膜およびゲート絶縁膜を同
時にエッチング加工して島状パターンに加工するが、こ
れにより、島状パターンの側端面には半導体膜が露出し
てしまう。この状態のままゲート電極を成膜すると、半
導体膜とゲート電極とが接触して漏れ電流を生じさせて
しまう。そこで、ゲート電極を成膜する前に、半導体膜
端面を絶縁体で覆っていた。しかし、この絶縁部を形成
するためには成膜、部分エッチング等の多くの工程を必
要とする問題があるとともに、側端部のみを残すような
エッチングは複雑で、歩留りの低下の一因となってい
た。
【０００４】この発明は上記の問題点に鑑みてなされた
ものであり、半導体膜とゲート絶縁膜を連続して形成
し、しかも、半導体膜を複雑な構成を通すことなく島状
パターンにすることのできる薄膜トランジスタの製造方
法を提供するものである。
ものであり、半導体膜とゲート絶縁膜を連続して形成
し、しかも、半導体膜を複雑な構成を通すことなく島状
パターンにすることのできる薄膜トランジスタの製造方
法を提供するものである。
【０００５】
【課題を解決するための手段】この発明は、半導体膜の
トランジスタ素子領域以外の領域に、半導体膜を構成す
る元素と接合することによって絶縁体となる元素イオン
を注入し、この後熱処理することによって前記イオン注
入領域を絶縁膜とすることを特徴とする。
トランジスタ素子領域以外の領域に、半導体膜を構成す
る元素と接合することによって絶縁体となる元素イオン
を注入し、この後熱処理することによって前記イオン注
入領域を絶縁膜とすることを特徴とする。
【０００６】
【作用】この発明においては、半導体膜のパターン以外
の領域、すなわち、半導体素子領域以外の領域は、元素
イオンの注入および熱処理によって絶縁膜となる。従来
の工程であれば、半導体膜を島状パターンに加工した
後、絶縁膜の形成，エッチングにより半導体膜のパター
ン側端部に絶縁膜を形成していたものが、この方法によ
れば、イオン注入，熱処理だけで絶縁膜が形成される。
の領域、すなわち、半導体素子領域以外の領域は、元素
イオンの注入および熱処理によって絶縁膜となる。従来
の工程であれば、半導体膜を島状パターンに加工した
後、絶縁膜の形成，エッチングにより半導体膜のパター
ン側端部に絶縁膜を形成していたものが、この方法によ
れば、イオン注入，熱処理だけで絶縁膜が形成される。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【０００８】図１に本発明の一実施例である製造方法に
よって作成された薄膜トランジスタの平面図を示してい
る。また図２〜図６はその製造工程の断面状態を示した
図であり（Ａ）は図１におけるＡ Ａ′断面を、（Ｂ）
は図１におけるＢＢ′断面を示している。なおこの実施
例では半導体膜のパターン以外の領域に、半導体膜元素
と接合して絶縁体となる元素イオンを注入した後、これ
を活性化して絶縁体化させる際の熱処理方法としてレー
ザビームを用いている。以下、この薄膜トランジスタの
製造工程を順に説明する。
よって作成された薄膜トランジスタの平面図を示してい
る。また図２〜図６はその製造工程の断面状態を示した
図であり（Ａ）は図１におけるＡ Ａ′断面を、（Ｂ）
は図１におけるＢＢ′断面を示している。なおこの実施
例では半導体膜のパターン以外の領域に、半導体膜元素
と接合して絶縁体となる元素イオンを注入した後、これ
を活性化して絶縁体化させる際の熱処理方法としてレー
ザビームを用いている。以下、この薄膜トランジスタの
製造工程を順に説明する。
【０００９】まず図２に示したように洗浄したガラス基
板１上に常圧ＣＶＤによりSiO2膜２を１μｍ成膜する。
このSiO2膜２は後述するレーザビームを吸収し、昇温し
た際にSi膜３とガラス基板１との緩衝領域としての役割
を果たす。
板１上に常圧ＣＶＤによりSiO2膜２を１μｍ成膜する。
このSiO2膜２は後述するレーザビームを吸収し、昇温し
た際にSi膜３とガラス基板１との緩衝領域としての役割
を果たす。
【００１０】次に、プラズマＣＶＤ装置にて非晶質Si膜
を成膜し、さらに、非晶質Si膜を多結晶化させるために
真空中、または、不活性ガス雰囲気中にて熱処理を行
い、多結晶Si膜（半導体膜）３とする。続いて、スパッ
タ装置にて、ゲート絶縁膜となるSiO2膜４を約１０００
Å成膜する。以上の非晶質Si膜の成膜からゲート絶縁膜
の成膜までの工程中、プラズマＣＶＤ装置からアニール
装置、アニール装置からスパッタ装置へのガラス基板の
移動等は全て、真空中、または不活性ガス雰囲気中で保
持されたロードロック室を介して行っており、多結晶Si
膜５が大気に晒されることはない（図３）。
を成膜し、さらに、非晶質Si膜を多結晶化させるために
真空中、または、不活性ガス雰囲気中にて熱処理を行
い、多結晶Si膜（半導体膜）３とする。続いて、スパッ
タ装置にて、ゲート絶縁膜となるSiO2膜４を約１０００
Å成膜する。以上の非晶質Si膜の成膜からゲート絶縁膜
の成膜までの工程中、プラズマＣＶＤ装置からアニール
装置、アニール装置からスパッタ装置へのガラス基板の
移動等は全て、真空中、または不活性ガス雰囲気中で保
持されたロードロック室を介して行っており、多結晶Si
膜５が大気に晒されることはない（図３）。
【００１１】多結晶Si膜３を薄膜トランジスタの形状と
するためのレジストパターンを形成し、全面にＯ+ を注
入する。Ｏ+ は多結晶Si膜３のパターン以外の領域を絶
縁体とするための元素イオンである。Ｏ+ の注入後、Ｏ
+ 注入領域をレーザビームにより熱処理することによっ
てＯ+ 注入領域において多結晶Si膜３を酸化させ、SiO2
膜４とする。これによって多結晶Si層３は薄膜トランジ
スタの形状にパターンニングされる（図４）。
するためのレジストパターンを形成し、全面にＯ+ を注
入する。Ｏ+ は多結晶Si膜３のパターン以外の領域を絶
縁体とするための元素イオンである。Ｏ+ の注入後、Ｏ
+ 注入領域をレーザビームにより熱処理することによっ
てＯ+ 注入領域において多結晶Si膜３を酸化させ、SiO2
膜４とする。これによって多結晶Si層３は薄膜トランジ
スタの形状にパターンニングされる（図４）。
【００１２】減圧ＣＶＤ装置にてゲート電極となる多結
晶Si膜６を約２０００Å成膜し、この上に、ゲート電極
を所定の形状に加工するためのレジストパターンを形成
し、反応性イオンエッチャーにてエッチングを行う（図
５）。
晶Si膜６を約２０００Å成膜し、この上に、ゲート電極
を所定の形状に加工するためのレジストパターンを形成
し、反応性イオンエッチャーにてエッチングを行う（図
５）。
【００１３】その後全面にＰ+ を注入し、活性化アニー
ルを行うことによってゲート電極の低抵抗化、および、
ソース，ドレイン領域の活性化および低抵抗化を行う。
そして、基板全面に常圧ＣＶＤ装置にてSiO2、またはＰ
をドープしたＰＳＧを成膜し、一部にコンタクトホール
を形成して層間絶縁膜８とする。この時、ソース，ドレ
イン部と、後に形成するAl電極が接続されるように同時
にゲート絶縁膜にもホールを開ける。続いてスパッタ装
置によりAl９を約１μｍ成膜し、所定の形状に加工して
薄膜トランジスタの製造を完了する（図６）。なお図１
において、９ａはゲート電極、９ｂはソース電極、９ｃ
はドレイン電極である。
ルを行うことによってゲート電極の低抵抗化、および、
ソース，ドレイン領域の活性化および低抵抗化を行う。
そして、基板全面に常圧ＣＶＤ装置にてSiO2、またはＰ
をドープしたＰＳＧを成膜し、一部にコンタクトホール
を形成して層間絶縁膜８とする。この時、ソース，ドレ
イン部と、後に形成するAl電極が接続されるように同時
にゲート絶縁膜にもホールを開ける。続いてスパッタ装
置によりAl９を約１μｍ成膜し、所定の形状に加工して
薄膜トランジスタの製造を完了する（図６）。なお図１
において、９ａはゲート電極、９ｂはソース電極、９ｃ
はドレイン電極である。
【００１４】本実施例においては、半導体膜（多結晶Si
膜３）に注入する元素イオンとしてＯ+ を用いたが、半
導体膜を絶縁膜とするイオンであれば他のものを用いて
もよく、例えば、Ｎ+ を用いることも可能である。ま
た、本実施例は低温プロセスにおける薄膜トランジスタ
製造の実施例であるが、本製造工程を高温プロセスに応
用することも可能である。さらに、本実施例では、半導
体膜の一部を絶縁膜とするための元素イオンを注入した
後の熱処理方法としてレーザビームを用いたが、炉アニ
ール等の方法を用いてもよい。その場合、半導体膜３、
絶縁膜４およびゲート絶縁膜５の３層を連続堆積した
後、半導体膜３に半導体膜を絶縁体とするための元素イ
オンを注入することも可能となる。
膜３）に注入する元素イオンとしてＯ+ を用いたが、半
導体膜を絶縁膜とするイオンであれば他のものを用いて
もよく、例えば、Ｎ+ を用いることも可能である。ま
た、本実施例は低温プロセスにおける薄膜トランジスタ
製造の実施例であるが、本製造工程を高温プロセスに応
用することも可能である。さらに、本実施例では、半導
体膜の一部を絶縁膜とするための元素イオンを注入した
後の熱処理方法としてレーザビームを用いたが、炉アニ
ール等の方法を用いてもよい。その場合、半導体膜３、
絶縁膜４およびゲート絶縁膜５の３層を連続堆積した
後、半導体膜３に半導体膜を絶縁体とするための元素イ
オンを注入することも可能となる。
【００１５】
【発明の効果】本発明によれば、半導体膜から薄膜トラ
ンジスタの島状パターンを形成する際、エッチングによ
っての加工でなく、パターン外の領域を絶縁体とするこ
とによっての加工であるため、パターンの端部に半導体
膜が露出してしまうことがない。このため、パターンの
端部に露出する半導体膜を保護するための、絶縁膜の成
膜，エッチング等の工程が不要となり工程数が少なくな
るとともに、側端面のみを残すような複雑なエッチング
工程がなくなり歩留りの低下を防止することができる。
ンジスタの島状パターンを形成する際、エッチングによ
っての加工でなく、パターン外の領域を絶縁体とするこ
とによっての加工であるため、パターンの端部に半導体
膜が露出してしまうことがない。このため、パターンの
端部に露出する半導体膜を保護するための、絶縁膜の成
膜，エッチング等の工程が不要となり工程数が少なくな
るとともに、側端面のみを残すような複雑なエッチング
工程がなくなり歩留りの低下を防止することができる。
【図１】本発明によって形成される薄膜トランジスタの
例を示した平面図
例を示した平面図
【図２】本発明の一実施例である薄膜トランジスタの製
造工程を示した断面図
造工程を示した断面図
【図３】本発明の一実施例である薄膜トランジスタの製
造工程を示した断面図
造工程を示した断面図
【図４】本発明の一実施例である薄膜トランジスタの製
造工程を示した断面図
造工程を示した断面図
【図５】本発明の一実施例である薄膜トランジスタの製
造工程を示した断面図
造工程を示した断面図
【図６】本発明の一実施例である薄膜トランジスタの製
造工程を示した断面図
造工程を示した断面図
１ ガラス基板 ２ 絶縁膜（SiO2） ３ 半導体膜（多結晶Si） ４ ゲート絶縁膜（SiO2） ５ 絶縁膜（SiO2） ６ ゲート電極（多結晶Si） ７ ソース，ドレイン領域 ８ 層間絶縁層 ９ Al電極 ９ａ ゲート電極 ９ｂ ソース電極 ９ｃ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 8728−4Ｍ
Claims (2)
- 【請求項１】半導体膜のトランジスタ素子領域以外の領
域に、半導体膜を構成する元素と接合することによって
絶縁体となる元素イオンを注入し、この後熱処理するこ
とによって前記イオン注入領域を絶縁膜とすることを特
徴とする薄膜トランジスタの製造方法。 - 【請求項２】前記元素イオン注入後の熱処理の際に、支
持基板も含めた該薄膜トランジスタの構成部材のすべて
が高温熱処理に耐える場合には電気炉による熱溶方式を
適用し、該薄膜トランジスタの少なくとも一部が高温熱
処理に耐えない場合にはレーザビームまたは光照射等に
よる局所加熱方式を適用することを特徴とする薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24157091A JPH0582788A (ja) | 1991-09-20 | 1991-09-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24157091A JPH0582788A (ja) | 1991-09-20 | 1991-09-20 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582788A true JPH0582788A (ja) | 1993-04-02 |
Family
ID=17076295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24157091A Pending JPH0582788A (ja) | 1991-09-20 | 1991-09-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582788A (ja) |
-
1991
- 1991-09-20 JP JP24157091A patent/JPH0582788A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451071B2 (ja) | ||
| JPH07273224A (ja) | 半導体装置の製造方法 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPH0582788A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6289357A (ja) | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JP3067340B2 (ja) | 半導体装置 | |
| JP3102088B2 (ja) | 半導体装置の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPH0117252B2 (ja) | ||
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPH0349235A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPH022633A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JP2668380B2 (ja) | 半導体装置の製造方法 | |
| JPH0527273B2 (ja) | ||
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH10223559A (ja) | 半導体装置の製造方法 | |
| JPH08264651A (ja) | 半導体装置の製造方法 |