JPH0583096A - タイミング信号発生用集積回路 - Google Patents
タイミング信号発生用集積回路Info
- Publication number
- JPH0583096A JPH0583096A JP26716891A JP26716891A JPH0583096A JP H0583096 A JPH0583096 A JP H0583096A JP 26716891 A JP26716891 A JP 26716891A JP 26716891 A JP26716891 A JP 26716891A JP H0583096 A JPH0583096 A JP H0583096A
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- delay
- connection
- gates
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 タイミング信号の位相調整を高精度にかつ容
易に行え、また高集積化可能なプログラム自在なタイミ
ング信号発生用集積回路を提供すること。 【構成】 遅延ゲート群Ｇ1 〜Ｇ6 の接続態様により、
異なる遅延出力Ａ１〜Ａ３を得る。また、並列接続ゲー
ト群Ｇ10〜Ｇ16の各並列接続入力数を異なるようにして
複数の並列接続入力Ｂ１〜Ｂ３を得る。これ等出力線Ａ
１〜Ａ３と入力線Ｂ１〜Ｂ３の各交差点において、電気
的に切断可能な接続素子Ｆ11〜Ｆ34を設け、書込み回路
１，２により所望の接続素子のみを残して他を切断制御
する。これにより、１つの遅延出力と少くとも１つの並
列接続入力とが接続され、入力タイミング信号がこれ等
各ゲートの遅延機能により遅延され出力される。
易に行え、また高集積化可能なプログラム自在なタイミ
ング信号発生用集積回路を提供すること。 【構成】 遅延ゲート群Ｇ1 〜Ｇ6 の接続態様により、
異なる遅延出力Ａ１〜Ａ３を得る。また、並列接続ゲー
ト群Ｇ10〜Ｇ16の各並列接続入力数を異なるようにして
複数の並列接続入力Ｂ１〜Ｂ３を得る。これ等出力線Ａ
１〜Ａ３と入力線Ｂ１〜Ｂ３の各交差点において、電気
的に切断可能な接続素子Ｆ11〜Ｆ34を設け、書込み回路
１，２により所望の接続素子のみを残して他を切断制御
する。これにより、１つの遅延出力と少くとも１つの並
列接続入力とが接続され、入力タイミング信号がこれ等
各ゲートの遅延機能により遅延され出力される。
Description
【０００１】
【技術分野】本発明はタイミング信号発生用集積回路に
関し、特に多相のタイミング信号を必要とする情報処理
装置を用いて好適なプムグラム可能なタイミング信号発
生用の集積回路に関するものである。
関し、特に多相のタイミング信号を必要とする情報処理
装置を用いて好適なプムグラム可能なタイミング信号発
生用の集積回路に関するものである。
【０００２】
【従来技術】一般に、情報処理装置においては、複数の
位相の異なるタイミング信号が必要となる。そのため
に、従来のタイミング信号発生回路は複数の縦続接続ゲ
ート群を設け、これ等縦続接続のゲート段数を、印刷配
線等の導線を用いて種々変化させることにより、多種の
遅延時間を有するタイミング信号を得るようになってい
る。
位相の異なるタイミング信号が必要となる。そのため
に、従来のタイミング信号発生回路は複数の縦続接続ゲ
ート群を設け、これ等縦続接続のゲート段数を、印刷配
線等の導線を用いて種々変化させることにより、多種の
遅延時間を有するタイミング信号を得るようになってい
る。
【０００３】縦続接続されるゲートの段数を変更するの
に、印刷配線を変化させる方法を用いるため、タイミン
グ信号のタイミング設定変更は容易ではなく、また汎用
性に欠け、更には外部端子数が多くなって高集積化が困
難であるという欠点がある。
に、印刷配線を変化させる方法を用いるため、タイミン
グ信号のタイミング設定変更は容易ではなく、また汎用
性に欠け、更には外部端子数が多くなって高集積化が困
難であるという欠点がある。
【０００４】
【発明の目的】本発明の目的は、タイミング信号の遅延
時間調整を高精度にかつ容易に行え、高集積化に適した
プログラム可能なタイミング信号発生用集積回路を提供
することである。
時間調整を高精度にかつ容易に行え、高集積化に適した
プログラム可能なタイミング信号発生用集積回路を提供
することである。
【０００５】
【発明の構成】本発明によるタイミング信号発生用集積
回路は、外部からの入力タイミング信号を受ける入力端
子と、複数のゲートからなりこれ等ゲートの接続態様に
より前記タイミング信号に対して夫々異なる遅延時間を
有する複数の遅延出力を生成する遅延ゲート群と、複数
のゲートからなり複数の並列接続入力点においてこれ等
ゲートの入力の並列接続の個数が夫々異なるように接続
された並列接続ゲート群と、前記複数の遅延出力の１つ
と前記複数の並列接続入力点の少くとも１つとをプログ
ラムに従って選択的に接続する接続手段と、前記接続手
段による選択的接続によって得られた遅延タイミング信
号を外部へ導出するための出力端子とを含むことを特徴
とする。
回路は、外部からの入力タイミング信号を受ける入力端
子と、複数のゲートからなりこれ等ゲートの接続態様に
より前記タイミング信号に対して夫々異なる遅延時間を
有する複数の遅延出力を生成する遅延ゲート群と、複数
のゲートからなり複数の並列接続入力点においてこれ等
ゲートの入力の並列接続の個数が夫々異なるように接続
された並列接続ゲート群と、前記複数の遅延出力の１つ
と前記複数の並列接続入力点の少くとも１つとをプログ
ラムに従って選択的に接続する接続手段と、前記接続手
段による選択的接続によって得られた遅延タイミング信
号を外部へ導出するための出力端子とを含むことを特徴
とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【０００７】図１は本発明の一実施例の回路図である。
Ｇ1 〜Ｇ6 は遅延ゲート群であり、入力端子ＩＮから入
力されるタイミング信号に対して夫々異なる遅延時間を
有するようにこれらゲートＧ1 〜Ｇ6 の接続態様が決定
される。
Ｇ1 〜Ｇ6 は遅延ゲート群であり、入力端子ＩＮから入
力されるタイミング信号に対して夫々異なる遅延時間を
有するようにこれらゲートＧ1 〜Ｇ6 の接続態様が決定
される。
【０００８】本例では、ゲートの縦続接続の個数（段
数）を異なるように接続しており、ゲートＧ1 の１段構
成と、ゲートＧ2 ，Ｇ3 の２段構成と、ゲートＧ4 〜Ｇ
6 の３段構成とを有している。
数）を異なるように接続しており、ゲートＧ1 の１段構
成と、ゲートＧ2 ，Ｇ3 の２段構成と、ゲートＧ4 〜Ｇ
6 の３段構成とを有している。
【０００９】これ等縦続接続ゲート群の最終段出力Ａ１
〜Ａ３に夫々異なる遅延時間を有する３種のタイミング
信号が生成されることになる。
〜Ａ３に夫々異なる遅延時間を有する３種のタイミング
信号が生成されることになる。
【００１０】一方、別のゲート群が設けられており、こ
のゲート群はゲートＧ10〜Ｇ16を有し、これ等ゲートの
各入力は並列接続入力点Ｂ１〜Ｂ３において夫々並列接
続されており、並列接続ゲート群を構成している。
のゲート群はゲートＧ10〜Ｇ16を有し、これ等ゲートの
各入力は並列接続入力点Ｂ１〜Ｂ３において夫々並列接
続されており、並列接続ゲート群を構成している。
【００１１】各並列接続入力点Ｂ１〜Ｂ３において入力
が並列接続されるゲートの個数は夫々個異なるように設
定されている。本例では、点Ｂ１にゲートＧ10の入力
が、点Ｂ２にゲートＧ11，Ｇ12の２個の入力が、点Ｂ３
にゲートＧ13〜Ｇ16の４個の入力が夫々並列に接続され
ている。
が並列接続されるゲートの個数は夫々個異なるように設
定されている。本例では、点Ｂ１にゲートＧ10の入力
が、点Ｂ２にゲートＧ11，Ｇ12の２個の入力が、点Ｂ３
にゲートＧ13〜Ｇ16の４個の入力が夫々並列に接続され
ている。
【００１２】遅延出力Ａ１〜Ａ３の各延長線と並列接続
入力Ｂ１〜Ｂ３の各延長線とは互いに交差するように配
線されており、各交差点には対応交差線を互いに接続す
る電気的切断可能な接続素子Ｆ11〜Ｆ34が予め設けられ
ている。この接続素子としては、例えば溶断可能なヒュ
ーズを用いる。
入力Ｂ１〜Ｂ３の各延長線とは互いに交差するように配
線されており、各交差点には対応交差線を互いに接続す
る電気的切断可能な接続素子Ｆ11〜Ｆ34が予め設けられ
ている。この接続素子としては、例えば溶断可能なヒュ
ーズを用いる。
【００１３】そして、各線の端部には、これ等ヒューズ
を選択的に溶断するための書込み回路１，２が設けられ
ており、書込み回路１，２により選択的に所定電圧を交
差線間に印加することで、対応交差部分のヒューズが溶
断自在となっている。
を選択的に溶断するための書込み回路１，２が設けられ
ており、書込み回路１，２により選択的に所定電圧を交
差線間に印加することで、対応交差部分のヒューズが溶
断自在となっている。
【００１４】従って、必要なヒューズのみを残して他を
溶断すれば、遅延出力Ａ１〜Ａ３の１つと並列接続入力
の少くとも１つとが選択的に接続可能となり、この接続
出力が出力ゲートＧ20を介して出力端子OUT へ導出され
ることになる。
溶断すれば、遅延出力Ａ１〜Ａ３の１つと並列接続入力
の少くとも１つとが選択的に接続可能となり、この接続
出力が出力ゲートＧ20を介して出力端子OUT へ導出され
ることになる。
【００１５】ここで、例えば、ヒューズＦ31を切断する
場合について述べる。ヒューズＦ31に接続されている遅
延出力線（Ａ３）は書込み回路２により低電位になり、
書込み回路２の他の線は高電位インピーダンスとなる。
また、ヒューズＦ31に接続されている並列接続入力線
（Ｂ１）は書込み回路１により高電位となり、書込み回
路１の他の線は高出力インピーダンスになる。
場合について述べる。ヒューズＦ31に接続されている遅
延出力線（Ａ３）は書込み回路２により低電位になり、
書込み回路２の他の線は高電位インピーダンスとなる。
また、ヒューズＦ31に接続されている並列接続入力線
（Ｂ１）は書込み回路１により高電位となり、書込み回
路１の他の線は高出力インピーダンスになる。
【００１６】よって、書込み回路１からヒューズＦ31を
介して書込み回路２へ電流が流れ、ヒューズＦ31の溶断
が可能となる。このとき、遅延ゲートＧ1 ，Ｇ3 ，Ｇ6
の各出力は高インピーダンスとなっているものとする。
介して書込み回路２へ電流が流れ、ヒューズＦ31の溶断
が可能となる。このとき、遅延ゲートＧ1 ，Ｇ3 ，Ｇ6
の各出力は高インピーダンスとなっているものとする。
【００１７】次に、実際に所望の遅延時間を有するタイ
ミング信号を出力OUT に得る場合について説明する。書
込み回路１，２によって前述の方法でヒューズＦ24，Ｆ
21，Ｆ23以外は切断されたもとする。この時出力ゲート
Ｇ20の入力にはゲートＧ3 の出力およびゲートＧ10，Ｇ
13〜Ｇ16の入力が接続される。つまり入力端子ＩＮに印
加されたタイミング信号はゲート２段の遅延とゲートＧ
10，Ｇ13〜Ｇ16の５ケの負荷効果による遅延だけ遅れて
出力ゲートＧ20に入力される。
ミング信号を出力OUT に得る場合について説明する。書
込み回路１，２によって前述の方法でヒューズＦ24，Ｆ
21，Ｆ23以外は切断されたもとする。この時出力ゲート
Ｇ20の入力にはゲートＧ3 の出力およびゲートＧ10，Ｇ
13〜Ｇ16の入力が接続される。つまり入力端子ＩＮに印
加されたタイミング信号はゲート２段の遅延とゲートＧ
10，Ｇ13〜Ｇ16の５ケの負荷効果による遅延だけ遅れて
出力ゲートＧ20に入力される。
【００１８】この様に、ヒューズを選択的に切断するこ
とにより任意の位相を有するタイミング信号を得ること
ができる。本実施例では、ゲート３段の遅延時間及び接
続するゲート数０〜７ケまでの負荷効果による遅延時間
だけタイミング信号を可変することができるが、更に遅
延出力線及び並列接続入力線を増やすことにより、大き
な遅延時間つまり可変範囲を大きくすることができる。
また負荷効果による遅延をゲート１段の遅延時間と等し
くすることによりタイミング信号を連続に可変すること
もできる。
とにより任意の位相を有するタイミング信号を得ること
ができる。本実施例では、ゲート３段の遅延時間及び接
続するゲート数０〜７ケまでの負荷効果による遅延時間
だけタイミング信号を可変することができるが、更に遅
延出力線及び並列接続入力線を増やすことにより、大き
な遅延時間つまり可変範囲を大きくすることができる。
また負荷効果による遅延をゲート１段の遅延時間と等し
くすることによりタイミング信号を連続に可変すること
もできる。
【００１９】図２は本発明の他の実施例の回路図であ
り、図１と同等部分は同一符号により示している。本例
の遅延ゲート群Ｇ1 〜Ｇ3 は３段の縦続接続回路を構成
しており、各縦続接続点が遅延出力Ａ１〜Ａ３となって
いる。他の構成は図１のそれと同じである。
り、図１と同等部分は同一符号により示している。本例
の遅延ゲート群Ｇ1 〜Ｇ3 は３段の縦続接続回路を構成
しており、各縦続接続点が遅延出力Ａ１〜Ａ３となって
いる。他の構成は図１のそれと同じである。
【００２０】尚、ヒューズの代りに、電気的に切断可能
な素子を用いることができることは明らかである。
な素子を用いることができることは明らかである。
【００２１】
【発明の効果】以上説明した様に本発明によれば、多種
のタイミング信号を自由にかつ精度よくプロクグラムで
きるので、回路に汎用性をもたせることができ、また少
ない外部端子数によりプログラム可能であるため、高集
積化に適したプログラム可能なタイミング発生用集積回
路を提供できるという効果がある。
のタイミング信号を自由にかつ精度よくプロクグラムで
きるので、回路に汎用性をもたせることができ、また少
ない外部端子数によりプログラム可能であるため、高集
積化に適したプログラム可能なタイミング発生用集積回
路を提供できるという効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
１，２ 書込み回路 Ｇ1 〜Ｇ6 遅延ゲート群 Ｇ10〜Ｇ16 並列接続ゲート群 Ｆ11〜Ｆ34 ヒューズ
Claims (4)
- 【請求項１】 外部からの入力タイミング信号を受ける
入力端子と、複数のゲートからなりこれ等ゲートの接続
態様により前記タイミング信号に対して夫々異なる遅延
時間を有する複数の遅延出力を生成する遅延ゲート群
と、複数のゲートからなり複数の並列接続入力点におい
てこれ等ゲートの入力の並列接続の個数が夫々異なるよ
うに接続された並列接続ゲート群と、前記複数の遅延出
力の１つと前記複数の並列接続入力点の少くとも１つと
をプログラムに従って選択的に接続する接続手段と、前
記接続手段による選択的接続によって得られた遅延タイ
ミング信号を外部へ導出するための出力端子とを含むこ
とを特徴とするタイミング信号発生用集積回路。 - 【請求項２】 前記遅延ゲート群は、互いに異なる数の
ゲートを夫々縦続接続した構成であり、これ等縦続接続
回路の各入力が前記入力端子に共通接続され、これ等縦
続接続回路の各出力が前記複数の遅延出力となっている
ことを特徴とする請求項１記載のタイミング信号発生用
集積回路。 - 【請求項３】 前記遅延ゲート群は、前記ゲートを全て
縦続接続した構成であり、その縦続接続点が前記複数の
遅延出力となっていることを特徴とする請求項１記載の
タイミング信号発生用集積回路。 - 【請求項４】 前記接続手段は、前記複数の遅延出力の
各線と前記並列接続入力の各線との交差点に夫々設けら
れて対応交差点を互いに接続した切断可能な接続素子
と、前記接続素子を前記プログラムに従って選択的に切
断制御する手段とを含むことを特徴とする請求項１，２
または３記載のタイミング信号発生用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26716891A JPH0583096A (ja) | 1991-09-18 | 1991-09-18 | タイミング信号発生用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26716891A JPH0583096A (ja) | 1991-09-18 | 1991-09-18 | タイミング信号発生用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583096A true JPH0583096A (ja) | 1993-04-02 |
Family
ID=17441050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26716891A Pending JPH0583096A (ja) | 1991-09-18 | 1991-09-18 | タイミング信号発生用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583096A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6280843B1 (en) | 1998-06-03 | 2001-08-28 | Teijin Limited | Wholly aromatic polyamide fibers, a sheet comprising same and method of producing the sheet |
-
1991
- 1991-09-18 JP JP26716891A patent/JPH0583096A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6280843B1 (en) | 1998-06-03 | 2001-08-28 | Teijin Limited | Wholly aromatic polyamide fibers, a sheet comprising same and method of producing the sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684830A (en) | Output circuit for a programmable logic array | |
| JPH06196958A (ja) | プログラマブル可変長遅延回路 | |
| JPH07170162A (ja) | 可変インピーダンス遅延装置 | |
| JPH05136664A (ja) | 可変遅延回路 | |
| JPS59219002A (ja) | 電子制御可変遅延線の調整方法 | |
| JP2888512B2 (ja) | エミュレーション装置 | |
| JPH0946197A (ja) | 可変遅延回路 | |
| JPH0583096A (ja) | タイミング信号発生用集積回路 | |
| JPS6316710A (ja) | ラツチ回路 | |
| KR100281688B1 (ko) | 가변식 딜레이 체인 장치 | |
| JP2020531803A5 (ja) | ||
| JPS6387809A (ja) | 演算増幅器 | |
| JPH0646707B2 (ja) | プログラマブル論理素子 | |
| JP3513994B2 (ja) | 可変遅延回路 | |
| JPS61134034A (ja) | 試験回路付集積回路 | |
| JPH0774574A (ja) | 出力選択固定可能遅延回路 | |
| JPS61160130A (ja) | タイミング発生回路 | |
| JPS6193711A (ja) | 遅延回路 | |
| JPS63184415A (ja) | プログラム可能なタイミング発生回路 | |
| JPS63252009A (ja) | 可変デジタル・フイルタ | |
| KR100186321B1 (ko) | 메모리 제어 모듈 | |
| JPS63184414A (ja) | プログラム可能なタイミング発生回路 | |
| JP2861364B2 (ja) | 論理回路 | |
| JPH04371018A (ja) | パルス遅延回路 | |
| JPH07249969A (ja) | マクロブロック素子 |