JPH0584470B2 - - Google Patents

Description

【発明の詳細な説明】 発明の目的 （産業上の利用分野） この発明は配電線に取着される短絡検出表示装
置に関するものである。

（従来技術） 従来から配電線に地絡故障が生じたときには事
故区間の早期発見と、故障区間の分離及び健全区
間の早期送電の観点から、まず変電所遮断器を開
き、次に変電所遮断器を再閉路するとともに、電
源側の区分開閉器から順次投入して健全区間に再
送電を行い、地絡故障区間に至つたときに変電所
遮断器が再遮断される。そして、変電所の遮断器
が再々閉路されたときには前記地絡故障区間を区
分する区分開閉器を解放状態にロツクして地絡故
障区間のみが分離され、健全区間のみ再送電が行
われることにより、地絡故障区間を探索してい
る。そして、地絡故障区間が探索できると、その
故障区間において各電柱に設けられた関連配電機
器の絶縁抵抗測定を反復実行することにより地絡
点の検出を行つている。前記のように従来は地絡
故障区間が分かつた後にその地絡故障区間に存在
する電柱等に配設される関連配電機器を各電柱毎
に順次抵抗測定を行つていたため、これに多くの
時間を要するという作業上の問題点があり、地絡
点の検出に時間がかかる問題があつた。

前記問題点を解消するために例えば特願昭59−
281323のような短絡・地絡方向検出表示装置が提
案されている。

この短絡・地絡方向検出表示装置においてはさ
らに短絡検出もできるように二組の配電線に設け
た電流変成器には短絡検出回路が接続され、配電
線に流れる短絡電流を電流変成器を介して短絡電
流検知信号を出力するようになつている。又、前
記短絡電流により変電支所の遮断器がトリツプし
た場合には前記電流変成器に基づいて配電線の電
圧状態を検知し、無電圧検知信号を出力する無電
圧検出回路が設けられている。

そして、前記短絡電流検知信号と、前記無電圧
検知信号とが共に入力されたときにこの短絡・地
絡方向検出表示装置は短絡表示を行うようになつ
ている。

さらに、前記各回路の駆動電流を供給するため
に残りの一相の配電線には同様の電流変成器が設
けられ、同電流変成器から出力される充電電流に
より充電される電源回路が設けられている。

前記のように電源回路のために１つの電流変成
器を使用し、その電流変成器に対して他の相と異
なり短絡検出回路を接続しないのは短絡電流がそ
の一相の配電線に流れた場合に電源回路からの悪
影響を避けるためである。

（発明が解決しようとする問題点） そのため前記のような短絡検出表示装置におい
ては二相分の配電線の短絡検出しかできない問題
があつた。

発明の構成 （問題点を解決するための手段） この発明は前記問題点を解消するためになされ
たものであつて、この発明の短絡検出表示装置は
配電線に流れる短絡電流を配電線に設けた電流検
出器を介して検知し、短絡電流検知信号を出力す
る短絡検出回路と、変電所の遮断器がトリツプし
た場合に前記電流検出器を介して配電線の無電圧
状態を検知し、無電圧検知信号を出力する無電圧
検出回路と、前記短絡検出回路からの短絡電流検
知信号と、無電圧検出回路からの無電圧検知信号
とを共に入力したとき動作信号を出力する短絡検
出用ゲート回路と、前記短絡検出用ゲート回路が
出力する動作信号に基づいて短絡表示動作する短
絡表示器と、同じく配電線に設けた電流検出器か
ら出力される充電電流により充電されるととも
に、前記各回路に駆動電流を供給する電源回路と
を備えた短絡検出表示装置において、前記短絡検
出回路を、配電線に短絡電流が流れたとき電流検
出器が出力するアナログ信号をデイジタル信号に
変換出力するフオトカプラを備え、前記アナログ
信号に基づいてデイジタル化された短絡電流検知
信号を出力するように構成し、同短絡検出回路を
各相配電線に設けられた各電流検出器に対しそれ
ぞれ接続するとともに、前記電源回路を短絡検出
回路が接続された電流検出器に対して接続したこ
とをその要旨とするものである。

（作用） 前記構成により、三相いずれかの配電線に変電
所の遮断器がトリツプ可能な短絡電流が流れる
と、電流検出器が出力するアナログ信号をフオト
カプラがデイジタル信号に変換出力することによ
り短絡検出回路はデイジタル化された短絡電流検
知信号を出力する。そして、変電所の遮断器がト
リツプした場合に前記電流検出器を介して無電圧
検出回路は配電線の無電圧状態を検知し、無電圧
検知信号を出力する。

短絡検出用ゲート回路は前記短絡検出回路から
の短絡電流検知信号と、無電圧検出回路からの無
電圧検知信号とを共に入力したとき動作信号を出
力し、短絡表示器は前記短絡検出用ゲート回路が
出力する動作信号に基づいて短絡表示動作する。

また、前記各回路に対しては電源回路から駆動
電流が供給されるとともに、短絡検出回路にはフ
オトカプラが備えられているため、電源回路は短
絡検出回路が接続された電流変成器に対して接続
可能とされる。

（実施例） 以下、この発明を短絡地絡方向検出表示装置に
具体化した一実施例を第１図〜第６図に従つて説
明する。

（検知器） 第１図において、まず短絡地絡方向検出表示装
置１の検出器について説明すると、検出器は各相
の配電線Ｌに対して取着配置される電流検出器と
しての第一、第二及び第三の電流変成器CT１，
CT２，CT３と、配電線Ｌに流れる零相電流を検
出する零相電流検出器としての零相電流変成器
（以下ZCTという）２と、零相電圧検出器（以下
ZPDという）３とが設けられている。

前記第一、第二、第三の電流変成器CT１，CT
２，CT３は配電線に短絡電流が流れたときその
二次側から変成電流を出力するようになつてい
る。

なお、Ｐ９，Ｐ１れいはZCT２の出力端子、
Ｐ１１，Ｐ１２はZPD３の出力端子である。

（制御回路） 制御回路は大別して短絡検出部、無電圧検出
部、短絡判別部、短絡表示器の駆動部、位相比較
判別回路、地絡方向表示器の駆動部、電源部、時
限部とから構成されている。

以下、各部を図面に従つて詳細に説明する。

短絡検出部 短絡検出部は第一、第二及び第三の短絡検出回
路Xa，Xb，Xcとから構成されている。

まず、第一の短絡検出回路Xaについて説明す
る。

前記第一の電流変成器CT１に接続される両端
子間にはチヨークコイル５ａ，５ｂを介して整流
回路としての全波整流器６が接続されている。
又、両端子間にはサージ吸収回路としてのサージ
アブソーバ７が接続されている。

全波整流器６のプラス、マイナス両端子間には
平滑コンデンサＣ１と抵抗Ｒ１との並列回路が接
続されている。同じく全波整流器６のプラス、マ
イナス両端子間には抵抗Ｒ２、切替スイツチＳ、
互いに抵抗値が異なる抵抗Ｒ３及び抵抗Ｒ４の並
列回路及びフオトカプラPCの発光ダイオード
LEDとからなる直列回路が接続されている。前
記切替スイツチＳを抵抗Ｒ３又は抵抗Ｒ４側に切
替接続することにより、この短絡地絡方向検出表
示装置１を異なる定常の負荷電流が流れる配電線
Ｌに対し取着することができるようになつてい
る。

後記する電源回路Ｚの出力端子Ｐ１３（プラス
端子）と前記全波整流器６のマイナス端子間には
スイツチングトランジスタTr１のエミツタ・コ
レクタと、同コレクタを介して接続した抵抗Ｒ５
との直列回路が接続されている。前記スイツチン
グトランジスタTr１のコレクタにはダイオード
Ｄ１が接続されている。前記全波整流器６のマイ
ナス端子とスイツチングトランジスタTr１のベ
ース端子間には抵抗Ｒ６、前記フオトカプラPC
におけるフオトトランジスタPTrのエミツタ・コ
レクタが接続され、同抵抗Ｒ６のプラス端子と前
記出力端子Ｐ１３との間には抵抗Ｒ７が接続され
ている。

従つて、短絡電流が配電線Ｌに流れると、その
短絡電流に基づいて第一の電流変成器CT１が変
成電流を出力し、全波整流器６はその変成電流を
全波整流する。そして、前記フオトカプラPCは
その全波整流されたアナログ信号を入力し、発光
ダイオードLED及びフオトトランジスタPTrに
よりデイジタル出力するようになつている。さら
に、ベース端子に印加されるデイジタル信号のレ
ベルが所定値の場合にはスイツチングトランジス
タTr１がオン動作し、短絡電流検知信号を出力
するようになつている。

前記抵抗Ｒ１〜Ｒ７、フオトカプラPC、スイ
ツチングトランジスタTr１、ダイオードＤ１と
により第２図における電流判別スイツチング回路
５０が構成されている。

そして、サージ吸収回路７、整流回路６及び前
記電流判別スイツチング回路５０とにより第一の
短絡検出回路Xaが構成されている。

第二の短絡検出回路Xb及び第三の短絡検出回
路Xcは第一の短絡検出部と同様に構成されるた
め、同一の構成に対して同一符号を付し、その説
明を省略する。なお、第三の短絡検出回路Xcに
おいて抵抗Ｒ１と全波整流器６のマイナス端子と
の間には抵抗Ｒ１４が接続されている。

無電圧検出部 次に無電圧検出部について説明する。

前記第三の短絡検出回路Xcにおいて抵抗Ｒ１
のマイナス端子と全波整流器６のマイナス端子間
にはダイオードアレイDaが接続され、同ダイオ
ードアレイDaを構成する途中のダイオードのプ
ラス端子側及び全波整流器６のマイナス端子間に
は抵抗Ｒ１５，Ｒ１６の直列回路と、ノイズ防止
用のコンデンサＣ２との並列回路が接続されてい
る。

又、後記する電源回路の出力端子Ｐ１３と全波
整流器６のマイナス端子間には抵抗Ｒ１７、トラ
ンジスタTr２のコレクタ・エミツタが接続され、
前記抵抗Ｒ１６のプラス端子は同トランジスタ
Tr２のベース端子に接続されている。さらに抵
抗Ｒ１６の両端子間にはコンデンサＣ３が接続さ
れている。

同トランジスタTr２のコレクタにはインバー
タIn１の入力端子が接続され、同インバータIn１
の出力端子にはノツト回路１３が接続されてい
る。

そして、配電線Ｌが定常状態のときにはダイオ
ードアレイ間の電圧が前記抵抗Ｒ１５，Ｒ１６に
分圧され、トランジスタTr２は抵抗Ｒ１６の電
圧がベース端子に印加されることにより導通し、
ダイオードアレイ間の信号を電圧増幅してインバ
ータIn１の入力端子に印加するようになつてい
る。

従つて、前記トランジスタTr２のコレクタ・
エミツタ間の電圧が０になるため、インバータIn
１の入力端子に論理値０に対応する信号が印加さ
れ、その出力端子からは論理値１に対応する信号
が出力される。すると、ノツト回路１３はその論
理値１に対応する信号に基づいて論理値０に対応
する信号を出力する。

対応に、配電線Ｌに短絡事故等により変電所の
遮断器がトリツプしたとき、ダイオードアレイ間
の電圧が無電圧となるため前記トランジスタTr
２のベース端子には前記抵抗Ｒ１６の電圧（すな
わち無電圧）が印加され、トランジスタTr２は
オフするようになつている。すると、トランジス
タTr２がオフ状態のため、前記インバータIn１
にはトランジスタTr２のコレクタ・エミツタ間
の電圧、すなわち、論理値１に対応する信号が印
加される。従つて、インバータIn１の出力端子か
ら論理値０に対応する信号が出力され、ノツト回
路１３はその論理値０に対応する信号に基づいて
波形を矩形化し、論理値１に対応する信号（無電
圧検出信号）を出力する。

前記ダイオードアレイDa、抵抗Ｒ１５〜Ｒ１
７、コンデンサＣ２，Ｃ３、トランジスタTr２
により無電圧検出回路５１が構成されている。

さらに、インバータIn１及びノツト回路１３と
により第二の波形操作回路５２が構成され、両回
路５１，５２とから無電圧検出部が構成されてい
る。

短絡判別部 次に前記第一〜第三の短絡検出回路Xa，Xb，
Xcから出力されるデイジタル信号である短絡検
知信号と、前記無電圧判別回路５１から第二の波
形操作回路５２を介して無電圧検出信号を入力す
る短絡判別部について説明する。

前記各短絡検出回路Xa，Xb，Xcにおけるダ
イオードＤ１のマイナス端子は互いに接続される
とともに、同ダイオードＤ１のマイナス端子は第
一の波形操作回路としてのアンド回路８及び抵抗
Ｒ９を介して短絡検出用ゲート回路としてのアン
ド回路９の一方の入力端子に接続されている。同
ダイオードＤ１のマイナス端子と全波整流器６の
マイナス端子間には抵抗Ｒ８とコンデンサＣ４の
並列回路が接続され、CR回路の時定数により所
定時間前記アンド回路８の入力端子に論理値１に
対応する抵抗Ｒ８の電圧を印加するようになつて
いる。

前記抵抗Ｒ８及びコンデンサＣ４とにより信号
メモリ回路５３が構成されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
全波整流器６のマイナス端子間にはスイツチング
トランジスタTr３のコレクタ・エミツタとエミ
ツタを介して接続される抵抗Ｒ１０との直列回路
が接続され、同抵抗Ｒ１０の両端子間にはコンデ
ンサＣ５が並列に接続されている。前記スイツチ
ングトランジスタTr３のエミツタ端子は後記サ
イリスタSCR１のゲート端子に接続され、抵抗
Ｒ１０の電圧を印加するようになつている。

そして、前記スイツチングトランジスタTr３
のベース端子には前記アンド回路８の出力端子が
Ｒ１１を介して接続されている。又、前記抵抗Ｒ
１１のマイナス端子と全波整流器６のマイナス端
子間には抵抗Ｒ１２が接続され、同抵抗Ｒ１２の
電圧をスイツチングトランジスタTr３のベース
端子に印加するようになつている。

従つて、アンド回路８に論理値１に対応する信
号が所定時間入力されると、同アンド回路８はそ
の論理値１に対応して矩形波である論理値１に対
応する信号（短絡電流検知信号）をアンド回路９
に出力する。同アンド回路９はアンド回路８から
の論理値１に対応する信号が印加されている間に
前記無電圧検出回路５１からの論理値１に対応す
る信号（無電圧検出信号）が印加されると、両信
号に基づいて論理値１に対応する第一のスイツチ
信号を出力する。すると、スイツチングトランジ
スタTr３のベース端子には前記第一のスイツチ
信号に基づいて抵抗Ｒ１２の電圧が印加されるこ
とにより、同スイツチングトランジスタTr３は
オン動作（導通）する。

前記信号メモリ回路５３、アンド回路（第一の
波形操作回路）８、アンド回路（短絡検出用ゲー
ト回路）９とにより短絡判別部が構成されてい
る。

短絡表示器の駆動部 次に短絡表示器Haの駆動部について説明する。

後記する電源回路Ｚの出力端子Ｐ１３（プラス
端子）と第一の短絡検出回路Xaにおける全波整
流器６のマイナス端子間にはダイオードＤ２、充
電抵抗Ｒ１３、駆動電源としてのコンデンサＣ６
の直列回路が接続され、常時コンデンサＣ６を充
電するようになつている。同コンデンサＣ６のプ
ラス端子と第一の検出回路Xaの全波整流器６の
マイナス端子間にはサイリスタSCR１のアノー
ド・カソード、ダイオードＤ３、及び短絡表示器
Haのセツト端子１０・共通端子１１の直列回路
が接続されている。又、短絡表示器Haのセツト
端子１０・共通端子１１間には駆動用フライホイ
ールダイオードＤ４が接続されている。

従つて、スイツチングトランジスタTr３がオ
ン動作（導通）すると、前記コンデンサＣ５と抵
抗Ｒ１０に電圧を印加する。その結果、コンデン
サＣ５と抵抗Ｒ１０から前記サイリスタSCR１
のゲート端子に電圧を印加し、同サイリスタ
SCR１を導通させるようになつている。そして、
サイリスタSCR１の導通により、コンデンサＣ
６の電荷が放電され、短絡表示器Haに短絡表示
駆動電流を出力するようになつている。

前記ダイオードＤ２、充電抵抗Ｒ１３及びコン
デンサＣ６とにより表示駆動電源充電回路５４が
構成されるとともに、前記抵抗Ｒ１０、コンデン
サＣ５、サイリスタSCR１とにより第一のスイ
ツチング回路５５（第２図参照）が構成されてい
る。

後記する電源回路Ｚの出力端子Ｐ１３（プラス
端子）と第一の短絡検出回路Xaにおける全波整
流器６のマイナス端子間には抵抗Ｒ１８、スイツ
チングトランジスタTr４のコレクタ・エミツタ
の直列回路が接続されている。同スイツチングト
ランジスタTr４のベース端子と前記サイリスタ
SCR１のカソード端子間にはダイオードＤ５、
抵抗Ｒ１９の直列回路が接続されている。さら
に、前記抵抗Ｒ１９のマイナス端子と前記全波整
流器６のマイナス端子間には抵抗Ｒ２０が接続さ
れ、スイツチングトランジスタTr４のベース端
子に抵抗Ｒ２０の電圧を印加するようになつてい
る。

後記する電源回路Ｚの出力端子Ｐ１３（プラス
端子）と第一の短絡検出回路Xaにおける全波整
流器６のマイナス端子間にはスイツチングトラン
ジスタTr５のエミツタ・コレクタ、抵抗Ｒ２１
の直列回路が接続されている。さらに、前記抵抗
Ｒ２１の両端子間にはコンデンサＣ７が接続さ
れ、同コンデンサＣ７のプラス端子には後記する
時限回路ＴのIC１４のクリア端子２２に対しダ
イオードＤ１３を介して接続されている。

前記スイツチングトランジスタTr５のベース
端子と前記スイツチングトランジスタTr４のコ
レクタ端子間には抵抗Ｒ２２が接続され、前記ス
イツチングトランジスタTr４のコレクタ・エミ
ツタ間の電圧を同スイツチングトランジスタTr
５のベース端子に印加するようになつている。

従つて、前記サイリスタSCR１が導通してい
ないときにはスイツチングトランジスタTr４、
及びスイツチングトランジスタTr５はオフ状態
である。そして、前記サイリスタSCR１が導通
すると、抵抗Ｒ２０の電圧がスイツチングトラン
ジスタTr４のベース端子に印加されるため、同
スイツチングトランジスタTr４がオン動作（導
通）する。すると、スイツチングトランジスタ
Tr５のベース端子の電位が下がり、同スイツチ
ングトランジスタTr５はオン動作する。すると、
コンデンサＣ７と抵抗Ｒ２１とからそのCR回路
の時定数によりクリア制御信号SG１が時限回路
Ｔ１のIC１４のクリア端子２２に出力される。

前記ダイオードＤ５、抵抗Ｒ１８〜Ｒ２２、ス
イツチングトランジスタTr４，Tr５とにより電
圧増幅回路５６が構成されている。

前記コンデンサＣ６のプラス端子と短絡表示器
Haのリセツト端子１２間にはサイリスタSCR２
のアノード・カソード、ダイオードＤ６の直列回
路が接続されている。又、短絡表示器Haのリセ
ツト端子１２・共通端子１１間には復帰駆動用フ
ライホイールダイオードＤ７が接続されている。
前記サイリスタSCR２のゲート端子には後記す
る時限回路Ｔのシユミツト・トリガ回路SCが抵
抗Ｒ２３、ダイオードＤ８を介して接続されてい
る。さらに、前記サイリスタSCR２のゲート端
子と全波整流器６のマイナス端子間には抵抗Ｒ２
４とコンデンサＣ８の並列回路が接続されてい
る。

従つて、シユミツト・トリガ回路SCから表示
復帰信号Sig４が出力されると、前記コンデンサ
Ｃ８と抵抗Ｒ２４に電圧を印加する。その結果、
コンデンサＣ８と抵抗Ｒ２４から前記サイリスタ
SCR２のゲート端子に電圧を印加し、同サイリ
スタSCR２を導通させるようになつている。そ
して、サイリスタSCR２の導通により、コンデ
ンサＣ６の電荷が放電され、短絡表示器Haに復
帰駆動電流を出力するようになつている。

前記抵抗Ｒ２４、コンデンサＣ８、サイリスタ
SCR２とによりスイツチング回路５７（第２図
参照）が構成されている。

短絡表示器 ここで短絡表示器Haを第４図〜第６図につい
て詳細に説明する。

短絡表示器Haは複数の磁気反転表示器から構
成される。一つの磁気反転表示器は両端部がＮ極
及びＳ極に磁化されたデイスク１５が回動軸１６
を中心に回動可能に支承され、又、丸棒状のステ
ータ１７がデイスク１５のＳ極と対応する磁極部
１７ａ及びデイスク１５のＮ極と対応する磁極部
１７ｂを有するように形成されている。なお、前
記ステータ１７は保磁力の小さな材質にて形成す
るのが好ましい。前記両磁極部１７ａ，１７ｂ間
には同磁極部１７ａ，１７ｂが第４図の状態にて
デイスク１５の両端磁極に対し同極性に磁化され
るように共通端子１１とセツト端子１０に両端が
接続される駆動コイル１８が巻回されている。

又、前記駆動コイル１８に隣接して前記両磁極
部１７ａ，１７ｂ間には同磁極部１７ａ，１７ｂ
が第５図の状態にてデイスク１５の両端磁極に対
し同極性に磁化されるように共通端子１１とリセ
ツト端子１２に接続される復帰駆動コイル１９が
巻回されている。

前記デイスク１５の表面１５ａ及び裏面１５ｂ
には互いに異なる色の標識（この実施例では表面
１５ａは黒色、裏面１５ｂは赤色）が表示されて
いる。

そして、各磁気反転表示器の駆動コイル１８及
び復帰駆動コイル１９は互いに並列に接続されて
いる（第６図参照）。

従つて、短絡表示器Haにセツト端子１０を介
して短絡表示駆動電流が流れると、各駆動コイル
１８が励磁され、第５図に示すように磁極部１７
ａがＳ極に、磁極部１７ｂがＮ極に磁化され、各
デイスク１５はそのＮ極が磁極部１７ａ（Ｓ極）
に、そのＳ極が磁極部１７ｂ（Ｎ極）に対向する
ように反転回動され、各デイスク１５の裏面１５
ｂに付された標識が外部へ一斉に表示（短絡表
示）される。

又、反対に短絡表示器Haにリセツト端子１２
を介して復帰駆動電流が流れると、各復帰駆動コ
イル１９は励磁され、第４図に示すように磁極部
１７ａがＮ極に、磁極部１７ｂがＳ極に磁化さ
れ、各デイスク１５はそのＮ極が磁極部１７ａ
（Ｎ極）に、そのＳ極が磁極部１７ｂ（Ｓ極）に対
向するように反転回動され、各デイスク１５の表
面２１ａに付された標識が外部へ一斉に定常表示
される。

位相比較判別回路 次に位相比較判別回路２０について説明する。

位相比較判別回路２０は前記ZCT２の出力端
子Ｐ９，Ｐ１０に接続されるとともに、ZPD３
の出力端子Ｐ１１，Ｐ１２に接続されている。

第２図において同位相比較判別回路１１は
ZCT２が零相電流を検出したときサージ吸収回
路５８を介して出力する零相電流検出信号と、
ZPD３が零相電圧を検知したときにサージ吸収
回路５９を介して出力する零相電圧検出信号とを
入力すると、位相比較回路６０が両信号に基づい
て零相電流と零相電圧の位相比較を行なうように
なつている。

そして、位相判別回路６１は前記位相比較回路
６０の位相比較の結果零相電圧の位相を基準とし
て零相電流の位相が０〜110度進みに近い場合に
は地絡故障点が表示器の右側であるとして、制御
信号を出力するようになつている。反対に、位相
判別回路６１は前記位相比較回路６０の位相比較
の結果零相電流の位相が180度ずれているときに
は地絡故障点が表示器の左側であるとして制御信
号を出力するようになつている。

又、スイツチング回路６２は前記位相判別回路
６１の制御信号に基づきオン動作するようになつ
ている。さらに信号メモリ回路６３は前記スイツ
チング回路６２のオン動作に応答し、零相電流の
位相が０〜110度進みに近い場合には右側表示出
力端子Ｐ１４から論理値１に対応する判定信号を
一定時間出力するようになつている。又、信号メ
モリ回路６３は前記スイツチング回路６２のオン
動作に応答し、零相電流の位相が180度ずれてい
るときには地絡故障点が表示器の左側であるとし
て左側表示出力端子Ｐ１５から論理値１に対応す
る判定信号を一定時間出力するようになつてい
る。

前記サージ吸収回路５８，５９、位相比較回路
６０、位相判別回路６１、スイツチング回路６２
及び信号メモリ回路６３とにより位相比較判別回
路２０が構成されている。

地絡方向表示器の駆動部 前記右側表示出力端子Ｐ１４には地絡検出用ゲ
ート回路としてのアンド回路２１の入力端子が接
続され、右側表示出力端子Ｐ１４から論理値１に
対応する判定信号を入力すると、その出力端子か
ら論理値１に対応する第二のスイツチ信号を印加
するようになつている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはダイオードＤ９、充電抵
抗Ｒ２５、駆動電源としてのコンデンサＣ９の直
列回路が接続され、常時コンデンサＣ９を充電す
るようになつている。

前記ダイオードＤ９、充電抵抗Ｒ２５、コンデ
ンサＣ９とにより第２図における表示駆動電源充
電回路６４が構成されている。

同コンデンサＣ９のプラス端子と右側表示を行
なう右側方向表示器Hb１のセツト端子１０間に
はサイリスタSCR３、ダイオードＤ１０の直列
回路が接続され、コンデンサＣ９のマイナス端子
は右側方向表示器Hb１の共通端子１１に接続さ
れている。又、右側方向表示器Hb１のセツト端
子１０・共通端子１１間には駆動用フライホイー
ルダイオードＤ１１が接続されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはスイツチングトランジス
タTr６のコレクタ、エミツタとエミツタを介し
て接続される抵抗Ｒ２６との直列回路が接続され
ている。同抵抗Ｒ２６の両端子にはコンデンサＣ
１０が並列に接続されている。前記スイツチング
トランジスタTr６はそのエミツタ端子がサイリ
スタSCR３のゲート端子に接続されるとともに
ベース端子が前記アンド回路２１の出力端子が抵
抗Ｒ２７を介して接続されている。さらに、前記
抵抗Ｒ２７のマイナス端子とアース端子Ｐ１６間
には抵抗Ｒ２８が接続され、前記スイツチングト
ランジスタTr６のベース端子に電圧を印加する
ようになつている。

従つて、前記アンド回路２１から論理値１に対
応する第二のスイツチ信号が出力されると抵抗Ｒ
２８の電圧がスイツチングトランジスタTr６の
ベース端子に印加される。この結果、同スイツチ
ングトランジスタTr６はオン動作（導通）され、
前記コンデンサＣ１０と抵抗Ｒ２６に電圧が印加
される。その結果、コンデンサＣ１０と抵抗Ｒ２
６から前記サイリスタSCR３のゲート端子に電
圧を印加し、同サイリスタSCR３を導通させる。
そして、サイリスタSCR３の導通により、コン
デンサＣ９の電荷が放電され、前記右側方向表示
器Hb１に地絡方向表示信号としての地絡表示駆
動電流を出力するようになつている。

前記抵抗Ｒ２６〜Ｒ２８、スイツチングトラン
ジスタTr６、コンデンサＣ１０、及びサイリス
タSCR３とにより、第２図における第二スイツ
チング回路６５が構成されている。

又、後記する電源回路Ｚの出力端子Ｐ１３（プ
ラス端子）とアース端子Ｐ１６間には抵抗Ｒ２
９、スイツチングトランジスタTr７のコレク
タ・エミツタの直列回路が接続されている。同ス
イツチングトランジスタTr７のベース端子と前
記サイリスタSCR３のカソード端子間にはダイ
オードＤ１２、抵抗Ｒ３０の直列回路が接続され
ている。さらに、前記抵抗Ｒ３０のマイナス端子
とアース端子Ｐ１６間には抵抗Ｒ３１が接続さ
れ、スイツチングトランジスタTr７のベース端
子に抵抗Ｒ３１の電圧を印加するようになつてい
る。

後記する電源回路Ｚの出力端子Ｐ１３（プラス
端子）とアース端子間にはスイツチングトランジ
スタTr８のエミツタ・コレクタ、抵抗Ｒ３２の
直列回路が接続されている。さらに、前記抵抗Ｒ
３２の両端子間にはコンデンサＣ１１が接続さ
れ、同コンデンサＣ１１のプラス端子には後記す
る時限回路ＴのIC１４のクリア端子２２がダイ
オードＤ１４を介して接続されている。

前記スイツチングトランジスタTr８のベース
端子と前記スイツチングトランジスタTr７のコ
レクタ端子間には抵抗Ｒ３３が接続され、前記ス
イツチングトランジスタTr７のコレクタ・エミ
ツタ間の電圧を同スイツチングトランジスタTr
８のベース端子に印加するようになつている。

従つて、前記サイリスタSCR３が導通してい
ないときにはスイツチングトランジスタTr７及
びスイツチングトランジスタTr８はオフ状態で
ある。そして、前記サイリスタSCR３が導通す
ると、抵抗Ｒ３１の電圧がスイツチングトランジ
スタTr７のベース端子に印加されるため、同ス
イツチングトランジスタTr７がオン動作（導通）
する。

すると、スイツチングトランジスタTr８のベ
ース端子の電位が下がり、同スイツチングトラン
ジスタTr８はオン動作する。すると、コンデン
サＣ１１と抵抗Ｒ３２とからそのCR回路の時定
数によりクリア制御信号SG２が時限回路ＴのIC
１４のクリア端子２２に出力する。

前記ダイオードＤ１２、抵抗Ｒ２９〜Ｒ３３、
スイツチングトランジスタTr７，Tr８とにより
出か電圧増幅回路６６が構成されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはダイオードＤ２０、充電
抵抗Ｒ４３、復帰駆動電源としてのコンデンサＣ
１５の直列回路が接続され、常時コンデンサＣ１
５を充電するようになつている。

前記ダイオードＤ２０、充電抵抗Ｒ４３、コン
デンサＣ１５により第２図における復帰駆動電源
充電回路６７が構成されている。

前記コンデンサＣ１５のプラス端子と右側方向
表示器Hb１のリセツト端子１２間には前記サイ
リスタSCR５のアノード・カソード、ダイオー
ドＤ２１の直列回路が接続されている。又、右側
方向表示器Haのリセツト端子１２・共通端子１
１間には復帰駆動用フライホイールダイオードＤ
２２が接続されている。前記サイリスタSCR５
のゲート端子には後記する時限回路Ｔのシユミツ
ト・トリガ回路SCが抵抗Ｒ２３、ダイオードＤ
２３を介して接続されている。さらに、前記サイ
リスタSCR５のゲート端子とアース端子Ｐ１６
間には抵抗Ｒ４４とコンデンサＣ１６の並列回路
が接続されている。

従つて、シユミツト・トリガ回路SCから表示
復帰信号Sig４が出力されると、前記コンデンサ
Ｃ１６と抵抗Ｒ４４に電圧を印加する。その結
果、コンデンサＣ１６と抵抗Ｒ４４から前記サイ
リスタSCR５のゲート端子に電圧を印加し、同
サイリスタSCR５を導通させるようになつてい
る。そして、サイリスタSCR５の導通により、
コンデンサＣ１５の電荷が放電され、右側方向表
示器Hb１に復帰駆動電流を出力する。

前記抵抗Ｒ４４、コンデンサＣ１６、サイリス
タSCR５とにより第２図におけるスイツチング
回路６８が構成されている。

又、前記コンデンサＣ１１のプラス端子は後記
左側方向表示器Hb２用の復帰駆動用のサイリス
タSCR６のゲート端子に対しダイオードＤ２４
を介して接続されている。そして、スイツチング
トランジスタTr８がオン動作した場合にサイリ
スタSCR６がオン動作するゲートトリガ電圧を
印加するようになつている。

同様に前記左側表示出力端子Ｐ１５には地絡検
出用ゲート回路としてのアンド回路２３の入力端
子が接続されている。すなわち、このアンド回路
２３は左側表示出力端子Ｐ１５から論理値１に対
応する判定信号を入力すると、その出力端子から
論理値１に対応する第二のスイツチ信号を印加す
るようになつている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはダイオードＤ１５、充電
抵抗Ｒ３４、駆動電源としてのコンデンサＣ１２
の直列回路が接続され、常時コンデンサＣ１２を
充電するようになつている。

前記ダイオードＤ１５、充電抵抗Ｒ３４、コン
デンサＣ１２とにより第２図における表示駆動電
源充電回路６９が構成されている。

同コンデンサＣ１２のプラス端子と左側表示を
行なう左側方向表示器Hb２のセツト端子１０間
にはサイリスタSCR４、ダイオードＤ１６の直
列回路が接続され、コンデンサ１２のマイナス端
子は左側方向表示器Hb２の共通端子１１に接続
されている。又、左側方向表示器Hb２のセツト
端子１０・共通端子１１間には駆動用フライホイ
ールダイオードＤ１７が接続されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはスイツチングトランジス
タTr９のコレクタ・エミツタとエミツタを介し
て接続される抵抗Ｒ３５との直列回路が接続され
ている。同抵抗Ｒ３５の両端子にはコンデンサＣ
１３が並列に接続されている。前記スイツチング
トランジスタTr９はそのエミツタ端子がサイリ
スタSCR４のゲート端子に接続されるとともに
ベース端子が前記アンド回路２３の出力端子が抵
抗Ｒ３６を介して接続されている。さらに、前記
抵抗Ｒ３６のマイナス端子とアース端子Ｐ１６間
には抵抗Ｒ３７が接続され、前記スイツチングト
ランジスタTr９のベース端子に電圧を印加する
ようになつている。

従つて、前記アンド回路２３から論理値１に対
応する第二のスイツチ信号が出力されると同第二
のスイツチ信号に基づいて抵抗Ｒ３７の電圧がス
イツチングトランジスタTr９のベース端子に印
加される。この結果、同スイツチングトランジス
タTr９はオン動作（導通）され、前記コンデン
サＣ１３と抵抗Ｒ３５に電圧が印加される。その
結果、コンデンサＣ１３と抵抗Ｒ３５から前記サ
イリスタSCR４のゲート端子に電圧を印加し、
同サイリスタSCR４を導通させる。そして、サ
イリスタSCR４の導通により、コンデンサＣ１
２の電荷が放電され、前記左側方向表示器Hb２
に地絡方向表示信号としての地絡表示駆動電流を
出力するようになつている。

前記抵抗Ｒ３５〜Ｒ３７、スイツチングトラン
ジスタTr９、コンデンサＣ１３、及びサイリス
タSCR４とにより、第２図における第二のスイ
ツチング回路７０が構成されている。

又、後記する電源回路Ｚの出力端子Ｐ１３（プ
ラス端子）とアース端子Ｐ１６間には抵抗Ｒ３
８、スイツチングトランジスタTr１０のコレク
タ・エミツタの直列回路が接続されている。同ス
イツチングトランジスタTr１０のベース端子と
前記サイリスタSCR４のカソード端子間にはダ
イオードＤ１８、抵抗Ｒ３９の直列回路が接続さ
れている。さらに、前記抵抗Ｒ３９のマイナス端
子とアース端子Ｐ１６間には抵抗Ｒ４０が接続さ
れ、スイツチングトランジスタTr１０のベース
端子に抵抗Ｒ４０の電圧を印加するようになつて
いる。

後記する電源回路Ｚの出力端子Ｐ１３（プラス
端子）とアース端子間にはスイツチングトランジ
スタTr１１のエミツタ・コレクタ、抵抗Ｒ４１
の直列回路が接続されている。さらに、前記抵抗
Ｒ４１の両端子間にはコンデンサＣ１４が接続さ
れ、同コンデンサＣ１４のプラス端子には後記す
る時限回路ＴのIC１４のクリア端子２２に対し
ダイオードＤ１９を介して接続されている。

前記スイツチングトランジスタTr１１のベー
ス端子と前記スイツチングトランジスタTr１０
のコレクタ端子間には抵抗Ｒ４２が接続され、前
記スイツチングトランジスタTr１０のコレク
タ・エミツタ間の電圧を同スイツチングトランジ
スタTr１１のベース端子に印加するようになつ
ている。

従つて、前記サイリスタSCR４が導通してい
ないときにはスイツチングトランジスタTr１０、
スイツチングトランジスタTr１１はオフ状態で
ある。そして、前記サイリスタSCR４が導通す
ると、抵抗Ｒ４０の電圧がスイツチングトランジ
スタTr１０のベース端子に印加されるため、同
スイツチングトランジスタTr１０がオン動作す
る。

すると、スイツチングトランジスタTr１１の
ベース端子の電位が下がり、同スイツチングトラ
ンジスタTr１１はオン動作する。すると、コン
デンサＣ１４と抵抗Ｒ４１とからそのCR回路の
時定数によりクリア制御信号SG３が時限回路Ｔ
のIC１４のクリア端子２２に出力する。

前記ダイオードＤ１８、抵抗Ｒ３８〜Ｒ４１、
スイツチングトランジスタTr１０，Tr１１とに
より電圧増幅回路７１が構成されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはダイオードＤ２５、充電
抵抗Ｒ４５、復帰駆動電源としてのコンデンサＣ
１７の直列回路が接続され、常時コンデンサＣ１
７を充電するようになつている。

前記ダイオードＤ２５、充電抵抗Ｒ４５、コン
デンサＣ１７により第２図における復帰駆動電源
充電回路７２が構成されている。

前記コンデンサＣ１７のプラス端子と左側方向
表示器Hb２のリセツト端子１２間には前記サイ
リスタSCR６のアノード・カソード、ダイオー
ドＤ２６の直列回路が接続されている。又、左側
方向表示器Hb２のリセツト端子１２・共通端子
１１間には復帰駆動用フライホイールダイオード
Ｄ２７が接続されている。前記サイリスタSCR
６のベース端子には後記する時限回路Ｔのシユミ
ツト・トリガ回路SCが抵抗Ｒ２３、ダイオード
Ｄ２８を介して接続されている。さらに、前記サ
イリスタSCR６のゲート端子とアース端子Ｐ１
６間には抵抗Ｒ４６とコンデンサＣ１８の並列回
路が接続されている。

従つて、シユミツト・トリガ回路SCから表示
復帰信号Sig４が出力されると、前記コンデンサ
Ｃ１８と抵抗Ｒ４６に電圧を印加する。その結
果、コンデンサＣ１８と抵抗Ｒ４６から前記サイ
リスタSCR６のゲート端子に電圧を印加し、同
サイリスタSCR６を導通させるようになつてい
る。そして、サイリスタSCR６の導通により、
コンデンサＣ１７の電荷が放電され、左側方向表
示器Hb２に復帰駆動電流を出力する。

前記抵抗Ｒ４６、コンデンサＣ１８、サイリス
タSCR６とにより第２図におけるスイツチング
回路７３が構成されている。

又、前記コンデンサＣ１４のプラス端子は後記
右側方向表示器Hb１用のサイリスタSCR５のゲ
ート端子に対しダイオードＤ２９を介して接続さ
れている。そして、スイツチングトランジスタ
Tr１１がオン動作した場合にサイリスタSCR５
がオン動作するゲートトリガ電圧を印加するよう
になつている。

地絡方向表示器 地絡方向表示器を構成する一対の右側方向表示
器Hb１、左側方向表示器Hb２は前記短絡表示器
Haと同一の構成になつており、両表示器Hb１，
Hb２にセツト端子１０を介して地絡表示駆動電
流が流れると、各駆動コイル（図示しない）が励
磁されることにより、各デイスクの裏面に付され
た標識が外部へ一斉に表示（地絡方向表示）され
る。

又、反対に両表示器Hb１，Hb２にリセツト端
子１２を介して復帰駆動電流が流れると、各復帰
駆動コイル（図示しない）は励磁されることによ
り、各デイスクの表面に付された標識が外部へ一
斉に定常表示される。

時限部 次に時限回路Ｔについて説明する。

IC１４には抵抗Ｒ５０、コンデンサＣ２０、
抵抗Ｒ５１からなる発振回路７４が接続され、同
IC１４はその発振回路７４の発振数を分割する
ようになつている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と
前記IC１４のマイナス端子間にはスイツチング
トランジスタTr１２のコレクタ・エミツタと、
エミツタを介して接続される抵抗Ｒ５２との直列
回路が接続されている。なお、抵抗Ｒ５２の両端
子に接続されるコンデンサＣ２１はノイズ防止用
である。

前記スイツチングトランジスタTr１２のベー
ス端子にはIC１４の出力端子が抵抗Ｒ５３を介
して接続され、同スイツチングトランジスタTr
１２のベース端子と前記第三の短絡検出回路Xc
における全波整流器６のマイナス端子間には抵抗
Ｒ５４が接続され、同抵抗Ｒ５４の電圧を前記ス
イツチングトランジスタTr１２のベース端子に
印加するようになつている。

又、電源回路Ｚの出力端子Ｐ１３（プラス端
子）と前記IC１４のマイナス端子間には抵抗Ｒ
５５とスイツチングトランジスタTr１３のコレ
クタ・エミツタとの直列回路が接続されている。
前記抵抗Ｒ５２のプラス端子とスイツチングトラ
ンジスタTr１３のベース端子間にはコンデンサ
Ｃ２２が接続され、前記スイツチングトランジス
タTr１３のベース端子と前記第三の短絡検出回
路Xcにおける全波整流器６のマイナス端子間に
は抵抗Ｒ５６が接続されている。そして、前記コ
ンデンサＣ２２と抵抗Ｒ５６とにより微分回路が
構成されている。

なお、前記ダイオードＤ１３，Ｄ１９，Ｄ１４
のマイナス端子と第三の短絡検出回路Xcにおけ
る全波整流器６のマイナス端子間には抵抗Ｒ５７
が接続されている。

前記スイツチングトランジスタTr１２，Tr１
３、コンデンサＣ２１、抵抗Ｒ２３、抵抗Ｒ５３
〜Ｒ５６、シユミツト・トリガ回路SCとにより
第２図における表示復帰信号発生回路７５が構成
されている。

このIC１４は前記各回路からのクリア制御信
号Sig１，Sig２，Sig３を入力すると、発振回路
の発振数の分割をクリアして、発振数の再分割を
開始するようになつている。そして、IC１４は
所定数分割すると、すなわち、所定時間経過する
と、その出力端子から抵抗Ｒ５３を介して所定時
間タイムアツプ信号を印加する。すると、抵抗Ｒ
５４の電圧がスイツチングトランジスタTr１２
のベース端子に印加されるため、スイツチングト
ランジスタTr１２は前記タイムアツプ信号が印
加されている間オン動作（導通）され、前記コン
デンサＣ２２と抵抗Ｒ５６の微分回路に電圧が印
加される。

その結果、所定時間タイムアツプ信号の立ち上
がりで同微分回路から前記スイツチングトランジ
スタTr１３のゲート端子に電圧が印加されるた
めに、同スイツチングトランジスタTr１３がコ
ンデンサＣ２２と抵抗Ｒ５６の時定数時間だけオ
ン動作（導通）されるようになつている。そし
て、スイツチングトランジスタTr１３のオン・
オフ動作に基づいて、シユミツト・トリガ回路
SCは同シユミツト・トリガ回路SCに印加される
信号を波形成形し、各表示器Ha，Hb１，Hb２
に表示復帰信号Sig４を出力するようになつてい
る。

電源部 次に、電源部について説明すると、電源部は電
源回路Ｚと電源電圧チエツク回路７８とから構成
されている。

電源回路Ｚは前記第三の短絡検出回路Xcにお
ける全波整流器６に設けられている。すなわち、
ダイオードアレイDaの両端子間にはトランジス
タTr１４、ダイオードＤ３０及び充電可能なバ
ツテリＢの直列回路が接続されている。又、前記
トランジスタTr１４のコレクタ端子・ベース端
子間には抵抗Ｒ５８が接続され、又、トランジス
タTr１４のベース端子と全波整流器６のマイナ
ス端子間にはツエナーダイオードZDが接続され
ている。

前記ダイオードアレイDaにて第２図における
第一の定電圧回路７６が構成されるとともに、抵
抗Ｒ５８、トランジスタTr１４及びツエナーダ
イオードZDとにより第二の定電圧回路７７が構
成されている。

この電源回路ＺはダイオードアレイDa２間の
順方向電圧を前記トランジスタTr１４及びツエ
ナーダイオードZD等にてさらに定電圧化し、バ
ツテリＢを充電するようになつている。

そして、定常の負荷電流が配電線Ｌに流れてい
るときは前記バツクアツプ用のバツテリＢを消費
せず、負荷電流により前記各部に駆動電流を供給
するようになつている。そして、変電所の遮断器
がトリツプして配電線Ｌに負荷電流が流れなくな
つたときにはバツクアツプ用のバツテリＢが各部
に必要な駆動電流を出力端子Ｐ１３から供給する
ようになつている。

電源電圧チエツク回路７８について説明する。

前記バツテリＢの両端子間には抵抗Ｒ５９とト
ランジスタTr１５のコレクタ・エミツタの直列
回路が接続されるとともに、抵抗Ｒ６０、抵抗Ｒ
６１の直列回路が接続されている。又、前記抵抗
Ｒ６１の両端子にはコンデンサＣ２３が接続さ
れ、さらに前記抵抗Ｒ６１のプラス端子はトラン
ジスタTr１５のベース端子に接続されて、同抵
抗Ｒ６１の電圧をトランジスタTr１５のベース
端子に印加するようになつている。

前記バツテリＢの両端子間にはダイオードＤ３
１、抵抗Ｒ６２、バツテリチエツク表示器Hcの
共通端子２８・セツト端子２９、ダイオードＤ３
２及びスイツチングトランジスタTr１６のコレ
クタ・エミツタが接続されている。又、バツテリ
チエツク表示器Hcのセツト端子２９と共通端子
間にはフリーホイールダイオードＤ３３が接続さ
れている。

前記トランジスタTr１５のコレクタ端子と前
記スイツチングトランジスタTr１６のベース端
子間にはインバータIn２、ノツト回路２５、コン
デンサＣ２４、抵抗Ｒ６３、アンド回路２６及び
抵抗Ｒ６４の直列回路が接続されている。そし
て、前記抵抗Ｒ６３のプラス端子とバツテリＢの
マイナス端子間には抵抗Ｒ６５が接続され、又、
前記スイツチングトランジスタTr１６のベース
端子とバツテリＢのマイナス端子間には抵抗Ｒ６
６が接続されている。

従つて、バツテリＢが所定電圧を保持している
ときにはトランジスタTr１５はベース端子に抵
抗Ｒ６１の分圧が印加され、オン状態となつてい
る。そして、この状態のときにはインバータIn２
には論理値０に対応する信号が入力される。する
と、インバータIn２からは論理値１に対応する信
号をノツト回路２５に印加し、同ノツト回路２５
はその論理値１に対応する信号に基づいて論理値
０に対応する信号をコンデンサＣ２４、抵抗Ｒ６
５，Ｒ６３に印加する。アンド回路２６は前記
CR回路からの論理値０に対応する信号を入力し、
その信号に基づいて論理値０に対応する信号をス
イツチングトランジスタTr１６のベース端子に
印加するため、同スイツチングトランジスタTr
１６はオフ状態となる。

反対に、バツテリＢが所定電圧以下になつた場
合にはトランジスタTr１５のベース端子には所
定のベース電圧が印加されないため、オフ状態と
なる。すると、インバータIn２には論理値１に対
応する信号が入力され、その信号に基づいてイン
バータIn２は論理値０に対応する信号をノツト回
路２５に印加し、同ノツト回路２５はその論理値
０に対応する信号に基づいて論理値１に対応する
信号をコンデンサＣ２４、抵抗Ｒ６５，Ｒ６３に
印加する。アンド回路２６は前記CR微分回路か
らの論理値１に対応する信号を入力し、その信号
に基づいて論理値１に対応する信号をスイツチン
グトランジスタTr１６のベース端子に印加する
ため、同スイツチングトランジスタTr１６はオ
ン状態となる。

前記バツテリチエツク表示器Hcのリセツト端
子３０とバツテリＢのマイナス端子間にはダイオ
ードＤ３４及びスイツチングトランジスタTr１
７のコレクタ・エミツタが接続されている。

前記インバータIn２の出力端子と前記スイツチ
ングトランジスタTr１７のベース端子間には、
ノツト回路３２，３３、コンデンサＣ２５、抵抗
Ｒ６７、アンド回路３４及び抵抗Ｒ６８の直列回
路が接続され、前記抵抗Ｒ６７のプラス端子とバ
ツテリＢのマイナス端子間には抵抗Ｒ６９が接続
されている。又、前記スイツチングトランジスタ
Tr１７のベース端子とバツテリＢのマイナス端
子間には抵抗Ｒ７０が接続されている。そして、
バツテリチエツク表示器Hcのリセツト端子３０
と共通端子間にはフリーホイールダイオードＤ３
５が接続されている。

従つて、ノツト回路３２は前記インバータIn２
から論理値１に対応する信号を入力すると、同ノ
ツト回路３２はその論理値１に対応する信号に基
づいて論理値０に対応する信号をノツト回路３３
に印加し、同ノツト回路３２は同信号に基づいて
論理値１に対応する信号をコンデンサＣ２５、抵
抗Ｒ６７，Ｒ６９に印加する。アンド回路３４は
前記CR微分回路からの論理値１に対応する信号
を入力し、その信号に基づいて論理値１に対応す
る信号をスイツチングトランジスタTr１６のベ
ース端子に印加するため、同スイツチングトラン
ジスタTr１６はオン状態となる。

反対に、インバータIn２が論理値０に対応する
信号をノツト回路３２に出力すると、ノツト回路
３２はその論理値０に対応する信号に基づいて論
理値１に対応する信号をノツト回路３３に出力
し、同ノツト回路３３は同信号に基づいて論理値
０に対応する信号をコンデンサＣ２５、抵抗Ｒ６
７，Ｒ６９に印加する。アンド回路３４は前記
CR回路からの論理値０に対応する信号を入力し、
その信号に基づいて論理値０に対応する信号をス
イツチングトランジスタTr１６のベース端子に
印加するため、同スイツチングトランジスタTr
１６はオフ状態となる。

バツテリチエツク表示器 前記バツテリチエツク表示器Hcは前記短絡表
示器Haとほぼ同様の構成になつており、共通端
子２８・セツト端子２９を介して表示駆動電流が
流れると、駆動コイル（図示しない）が励磁され
ることにより、デイスクの裏面に付された標識が
外部へ表示してバツテリＢの電圧が低下したこと
を示す。

又、反対に共通端子２８・リセツト端子１２を
介してリセツト駆動電流が流れると、バツテリチ
エツク表示器Hcは復帰駆動コイル（図示しない）
は励磁されることにより、デイスクの表面に付さ
れた標識が外部へ表示され、バツテリＢが所定の
電圧値を保持していることを示す。

実施例の作用 以上のように構成された短絡地絡方向検出表示
装置の制御回路の作用について説明する。

さて、配電線Ｌに定常の負荷電流が流れている
場合には電源回路Ｚにおいては第三の電流変成器
CT３から若干の変成電流が出力され、その変成
電流は全波整流器６により全波整流され、電源回
路ＺのバツテリＢを充電する。さらに、電源回路
Ｚは各回路Xa，Xb，２０の駆動電源として又表
示駆動用の電源としてコンデンサＣ６，Ｃ９，Ｃ
１２，Ｃ１５，Ｃ１７を充電する。

又、このとき第一及び第二の短絡検出回路Xa，
Xbにおいては第一、及び第二の電流変成器CT
１，CT２から同じく若干の変成電流が出力され、
その変成電流は全波整流器６にて全波整流された
後その大部分が抵抗Ｒ１にて消費され、一方、第
三の短絡検出回路Xcにおいては、抵抗Ｒ１、抵
抗Ｒ１４及びダイオードアレイDaにて消費され
る。

そして、この状態では変電所の遮断器はトリツ
プする電流でないため、又、各回路のサイリスタ
SCR１〜サイリスタSCR６はオフ状態である。

この状態で例えば第一の電流変成器CT１が取
着されている配電線Ｌに変電所の遮断器がトリツ
プ可能な短絡電流が流れると、第一の電流変成器
CT１から第一の短絡検出回路Xaに変成電流が出
力される。そして、この変成電流は全波整流器６
にて全波整流されて、フオトカプラPCはその全
波整流されたアナログ信号を入力し、発光ダイオ
ードLED及びフオトトランジスタPTrによりデ
イジタル出力する。すると、スイツチングトラン
ジスタTr１はベース端子に印加されるデイジタ
ル信号のレベルが所定値以上の場合にオン動作す
る。その結果、抵抗Ｒ８とコンデンサＣ４のCR
回路の時定数により抵抗Ｒ８の電圧が所定時間ア
ンド回路８に論理値１に対応する信号として印加
される。

従つて、同アンド回路８はその論理値１に対応
して矩形波である論理値１に対応する信号（短絡
電流検知信号）をアンド回路９に出力する。

一方、前記短絡電流により変電所の遮断器がト
リツプし、その結果、配電線Ｌが無電圧となる
と、第三の短絡検出回路Xcにおけるダイオード
アレイDa間の電圧が無電圧となるため、トラン
ジスタTr２のベース端子には前記抵抗Ｒ１６の
電圧（すなわち無電圧）が印加され、トランジス
タTr２はオフ動作する。すると、トランジスタ
Tr２がオフ状態のため、前記インバータIn１に
はトランジスタTr２のコレクタ・エミツタ間の
電圧、すなわち、論理値１に対応する信号が印加
される。

従つて、インバータIn１の出力端子からは論理
値０に対応する信号が出力され、ノツト回路１３
はその論理値０に対応する信号に基づいて波形を
矩形化し、論理値１に対応する信号（無電圧検出
信号）を出力する。

同アンド回路９は前記アンド回路８からの論理
値１に対応する信号が印加されている間に前記無
電圧検出回路５１からの論理値１に対応する信号
（無電圧検出信号）が印加されると、両信号に基
づいて同じく論理値１に対応する第一のスイツチ
信号を出力する。すると、スイツチングトランジ
スタTr３のベース端子には前記第一のスイツチ
信号に基づいて抵抗Ｒ１２の電圧が印加されるこ
とにより、同スイツチングトランジスタTr３は
オン動作（導通）する。

すると、前記コンデンサＣ５と抵抗Ｒ１０に電
圧を印加する。その結果、コンデンサＣ５と抵抗
Ｒ１０から前記サイリスタSCR１のゲート端子
に電圧を印加し、同サイリスタSCR１を導通さ
せる。そして、サイリスタSCR１の導通により、
コンデンサＣ６の電荷が放電され、短絡表示器
Haに短絡表示駆動電流を出力する。

この短絡表示駆動電流により短絡表示器Haは
短絡表示を行う。

又、前記サイリスタSCR１が導通すると、抵
抗Ｒ２０の電圧がスイツチングトランジスタTr
４のベース端子に印加されるため、同スイツチン
グトランジスタTr４がオン動作（導通）する。
すると、スイツチングトランジスタTr５のベー
ス端子に電圧が印加され、同スイツチングトラン
ジスタTr５はオン動作する。すると、コンデン
サＣ９と抵抗Ｒ２１とからそのCR回路の時定数
によりクリア制御信号が時限回路ＴのIC１４の
クリア端子２２に出力される。

IC１４は前記クリア制御信号を入力すると、
発振回路の発振数の分割をクリアして、発振数の
再分割を開始する。そして、IC１４は所定時間
経過すると、その出力端子から抵抗Ｒ５３を介し
て所定時間タイムアツプ信号を印加する。する
と、抵抗Ｒ５４の電圧がスイツチングトランジス
タTr１２のベース端子に印加されるため、スイ
ツチングトランジスタTr１２は前記タイムアツ
プ信号が印加されている間オン動作（導通）さ
れ、前記コンデンサ２２と抵抗Ｒ５６の微分回路
に電圧が印加される。

その結果、同微分回路から前記スイツチングト
ランジスタTr１３のゲート端子に電圧が印加さ
れるため、同スイツチングトランジスタTr１３
がコンデンサＣ２２と抵抗Ｒ５６の微分時定数時
間のみオン動作（導通）される。そして、スイツ
チングトランジスタTr１３のオン・オフ動作に
基づいて、シユミツト・トリガ回路SCは同シユ
ミツト・トリガ回路SCに印加される信号を波形
成形し、表示器Haに表示復帰信号Sig４を出力す
る。

シユミツト・トリガ回路SCから表示復帰信号
Sig４が出力されると、前記コンデンサＣ８と抵
抗Ｒ２４に電圧を印加する。その結果、コンデン
サＣ８と抵抗Ｒ２４から前記サイリスタSCR２
のゲート端子に電圧が印加され、同サイリスタ
SCR２を導通させる。そして、サイリスタSCR
２の導通により、コンデンサＣ６の電荷が放電さ
れ、短絡表示器Haに復帰駆動電流を出力する。

この復帰駆動電流により短絡表示器Haがリセ
ツトされ、定常表示状態に復帰する。

又、第二、第３の電流変成器CT２，CT３が取
着されている配電線Ｌに変電所の遮断器がトリツ
プ可能な短絡電流が流れた場合にも前記と同様に
短絡表示器Haは短絡表示するとともに、一定時
間後には定常表示状態に復帰する。

次に、配電線Ｌに地絡故障が生じた場合、位相
比較判別回路２０はZCT２及びZPD３を介して
配電線Ｌに流れる零相電流及び零相電圧を検出
し、その零相電流と零相電圧の位相比較を行な
う。

そして、位相比較判別回路２０は零相電圧の位
相を基準として零相電流の位相が例えば０〜110
度進みに近い場合には地絡故障点が右側であると
して、右側表示出力端子Ｐ１４から論理値１に対
応する判定信号を一定時間アンド回路２１に出力
する。

アンド回路２１は前記判定信号を入力すると、
その出力端子から論理値１に対応する第二のスイ
ツチ信号を出力し、スイツチングトランジスタ
Tr６はそのベース端子に第二のスイツチ信号に
基づいて抵抗Ｒ２８の電圧が印加される。この結
果、同スイツチングトランジスタTr６はオン動
作（導通）され、前記コンデンサＣ１０と抵抗Ｒ
２６に電圧が印加される。すると、コンデンサＣ
１０と抵抗Ｒ２６から前記サイリスタSCR３の
ゲート端子に電圧を印加し、同サイリスタSCR
３を導通させる。そして、サイリスタSCR３の
導通により、コンデンサＣ９の電荷が放電され、
前記右側方向表示器Hb１に地絡方向表示信号と
しての地絡表示駆動電流を出力する。

すると、右側方向表示器Hb１は右側方向を表
示する。

一方、前記サイリスタSCR３が導通すると、
抵抗Ｒ３１の電圧がスイツチングトランジスタ
Tr７のベース端子に印加されるため、同スイツ
チングトランジスタTr７がオン動作（導通）す
る。

すると、スイツチングトランジスタTr８のベ
ース端子の電位が下がり、同スイツチングトラン
ジスタTr８はオン動作する。その結果、コンデ
ンサＣ１１と抵抗Ｒ３２とからそのCR回路の時
定数によりクリア制御信号が時限回路ＴのIC１
４のクリア端子２２に印加する。

すると、時限回路Ｔは短絡表示と同様に一定時
間後にシユミツト・トリガ回路SCから表示復帰
信号Sig４を印加し、前記コンデンサＣ１６と抵
抗Ｒ４４に電圧を印加する。その結果、コンデン
サＣ１６と抵抗Ｒ４４から前記サイリスタSCR
５のゲート端子に電圧を印加し、同サイリスタ
SCR５が導通する。その結果、コンデンサＣ１
５の電荷が放電され、右側方向表示器Hb１に復
帰駆動電流を出力する。

この復帰駆動電流により右側方向表示器Hb１
はリセツトされ、一定時間後に定常表示状態に復
帰する。

加えて、スイツチングトランジスタTr８がオ
ン動作すると、サイリスタSCR６のゲート端子
に対しコンデンサＣ１１と抵抗Ｒ３２とからその
CR回路の時定数によりゲートトリガ電圧が印加
され、サイリスタSCR６をオン動作させる。す
ると、コンデンサＣ１７の電荷が放電され、左側
方向表示器Hb２に復帰駆動電流を出力する。

この時、左側方向表示器Hb２が正常表示の場
合には前記復帰駆動電流により復帰駆動コイルが
励磁されても、ステータの磁極部は磁極に変化が
ないため、デイスクは正常表示状態を保持し続け
る。

反対に左側方向表示器Hb２が地絡方向表示状
態の場合にはステータの磁極部は正常表示状態の
場合とは反対の磁極になつているため、前記復帰
駆動電流により復帰駆動コイルが励磁されて際
に、ステータの磁極部は反対の磁極に代り、その
結果デイスクは正常表示に回動復帰する。

反対に、位相比較判別回路１１は零相電流の位
相が例えば180〜290度ずれているときには地絡故
障点が左側であるとして左側表示出力端子Ｐ１５
から論理値１に対応する判定信号をアンド回路２
３に一定時間印加する。

すると、前記アンド回路２３から論理値１に対
応する第二のスイツチ信号が出力されると同第二
のスイツチ信号に基づいて抵抗Ｒ３７の電圧がス
イツチングトランジスタTr９のベース端子に印
加される。この結果、同スイツチングトランジス
タTr９はオン動作（導通）され、前記コンデン
サＣ１３と抵抗Ｒ３５に電圧が印加される。その
結果、コンデンサＣ１３と抵抗Ｒ３５から前記サ
イリスタSCR４のゲート端子に電圧を印加し、
同サイリスタSCR４を導通させる。そして、サ
イリスタSCR４の導通により、コンデンサＣ１
２の電荷が放電され、前記左側方向表示器Hb２
に地絡方向表示信号としての地絡表示駆動電流を
出力する。

すると、左側方向表示器Hb２は左側方向を表
示する。

一方、前記サイリスタSCR４が導通すると、
抵抗Ｒ４０の電圧がスイツチングトランジスタ
Tr１０のベース端子に印加されるため、同スイ
ツチングトランジスタTr１０がオン動作する。

すると、スイツチングトランジスタTr１１の
ベース端子の電位が下がり、同スイツチングトラ
ンジスタTr１１はオン動作する。すると、コン
デンサＣ１４と抵抗Ｒ４１とからそのCR回路の
時定数によりクリア制御信号が時限回路ＴのIC
１４のクリア端子２２に印加する。

すると、時限回路Ｔは短絡表示と同様に一定時
間後にシユミツト・トリガ回路SCから表示復帰
信号Sig４を印加し、前記コンデンサＣ１８と抵
抗Ｒ４６に電圧を印加する。その結果、コンデン
サＣ１８と抵抗Ｒ４６から前記サイリスタSCR
のゲート端子に電圧を印加し、同サイリスタ
SCR６が導通する。そして、サイリスタSCR６
の導通により、コンデンサＣ１７の電荷が放電さ
れ、、左側方向表示器Hb２に復帰駆動電流を出力
する。この復帰駆動電流により左側方向表示器
Hb２はリセツトされ、一定時間後に定常表示状
態に復帰する。

加えて、スイツチングトランジスタTr１１が
オン動作すると、サイリスタSCR５のゲート端
子に対しコンデンサＣ１４と抵抗Ｒ４１とからそ
のCR回路の時定数によりゲートトリガ電圧が印
加され、サイリスタSCR５をオン動作させる。
すると、コンデンサＣ１５の電荷が放電され、右
側方向表示器Hb１に復帰駆動電流を出力する。

この時、右側方向表示器Hb１が正常表示の場
合には前記復帰駆動電流により復帰駆動コイルが
励磁されても、ステータの磁極部は磁極に変化が
ないため、デイスクは正常表示状態を保持し続け
る。

反対に右側方向表示器Hb１が地絡方向表示状
態の場合にはステータの磁極部は正常表示状態の
場合とは反対の磁極になつているため、前記復帰
駆動電流により復帰駆動コイルが励磁されて際
に、ステータの磁極部は反対の磁極に代り、その
結果デイスクは正常表示に回動復帰する。

次に前記電源電圧チエツク回路７８の作用を説
明する。

バツテリＢが所定の電圧を保持している状態で
はバツテリチエツク表示器Hcは正常状態を表示
している。

この状態からバツテリＢが所定電圧以下になる
と、トランジスタTr１５のベース端子には所定
のベース電圧が印加されないため、オフ状態とな
る。すると、インバータIn２には論理値１に対応
する信号が入力され、その信号に基づいてインバ
ータIn２は論理値０に対応する信号をノツト回路
２５に出力し、同ノツト回路２５はその論理値０
に対応する信号に基づいて論理値０に対応する信
号をコンデンサＣ２４、抵抗Ｒ６５，Ｒ６３に印
加する。アンド回路２６は前記CR微分回路から
の論理値１に対応する信号を入力し、その信号に
基づいて論理値１に対応する信号をスイツチング
トランジスタTr１６のベース端子に印加するた
め、同スイツチングトランジスタTr１６はオン
状態となる。

その結果、バツテリチエツク表示器Hcはその
共通端子２８・セツト端子２９を介して表示駆動
電流が流れるため、駆動コイル（図示しない）が
励磁されることにより、デイスクの裏面に付され
た標識が外部へ表示してバツテリＢの電圧が低下
したことを示す。

なお、インバータIn２が論理値０に対応する信
号をノツト回路３２に出力すると、ノツト回路３
２はその論理値０に対応する信号に基づいて論理
値１に対応する信号をノツト回路３３に出力し、
同ノツト回路３３は同信号に基づいて論理値０に
対応する信号をコンデンサＣ２５、抵抗Ｒ６７、
Ｒ６９に印加する。アンド回路３４は前記CR微
分回路からの論理値０に対応する信号を入力し、
その信号に基づいて論理値０に対応する信号をス
イツチングトランジスタTr１７のベース端子に
印加するため、同スイツチングトランジスタTr
１７はオフ状態である。

前記のようにバツテリチエツク表示器Hcがバ
ツテリ電圧の低下を表示した場合にはバツテリＢ
が劣化したことを確認できるのでこの劣化したバ
ツテリＢを新品のバツテリＢに交換する。

新品のバツテリＢに交換した場合には同バツテ
リＢが所定電圧を保持するため、トランジスタ
Tr１５はベース端子に抵抗Ｒ６１の分圧が印加
され、オン状態となる。すると、インバータIn２
は論理値０に対応する信号が入力され、同インバ
ータIn２からは論理値１に対応する信号をノツト
回路３２に印加する。

従つて、ノツト回路３２はその論理値１に対応
する信号に基づいて論理値０に対応する信号をノ
ツト回路３３に出力し、同ノツト回路３３は同信
号に基づいて論理値１に対応する信号をコンデン
サＣ２５、抵抗Ｒ６７，Ｒ６９に印加する。アン
ド回路３４は前記CR微分回路からの論理値１に
対応する信号を入力し、その信号に基づいて論理
値１に対応する信号をスイツチングトランジスタ
Tr１７のベース端子に印加するため、同スイツ
チングトランジスタTr１７はオン状態となる。

その結果、バツテリチエツク表示器Hcは共通
端子２８・リセツト端子１２を介してリセツト駆
動電流が流れるため、バツテリチエツク表示器
Hcは復帰駆動コイル（図示しない）は励磁され
ることにより、デイスクの表面に付された標識が
外部へ表示され、バツテリＢが所定の電圧値を保
持していることを示す。

なお、インバータIn２が論理値１に対応する信
号をノツト回路２５に出力すると、同ノツト回路
２５はその論理値１に対応する信号に基づいて論
理値０に対応する信号をコンデンサＣ２４、抵抗
Ｒ６５，Ｒ６３に印加する。アンド回路２６は前
記CR微分回路からの論理値０に対応する信号を
入力し、その信号に基づいて論理値０に対応する
信号をスイツチングトランジスタTr１６のベー
ス端子に印加するため、同スイツチングトランジ
スタTr１６はオフ状態である。

このようにこの実施例では電流変成器CTにて
検出したダイオードアレイDa間の順方向電圧を
定電圧化し、バツテリＢを充電する内部電源タイ
プとなつているため、別電源を不要とする。

又、第三の短絡検出回路Xcではダイオードア
レイDa間の順方向電圧の有無で無電圧を検出し
ているのでPTあるいは大地間の電位を検出する
必要がなく、そのため絶縁性能に対し危惧の虞が
ない。

さらに、短絡検出回路Xcにおいてはフオトカ
プラPCにて短絡電流に基づく信号のアナログ入
力を図り、同フオトカプラPCによりデイジタル
出力を図つているため、フオトカプラPCのフオ
トトランジスタPTrの高感度、高速性能により抵
抗Ｒ１の抵抗値を小さくすることができ、そのこ
とによつて同抵抗Ｒ１の発熱を低減することがで
きる。

加えて、第三の短絡検出回路Xcにおいては前
記フオトカプラPCにより、デイジタル出力と短
絡検出回路に直列に接続したダイオードアレイ
Daがアイソレートでき、そのことによつて、一
個の電流変成器CTに対し短絡検出回路Xc、電源
回路Ｚ、無電圧検出回路５１を接続する構成が可
能となる。従つて、従来とは異なり、電源回路Ｚ
を接続するためだけに三相のうち一相の配電線Ｌ
に設けられた電流変成器CTを確保する必要がな
くなり、各相の配電線Ｌ毎に設けた各電流変成器
CT１，CT２，CT３及びそれたに対応する各短
絡検出回路Xa，Xb，Xcを介して三相全ての配
電線Ｌについて短絡検出をすることができる。

又、短絡検出回路Xa，Xb，Xcにおいてはコ
ンデンサＣ６の放電により、短絡表示器Haを表
示駆動するようになつているので、駆動のための
電流をほとんど消費しなくて済む。

又、この実施例では短絡表示器Ha、方向表示
器Hb１，Hb２が磁気反転表示器を電気的に並列
に接続することにより構成されているので、回路
インピーダンスが低下し、駆動電源として採用し
たコンデンサＣ６，Ｃ９，Ｃ１２，Ｃ１５，Ｃ１
７の放電効率が良くなり、表示駆動を確実とす
る。

又、この実施例では時限回路ＴはIC１４から
のタイムアツプ信号をスイツチングトランジスタ
Tr１３にて増幅し、かつシユミツト・トリガ回
路SCを採用しているため、動作信頼性を高める
ことができるとともに、スイツチング回路５７，
６８，７３の複数のサイリスタSCR２，SCR５，
SCR６を駆動できる。

さらに制御回路は前記のようにICを採用して
いるため、制御回路の消費電流が小さくて済む利
点がある。

又、この実施例ではバツテリＢが所定電圧を保
持していない場合には電源電圧チエツク回路７８
が動作し、バツテリチエツク表示器Hcを表示さ
せるので、簡単にバツテリＢの電圧をチエツクす
ることができる。

さらに、この実施例では地絡方向表示器を構成
する右側方向表示器Hb１、左側方向表示器Hb２
がすでに地絡方向表示をしている状態でさらに地
絡故障が生じた場合には古い地絡故障表示を元の
正常表示状態に復帰させ、最新の地絡故障表示を
行なうことができる。

次に第２実施例を第７図及び第８図に従つて説
明する。

この実施例では前記第１実施例の構成中、時限
回路Ｔに故障電流検出保持回路８１、ゲート回路
としてのアンド回路８２、発振保持回路８３及び
保持解除回路８４を設けたところが大きく異なつ
ている。

以下、前記各回路について詳細に説明する。な
お、前記第１実施例と同一又は相当する構成につ
いては同一符号を付し、その説明を省略する。

第７図に示すように故障電流検出信号保持回路
８１は配電線Ｌが定常時にはその出力端子から論
理値０に対応する信号を出力するようになつてお
り、又、故障電流検出時にはクリア制御信号Sig
１，Sig２，Sig３のいずれか一つを入力すると、
その出力側から論理値１に対応する信号を継続し
て次段に出力するようになつている。

又、この故障電流検出信号保持回路８１は前記
のように継続して論理値１に対応する信号を出力
している間に後記する保持解除回路８４から論理
値１に対応する信号を入力すると、その出力側か
ら論理値０に対応する信号を出力するようになつ
ている。

この故障電流検出信号保持回路８１は具体的に
は第８図に示すようになつている。

すなわち、、クリア制御信号Sig１，Sig２，Sig
３を入力するオア回路８５の出力端子にはオア回
路８６の一方の入力端子が接続され、同オア回路
８６の出力端子はアンド回路８７の一方の入力端
子ａに接続されている。さらに前記アンド回路８
７の出力端子はオア回路８６の他方の入力端子に
接続されるとともに、アンド回路８２の一方の入
力端子ａに接続されている。又、前記アンド回路
８７の他方の入力端子はインバータIn１０を介し
て後記保持解除回路８４のアンド回路９３の出端
子に接続されている。

前記オア回路８６、アンド回路８７及びインバ
ータIn１０とにより、故障電流検出信号保持回路
８１が形成されている。

なお、前記アンド回路８２の他方の入力端子ｂ
は前記無電圧検出部のインバータIn１の出力端子
に接続されている。

次に発振保持回路８３は第７図に示すようにア
ンド回路８２が論理値０に対応する信号を出力し
ているときにはその論理値０に対応する信号に基
づいて論理値１に対応する信号を次段に出力する
ようになつており、又、アンド回路８２が論理値
０→１に対応する信号を出力するときにはその信
号に基づいて論理値１→０に対応する信号をIC
１４のクリア端子２２に出力しIC１４に発振を
開始させるようになつている。

又、この発振保持回路８３は前記のように論理
値０に対応する信号を出力している間に後記する
保持解除回路８４から論理値１に対応する信号を
出力するようになつている。

具体的には発振保持回路８３は第８図に示すよ
うになつている。

すなわち、前記アンド回路８２の出力端子はオ
ア回路８８の一方の入力端子に接続され、同オア
回路８８の出力端子はアンド回路８９の一方の入
力端子に接続されている。同アンド回路８９の他
方の入力端子はインバータIn１１を介して後記す
る保持解除回路８４のアンド回路９３の出力端子
に接続されている。又、前記アンド回路８９の出
力端子はノツト回路９０を介してIC１４のクリ
ヤ端子２２に接続されている。

前記オア回路８８、アンド回路８９、ノツト回
路９０及びインバータIn１１とにより、発振保持
回路８３が構成されている。

又、IC１４の出力端子にはナンド回路９１の
一方の入力端子が接続され、同ナンド回路９１の
他方の入力端子は抵抗Ｒ１００，Ｒ１０１及びイ
ンバータIn１２の直列回路が接続され、前記抵抗
Ｒ１０１のプラス端子とアース線Ｅとの間にはコ
ンデンサＣ１００が接続されている。又、前記ナ
ンド回路９１の出力端子はインバータIn１３を介
してそれぞれダイオードＤ８，Ｄ２３，Ｄ２８を
介してサイリスタSCR１，SCR５，SCR６のゲ
ート端子に接続されている。

前記IC１４、抵抗Ｒ５０、Ｒ５１、コンデン
サＣ２０、ナンド回路９１、抵抗Ｒ１００、Ｒ１
０１、コンデンサＣ１００、インバータIn１２，
In１３とにより時限回路Ｔが構成されている。

このIC１４は発振保持回路８３から論理値０
に対応する信号を入力すると、発振回路７４の発
振を開始するようになつている。そして、IC１
４から所定時間後に論理値１に対応する信号を出
力すると、ナンド回路９１から論理値０に対応す
る１つのパルス信号が出力され、それによつてイ
ンバータIn１３から表示復帰信号Sig４として論
理値１に対応する信号が出力され、前記サイリス
タSCR１，SCR５，SCR６のゲート端子にサイ
リスタがオン動作するのに充分なゲートトリガ電
圧を印加するようになつている。

次に保持解除回路８４はIC１４が発振停止状
態を継続しているときにはその出力側から論理値
０に対応する信号を前記故障電流検出保持回路８
１と発振保持回路８３に出力するようになつてい
る。さらに前記インバータIn１３から論理値１に
対応する信号を入力すると、その出力側から論理
値１に対応する信号を出力するようになつてい
る。

具体的にはこの保持解除回路８４は第８図に示
すようになつている。すなわち、インバータIn１
３の出力端子はアンド回路９２の入力端子に接続
され、同アンド回路９２の出力端子は抵抗Ｒ１０
２，Ｒ１０３の直列回路を介してアンド回路９３
の出力端子に接続されている。又、前記抵抗Ｒ１
０２の両端子には抵抗Ｒ１０４とダイオードＤ１
００の直列回路が並列に接続され、抵抗Ｒ１０２
のマイナス端子はコンデンサＣ１０１を介してア
ース線Ｅに接続されている。

前記アンド回路９２，９３、抵抗Ｒ１０２，Ｒ
１０３，Ｒ１０４、ダイオードＤ１００及びコン
デンサＣ１０１とにより保持解除回路８４が構成
されている。

又、電源回路ＺのトランジスタTr１４のエミ
ツタと全波整流器６のマイナス端子間には抵抗Ｒ
１０５を介してダイオードＤ１０１とコンデンサ
Ｃ１０２の直列回路が接続され、同コンデンサＣ
１０２のプラス端子が前記故障電流検出信号保持
回路８１の各回路に接続されることにより、コン
デンサＣ１０２を故障電流検出信号保持回路８１
の電源としている。そして、このコンデンサＣ１
０２により配電線Ｌが無電圧状態になつた場合で
も同故障電流検出信号保持回路８１に電圧を印加
するようになつている。

なお、この実施例では前記第１実施例のバツテ
リＢの代わりにコンデンサＣ１０３を使用してい
る。

さて上記のように構成された短絡地絡方向検出
表示装置では配電線Ｌが定常状態のときには無電
圧検出部のインバータIn１から論理値１に対応す
る信号が出力されているので、その結果、アンド
回路８２の入力端子ｂに前記論理値１に対応する
信号が入力される。すなわち、アンド回路８２は
論理値１に対応する信号が入力端子ｂに入力さ
れ、アンド回路８２の一方の入力端子ａに論理値
０に対応する信号が入力されるため、アンド回路
８２は論理値０に対応する信号を次段に出力す
る。

発振保持回路８３は論理値０に対応する信号を
入力するため、その出力側からIC１４のクリア
端子２２に論理値１に対応する信号を出力するこ
ととなり、その結果、IC１４は発振停止状態を
継続する。

次に例えば配電線Ｌに変電所遮断器がトリツプ
可能な短絡故障が生じ、その結果、前記第１実施
例と同様に短絡表示器Haが表示するとともに、
それに対応して電圧増幅回路５６からオア回路８
５をクリア制御信号Sig１を故障電流検出信号保
持回路８１が入力すると、その出力側から論理値
１に対応する信号を継続してアンド回路８２の入
力端子ａに出力する。そして、前記短絡故障によ
り変電所遮断器がトリツプして配電線Ｌが無電圧
実施例になると、無電圧検出部のインバータIn１
から論理値０に対応する信号が出力され、アンド
回路８２は入力端子ｂに前記論理値０に対応する
信号が入力される。

すなわち、アンド回路８２は論理値１に対応す
る信号が入力端子ｂに入力されるため、アンド回
路８２は論理値０に対応する信号を発振保持回路
８３に出力する。さらに、この後配電線Ｌへの変
電所の再送電が成功すると、無電圧検出部のイン
バータIn１から論理値１に対応する信号が出力さ
れるので、その結果、アンド回路８２の入力端子
ｂに前記論理値１に対応する信号が入力され、す
なわち、アンド回路８２には論理値１に対応する
信号が入力されるため、アンド回路８２は論理値
１に対応する信号を発振保持回路８３に出力す
る。

この結果、発振保持回路８３はアンド回路８２
から論理値０→１に対応する信号が入力されるた
め、発振保持回路８３はその信号に基づいて論理
値１→０に対応する信号をIC１４のクリヤ端子
２２に出力し発振回路７４に発振を開始させる。

IC１４は所定時間経過すると、その出力端子
から論理値１に対応する信号を出力する。これに
より、ナンド回路９１から論理値０に対応する１
つのパルス信号が出力され、それによつてインバ
ータIn１３から表示復帰信号Sig４としての論理
値１に対応する信号が出力され、サイリスタ
SCR１のゲート端子にサイリスタSCR１がオン
動作するのに充分なゲートトリガ電圧を印加し、
以下前記第１実施例と同様に短絡表示器Haを表
示復帰させる。

又、同時にインバータIn１３からの論理値１に
対応する信号を保持解除回路８４が入力すると、
この信号に基づいて同保持解除回路８４はその出
力側から論理値１に対応する信号を故障電流検出
信号保持回路８１及び発振保持回路８３に出力す
る。すると、故障電流検出信号保持回路８１はそ
の信号に基づいてその出力側から論理値０に対応
する信号を出力し、一方、発振保持回路８３はそ
の信号に基づいて論理値１に対応する信号を出力
する。この結果、IC１４は発振回路７４の発振
を停止状態にする。すなわち、故障電流検出保持
回路８１及び発振保持回路８３は元の状態に復帰
する。

なお、配電線Ｌに変電所遮断器がトリツプ可能
な地絡故障が生じた場合にも前記短絡故障と同様
に各回路は動作する。

又、配電線Ｌが短絡、地絡の故障電流以外の理
由で変電所遮断器のトリツプにより無電圧状態に
なり、さらにこの後配電線Ｌに再送電が成功する
と、アンド回路８２の入力端子ｂには無電圧検出
部により論理値１→０→１に対応する信号が入力
される。しかし、故障電流検出信号保持回路８１
にはクリア制御信号Sig１，Sig２，Sig３が入力
されないので故障電流検出信号保持回路８１の出
力側は配電線Ｌが定常状態時と論理値０に対応す
る信号を出力するため、アンド回路８２は論理値
０に対応する信号を出力し、これにより発振保持
回路８３は論理値１に対応する信号を出力するの
で、IC１４は発振を停止したままの状態である。

このようにこの第２実施例では故障電流と配電
線Ｌの無電圧のアンド条件により出力される信号
と、変電所が再送電を行つた時のアンド条件で
IC１４をタイマー動作させ、一定時間後にIC１
４が出力した信号で発振回路７４の発振を停止さ
せる。

その他の作用効果は前記第１実施例と同様であ
る。

なお、この発明は前記実施例に限定されるもの
ではなく、この発明の趣旨から逸脱しない範囲で
任意に変更することも可能である。

発明の効果 以上上述したようにこの発明は短絡検出回路に
おいてはフオトカプラにて短絡電流に基づく信号
のアナログ入力を図り、同フオトカプラによりデ
イジタル出力を図つているため、フオトカプラの
フオトトランジスタの高感度、高速性能により短
絡検出回路における抵抗の抵抗値を小さくするこ
とができ、そのことによつて同抵抗の発熱を低減
することができる。

加えて、短絡検出回路においては前記フオトカ
プラにより、デイジタル出力と短絡検出回路に直
列に接続した素子がアイソレートでき、そのこと
によつて、同一の電流検出器に対して電源回路と
短絡検出回路を共に接続することが可能とされ、
三相のうち二相分しか短絡検出できなかつた従来
とは異なり、配電線からの充電電流により電源回
路の充電を図りつつ三相全ての配電線について短
絡検出をすることができるという優れた効果を奏
する。

【図面の簡単な説明】

第１図はこの発明を具体化した実施例の短絡地
絡方向検出表示装置の略体図、第２図は同じく短
絡地絡方向検出表示装置の電気ブロツク回路図を
示し、ａは時限回路以外の電気ブロツク回路図、
ｂは時限回路の電気ブロツク回路図、第３図は短
絡地絡方向検出表示装置の電気回路図、第４図は
短絡表示器の略体図、第５図は同じく作用を示す
ための説明図、第６図は短絡表示器の電気回路
図、第７図は第２実施例の要部電気ブロツク回路
図、第８図は第７図のブロツクを具体化した電気
回路図である。 １……短絡地絡方向検出表示装置、２……零相
電流変成器、３……零相電圧検出器、６……全波
整流器、８……アンド回路（第一の波形操作回
路）、９……アンド回路（短絡用ゲート回路）、１
３……ノツト回路、１４……IC、２０……位相
比較判別回路、２１，２３……アンド回路（地絡
検出用ゲート回路）、２５……ノツト回路、２６
……アンド回路、３２，３３……ノツト回路、３
４……アンド回路、５１……無電圧検出回路、５
２……第二の波形操作回路、５５……第一のスイ
ツチング回路、６５，７０……第二のスイツチン
グ回路、Xa……第一の短絡検出回路、Xb……第
二の短絡検出回路、Xc……第三の短絡検出回路、
Ｚ……電源回路、Ｔ……時限回路、Ha……短絡
表示器、Hb１……右側方向表示器、Hb２……左
側方向表示器、Hc……バツテリチエツク表示器、
CT１……第一の電流変成器、CT２……第二の電
流変成器、CT３……第三の電流変成器、Ｌ……
配電線。

Claims (1)

1. 【特許請求の範囲】 １ 配電線に流れる短絡電流を配電線に設けた電
   流検出器を介して検知し、短絡電流検知信号を出
   力する短絡検出回路と、 変電所の遮断器がトリツプした場合に前記電流
   検出器を介して配電線の無電圧状態を検知し、無
   電圧検知信号を出力する無電圧検出回路と、 前記短絡検出回路からの短絡電流検知信号と、
   無電圧検出回路からの無電圧検知信号とを共に入
   力したとき動作信号を出力する短絡検出用ゲート
   回路と、 前記短絡検出用ゲート回路が出力する動作信号
   に基づいて短絡表示動作する短絡表示器と、 同じく配電線に設けた電流検出器から出力され
   る充電電流により充電されととともに、前記各回
   路に駆動電流を供給する電源回路と を備えた短絡検出表示装置において、 前記短絡検出回路を、配電線に短絡電流が流れ
   たとき電流検出器が出力するアナログ信号をデイ
   ジタル信号に変換出力するフオトカプラを備え、
   前記アナログ信号に基づいてデイジタル化された
   短絡電流検知信号を出力するように構成し、 同短絡検出回路を各相配電線に設けられた各電
   流検出器に対しそれぞれ接続するとともに、 前記電源回路を短絡検出回路が接続された電流
   検出器に対して接続したことを特徴とする短絡検
   出表示装置。