JPH05844B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、コア構成の改善による可変インダク
タの制御特性の改善に関するものである。

＜従来の技術＞ 第８図は従来の可変インダクタの一例を示す構
成図である。

第８図の可変インダクタでは、制御巻線とイン
ダクタ用巻線の干渉を小さくするために、その構
成が差動構成とされている。第８図において、a₁
−a₂巻線を制御巻線、b₁−b₂巻線をインダクタ用
巻線とする。２つの脚に分けて巻かれたインダク
タ用巻線b₁−b₂を流れる電流によつて発生する磁
束は、制御巻線a₁−a₂が巻かれた脚では互いに逆
方向となつて打ち消し合うので、制御巻線a₁−a₂
間には電圧が発生しない。したがつて、制御巻線
a₁−a₂とインダクタ用巻線b₁−b₂の干渉を小さく
することができる。

＜発明が解決しようとする課題＞ しかしながら、上記従来技術に示す可変インダ
クタにおいて、インダクタ用巻線b₁−b₂を流れる
電流が大きくなると、この電流によつて、コアが
飽和してしまう。飽和防止のためには、図に示す
ように空隙部g₁〜g₃を設ける。この空隙部g₁〜g₃
の空隙部長さを大きくすると、コアを飽和させる
ための制御電流が大きくなり、大きな駆動電力が
必要となる。したがつて、実用上は空隙部長さが
小さい場合に限られ、大きな電流がインダクタ用
巻線b₁−b₂に流れる場合には飽和のため、使用で
きないという課題がある。

本発明は上記従来技術の課題を踏まえて成され
たものであり、インダクタ用巻線からは飽和させ
難く、制御巻線からは飽和させ易く、制御電力の
小さい可変インダクタを提供することを目的とし
たものである。

＜課題を解決するための手段＞ 上記課題を解決するための本発明の第１の構成
は、矩形の第１の閉磁路と、この第１の閉磁路の
１つの脚の周りに巻かれた制御巻線と、前記第１
の閉磁路の巻線を施していない脚にその３本の脚
がそれぞれの各端部全てに、若しくはその中央脚
の端部みのに空隙部を介して接続、又は３本の脚
が空隙部無しで接続されたＥ形の第２の磁路と、
この第２の磁路の前記中央脚の周りに巻かれたイ
ンダクタ用巻線とを備えたことを特徴とするもの
であり、第２の構成は、EI形の第１の閉磁路と、
この第１の閉磁路の中央脚の周りに巻かれた制御
巻線と、前記第１の閉磁路のＩ形の脚にその２つ
の脚が空隙部を介して、又は空隙部無しで接続さ
れた馬蹄形の第２の磁路と、この第２の磁路に巻
かれたインダクタ用巻線とを備えたことを特徴と
するものである。

＜作用＞ 本発明によると、インダクタ用巻線からみた磁
気抵抗を制御巻線からみた磁気抵抗に比べ非常に
大きくすることができるため、インダクタ用巻線
からは飽和させ難く、制御巻線からは飽和させ易
くすることができる。

＜実施例＞ 以下、本発明を図面に基づいて説明する。

第１図は本発明に係わる可変インダクタの一実
施例を示す構成図である。

第１図において、l₆脚〜l₈脚は、矩形に閉じた
第１の磁路を構成している。a₁−a₂巻線はl₈脚に
施された制御巻線である。又、l₁脚〜l₅脚はＥ形
の第２の磁路を構成し、Ｅ形の３本の脚（l₁〜l₃
脚）の端部は、空隙部g₁₁〜g₁₃を介して、第１の
磁路を構成するl₆脚〜l₇脚に接続される。その結
果、中央脚（l₂脚）を共有し、その両側に１対の
対称な閉磁路が形成される。中央脚（l₂脚）に
は、b₁−b₂巻線が施されており、インダクタ用巻
線として使用される。

このような構成において、制御巻線a₁−a₂から
みると、l₆脚〜l₈脚の閉磁路には空隙部がなく、
少ない電流で飽和させることができる。一方、イ
ンダクタ用巻線b₁−b₂からみると、閉磁路l₂脚−
l₄脚−l₁脚−l₆脚−l₂脚及びl₂脚−l₅脚−l₃脚−l₇脚
−l₂脚を形成する際には、必ず空隙部g₁₁〜g₁₃を
通ることになるので、l₁脚〜l₇脚の閉磁路を飽和
させるには大きな電流が必要となる。言い換えれ
ば、インダクタ用巻線b₁−b₂にかなり大きな電流
を流しても、空隙部g₁₁〜g₁₃における空隙部長さ
の調整によつて、l₁脚〜l₇脚による閉磁路を飽和
し難くすることができる。制御巻線a₁−a₂を流れ
る電流により発生した磁束によつて、l₆脚とl₇脚
が次第に飽和すると、l₂脚−l₄脚−l₁脚−l₆脚−l₂
脚、又はl₂脚−l₅脚−l₃脚−l₇脚−l₂脚で構成され
る閉磁路の磁気抵抗は次第に大きくなり、インダ
クタ用巻線b₁−b₂からみたインダクタンスは減少
する。

第２図は本発明に係わる可変インダクタの第２
の実施例を示す構成図である。第１図との相違点
は、空隙部をＥ形の中央脚の端部のみとした点で
あり、第１図の構成のものに比較し、飽和する脚
が多くなることにより、インダクタンスの変化を
大きくすることができる。

ここで、第３図及び第４図は第１図及び第２図
において、それぞれインダクタ用巻線b₁−b₂及び
制御巻線a₁−a₂からみた等価回路図である。な
お、第３図及び第４図において、添字（数字）は
第１図に対応して表わしており、第２図の場合
は、空隙部の磁気抵抗Rg₁＝Rg₃＝０とすれば良
い。

第３図及び第４図において、R_i（ｉ＝１〜８）
は各脚の磁気抵抗であり、それぞれの脚での実効
磁路長をd_i、実効断面積をS_i、透磁率をμ_iとする
と、各脚での磁気抵抗R_iは、 R_i＝d_i／μ_iS_i で表わされる。又、Rg_i（ｉ＝１〜３）は各空隙部
の磁気抵抗であり、各空隙部長さをdg_i、断面積
をSg_iとすると、各空隙部での磁気抵抗Rg_iは、 Rg_i＝dg_i／μ₀Sg_i と表わされる。これらの磁気抵抗R_i、Rg_iで表わ
した等価回路図が第３図及び第４図である。

第３図に示すインダクタ用巻線b₁−b₂からみた
等価回路図においては、 R₁＋Rg₁＋R₄＝R₃＋Rg₃＋R₅ R₆＝R₇ が成り立てば（中央脚l₂に関して対称ならば）、
起磁力N₁I₁によつて生じる磁束φ₁、φ₂は等しく
なり、Ａ、Ｂの２点間の磁気抵抗R₈を通る磁束
φ₃は生じない。即ち、インダクタ用巻線b₁−b₂か
ら制御巻線a₁−a₂への干渉はない。

一方、第４図に示す制御巻線a₁−a₂からみた等
価回路図においては、 Z₁＝R₁＋Rg₁＋R₄ Z₂＝R₂＋Rg₂ Z₃＝R₃＋Rg₃＋R₅ とすると、l₂脚の磁束φ₁は次式のように計算され
る。なお、第５図に第４図の等価回路図を簡略化
して表わした等価回路図を示す。

φ₁＝（N₂I₂−R₈φ） ・（R₆Z₃−Z₁R₇）／△ △＝Z₁＋Z₃ ０ Z₁ ０ R₆＋R₇ −R₆ −Z₃ R₇ Z₂ したがつて、 R₆Z₃−Z₁R₇＝０ 即ち、R₆Z₃＝Z₁R₇が成り立てば、φ₁＝０となり、
l₂脚に磁束は発生しないため、制御巻線a₁−a₂か
らインダクタ用巻線b₁−b₂への干渉もない。

この時、制御巻線a₁−a₂からみた磁気抵抗Ｒ
は、 Ｒ＝R₈＋（R₆＋R₇）（Z₁＋Z₃） ＝R₈＋（R₆＋R₇）（Z₁＋Z₃） ／（R₆＋R₇＋Z₁＋Z₃） ＝R₈＋（R₆＋R₇） ／｛１＋（R₆＋R₇）／（Z₁＋Z₃）｝ で表わされる。ここで、Z₁、Z₃に空隙部を含む場
合（第１図に対応）は、一般に Z₁＋Z₃≫R₆＋R₇ となり、 ＲR₈＋R₆＋R₇ であり、磁気抵抗Ｒに空隙部の抵抗は含まれず、
磁気抵抗Ｒは小さい値となり、小さな制御電力で
大きな磁束を発生できる。又、Z₁、Z₃に空隙部を
含まない場合（第２図に対応）は、磁気抵抗Ｒに
は空隙部の抵抗は含まれず、同様に磁気抵抗Ｒは
小さい値になる。一方、インダクタ用巻線b₁−b₂
からみた磁気抵抗には必ず空隙部の磁気抵抗Rg₂
が含まれるため、この空隙部長さdg₂を任意に決
定することにより、磁気抵抗Ｒは大きくなり、大
きな起磁力N₁I₁でも、コアが飽和しないように
することができる。

第６図は本発明に係わる可変インダクタの第３
の実施例を示す構成図である。第６図において、
中央脚l₂及び中央脚l₂に関して対称に設けられた
l₂脚−l₄脚−l₁脚−l₆脚−l₂脚、l₂脚−l₅脚−l₃脚−
l₇脚−l₂脚は１対の対称なEI形の閉磁路を構成し
ている。a₁−a₂巻線はl₂脚に施された制御巻線で
ある。又、l₈脚は馬蹄形とされ、空隙部ｇ１４，
ｇ１５を介してl₆脚、l₇脚と接続し、閉磁路を構
成している。l₈脚には図に示すようにb₁−b₂巻線
が施されており、このb₁−b₂巻線をインダクタ用
巻線として使用しており、前記第１図の構成図の
ものと同様に、制御巻線a₁−a₂からは飽和させ易
く、インダクタ用巻線b₁−b₂からは飽和させ難い
構成とすることができる。

なお、図示はしないが、第１図（及び第２図）
の実施例において、矩形の第１の磁路とＥ形の第
２の磁路とが空隙部無しで接続された構成であつ
ても良く、その際には制御巻線とインダクタ用巻
線とはどちらの脚に巻かれても良い。（第６図の
実施例においても同様である。） 更に、第７図は第２図に示す可変インダクタの
２つの磁路の組み合わせを変えた第４の実施例で
ある。イ図に示す馬蹄形の磁路と、ロ図に示す
EI形の磁路とを、ハ図に示すように、高さ方向
に組み合わせた構成のものである。この構成で
は、例えばプリント基板上の取り付け面積が限定
される場合等に有利であり、又、制御巻線を巻い
たコアの面積が広くとれるため、コアの放熱面積
が大きくできる。ニ図はハ図の底面図であり、
EI形の磁路の中央脚にのみ空隙部を設けた構成
としているが、これに限るものではなく、Ｅ形の
３本の脚の各端部全てに空隙部を付けた構成であ
つても良く、又、空隙部の全く無い構成であつて
も良い。

なお、上記の実施例では、Ｅ形、矩形、EI形、
馬蹄形等の磁路を組み合わせて構成したが、トロ
イダル形等丸形の磁路等、任意の形状の磁路を用
いて構成することもできる。＜発明の効果＞ 以上、実施例と共に具体的に説明したように、
本発明によれば、インダクタ用巻線からみた磁気
抵抗を制御巻線からみた磁気抵抗と比べて非常に
大きな値とすることができるため、インダクタ用
巻線からは飽和させ難く、制御巻線からは飽和さ
せ易くできる。したがつて、インダクタンス値を
変化させる制御電力を小さくすることができる。
更に制御巻線のアンペアターンが小さくてすむた
め、導線抵抗、インダクタンス、並列容量を小さ
くでき、インダクタンス変化の応答速度を速める
ことができる等の利点を持つ可変インダクタを実
現することができる。

【図面の簡単な説明】

第１図は本発明に係わる可変インダクタの第１
の実施例を示す構成図、第２図は本発明の第２の
実施例を示す構成図、第３図はインダクタ用巻線
からみた第１図及び第２図の等価回路図、第４図
は制御巻線からみた第１図及び第２図の等価回路
図、第５図は第４図の等価回路図を簡略化した等
価回路図、第６図及び第７図は本発明の第３、第
４の実施例を示す構成図、第８図は従来例であ
る。 a₁−a₂……制御巻線、b₁−b₂……インダクタ用
巻線、g₁₁〜g₁₅……空隙部、l₁〜l₈……脚。

Claims (1)

1. 【特許請求の範囲】 １ 矩形の第１の閉磁路と、この第１の閉磁路の
   １つの脚の周りに巻かれた制御巻線と、前記第１
   の閉磁路の巻線を施していない脚にその３本の脚
   がそれぞれの各端部全てに、若しくはその中央脚
   の端部のみに空隙部を介して接続、又は３本の脚
   が空隙部無しで接続されたＥ形の第２の磁路と、
   この第２の磁路の前記中央脚の周りに巻かれたイ
   ンダクタ用巻線とを備えたことを特徴とする可変
   インダクタ。 ２ EI形の第１の閉磁路と、この第１の閉磁路
   の中央脚の周りに巻かれた制御巻線と、前記第１
   の閉磁路のＩ形の脚にその２つの脚が空隙部を介
   して、又は空隙部無しで接続された馬蹄形の第２
   の磁路と、この第２の磁路に巻かれたインダクタ
   用巻線とを備えたことを特徴とする可変インダク
   タ。