JPH0584666B2 - - Google Patents

Info

Publication number
JPH0584666B2
JPH0584666B2 JP60259089A JP25908985A JPH0584666B2 JP H0584666 B2 JPH0584666 B2 JP H0584666B2 JP 60259089 A JP60259089 A JP 60259089A JP 25908985 A JP25908985 A JP 25908985A JP H0584666 B2 JPH0584666 B2 JP H0584666B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
hole
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60259089A
Other languages
Japanese (ja)
Other versions
JPS62222653A (en
Inventor
Shigeru Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25908985A priority Critical patent/JPS62222653A/en
Publication of JPS62222653A publication Critical patent/JPS62222653A/en
Publication of JPH0584666B2 publication Critical patent/JPH0584666B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置及びその製造方法に関
し、特にその多層配線技術の改良に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to improvements in multilayer wiring technology thereof.

〔従来の技術〕[Conventional technology]

第4図は例えば従来の半導体装置を示す断面図
であり、第5図はその製造フローを示す図であ
る。図において、1はシリコン(Si)基板、2は
該シリコン基板1上に形成された不純物拡散層、
3はシリコン基板1上に形成された下地絶縁膜、
4は不純物拡散層2と接続する一層目のアルミニ
ウム配線、5は該アルミニウム配線4を覆う層間
絶縁膜である。6は二層目のアルミニウム配線
で、層間絶縁膜5の開口部であるスルーホールに
て一層目のアルミニウム配線4と接続する。
FIG. 4 is a sectional view showing, for example, a conventional semiconductor device, and FIG. 5 is a diagram showing its manufacturing flow. In the figure, 1 is a silicon (Si) substrate, 2 is an impurity diffusion layer formed on the silicon substrate 1,
3 is a base insulating film formed on the silicon substrate 1;
Reference numeral 4 designates a first layer of aluminum wiring connected to the impurity diffusion layer 2, and reference numeral 5 designates an interlayer insulating film that covers the aluminum wiring 4. Reference numeral 6 denotes a second layer of aluminum wiring, which is connected to the first layer of aluminum wiring 4 through a through hole, which is an opening in the interlayer insulating film 5 .

次にその製造方法について説明する。 Next, the manufacturing method will be explained.

まず、第5図に示すように、シリコン(Si)
基板1上に写真製版技術及びイオン注入技術等を
用い不純物拡散層2を形成する。次にSi界面を保
護するための下地絶縁膜3を堆積し、その不純物
拡散層2上の下地絶縁膜3に、外部と電気的コン
タクトをとるためのコンタクト孔を開ける。その
後一層目アルミニウム配線4を上記コンタクト孔
内及び下地絶縁膜3上に形成し、パターニングを
行う。
First, as shown in Figure 5, silicon (Si)
An impurity diffusion layer 2 is formed on a substrate 1 using photolithography, ion implantation, or the like. Next, a base insulating film 3 for protecting the Si interface is deposited, and a contact hole is formed in the base insulating film 3 on the impurity diffusion layer 2 for electrical contact with the outside. Thereafter, a first layer aluminum wiring 4 is formed in the contact hole and on the base insulating film 3, and patterned.

次に第5図に示すように、下地絶縁膜3及び
アルミニウム配線4上全面に層間絶縁膜5を堆積
する。次に第5図に示すように、層間絶縁膜5
に、写真製版技術を用い一層目アルミニウム配線
4と電気的コンタクトをとるためのスルーホール
を開ける。
Next, as shown in FIG. 5, an interlayer insulating film 5 is deposited over the entire surface of the base insulating film 3 and the aluminum wiring 4. Then, as shown in FIG. Next, as shown in FIG.
Next, a through hole for making electrical contact with the first layer aluminum wiring 4 is made using photolithography.

次に第5図に示すように、スルーホール及び
層間絶縁膜5上全面に、アルミニウム膜をスパツ
タリング法にて堆積し、写真製版技術を用いてパ
ターニングして二層目アルミニウム配線6を形成
する。
Next, as shown in FIG. 5, an aluminum film is deposited on the entire surface of the through hole and interlayer insulating film 5 by sputtering, and patterned using photolithography to form a second layer aluminum wiring 6.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の半導体装置は以上のようなプロセスによ
り製造されているので、スルーホールが微細化さ
れ、アスペクト比(コンタクト孔深さとコンタク
ト径の比)が大きくなるのに伴い、スパツタ法に
よる成膜時にアルミニウム粒子がスルーホールの
奥まで入つてゆかなくなり、急峻なスルーホール
段差部における二層目アルミニウム配線のステツ
プカバレツジが十分でなくなり、従つて、このス
ルーホール段差部での配線電流密度が急増し、エ
レクトロ・マイグレーシヨンなどを引き起こすと
いつた問題点があつた。
Conventional semiconductor devices are manufactured using the process described above, so as through holes become smaller and the aspect ratio (ratio of contact hole depth to contact diameter) increases, aluminum is Particles cannot penetrate deep into the through-hole, and the step coverage of the second layer aluminum wiring at the steep through-hole step becomes insufficient.Therefore, the wiring current density at the through-hole step increases rapidly. There were problems that caused electromigration.

この発明は上記のような問題点を解消するため
になされたもので、ステツプカバレツジがよく、
エレクトロ・マイグレーシヨンなどを引き起こさ
れない、信頼性の高い半導体装置を得ることを目
的とする。
This invention was made to solve the above problems, and has good step coverage.
The objective is to obtain a highly reliable semiconductor device that does not cause electromigration.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る半導体装置及びその製造方法
は、多層配線におけるスルーホール形成部分にア
ルミニウム以外の金属、シリサイドあるいは半導
体を設け、その後そのスルーホール周囲にアルミ
ニウム水和酸化物からなる層間絶縁膜を形成した
ものである。
A semiconductor device and a method for manufacturing the same according to the present invention include providing a metal other than aluminum, silicide, or a semiconductor in a through hole forming portion of a multilayer wiring, and then forming an interlayer insulating film made of aluminum hydrated oxide around the through hole. It is something.

〔作用〕[Effect]

この発明においては、スルーホール形成部分に
アルミニウム以外の金属、シリサイドあるいは半
導体を設け、次にこのスルーホール周囲にアルミ
ニウム水和酸化物からなる層間絶縁膜を形成する
ようにしたので、スルーホール内を完全に埋め込
んだ構造の多層配線を形成することができる。
In this invention, a metal other than aluminum, silicide, or semiconductor is provided in the through hole forming part, and then an interlayer insulating film made of aluminum hydrated oxide is formed around the through hole. A multilayer interconnect with a completely buried structure can be formed.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例による半導体装置を
示す断面図であり、第3図はその製造フローを示
す図である。図において、第4図、第5図と同一
符号は同一または相当部分を示し、7はスルーホ
ール形成部分のシリサイド層、8は層間絶縁膜と
なるアルミニウム水和酸化物層である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention, and FIG. 3 is a diagram showing its manufacturing flow. In the figure, the same reference numerals as those in FIGS. 4 and 5 indicate the same or corresponding parts, and 7 is a silicide layer in a through-hole forming part, and 8 is an aluminum hydrated oxide layer serving as an interlayer insulating film.

次に第3図の製造フローを用いて本実施例の製
造方法について説明する。
Next, the manufacturing method of this embodiment will be explained using the manufacturing flow shown in FIG.

一層目アルミニウム配線4を形成するところま
では従来の半導体装置と同じであり、省略する
(第3図)。
The process up to the formation of the first layer aluminum wiring 4 is the same as that of the conventional semiconductor device, and will be omitted (FIG. 3).

次に、シリサイド層7をスパツタ法により全面
に堆積し、写真製版技術を用いてスルーホール形
成部分以外をエツチングにより除去する(第3図
)。
Next, a silicide layer 7 is deposited over the entire surface by sputtering, and is removed by etching except for the through-hole forming portion using photolithography (FIG. 3).

次に、全面をスパツタエツチ処理を行つた後
に、40℃以上の加熱純水または水蒸気中で表面処
理することにより、一層目アルミニウム配線4上
及び下地絶縁膜3上にシリサイド層7をマスクと
してアルミニウム水和酸化物層8を選択的に形成
する(第3図)。
Next, after sputter etching the entire surface, the surface is treated in heated pure water or water vapor at 40°C or higher, so that aluminum water is applied to the first layer aluminum wiring 4 and the base insulating film 3 using the silicide layer 7 as a mask. A layer 8 of oxidized oxide is selectively formed (FIG. 3).

次にスパツタリング法によりアルミニウム膜を
全面に堆積し、写真製版技術を用いてパターニン
グし、二層目アルミニウム配線6を形成する(第
3図)。
Next, an aluminum film is deposited over the entire surface by sputtering and patterned by photolithography to form the second layer aluminum wiring 6 (FIG. 3).

このように本実施例によれば、一層目のアルミ
ニウム配線4上のスルーホール形成部分にシリサ
イド層7を形成し、その後そのスルーホール周囲
にアルミニウム水和酸化物層8を形成し、そして
二層目のアルミニウム配線6を形成するようにし
たので、低い温度領域での処理にてスルーホール
内を完全に埋め込んだ構造を得ることができ、こ
れによりスルーホールにおける配線のステツプカ
バレツジがよくなり、エレクトロ・マイグレーシ
ヨン等を引き起こさない半導体装置を得ることが
できる。
As described above, according to this embodiment, the silicide layer 7 is formed in the through-hole formation portion on the first layer of aluminum wiring 4, and then the aluminum hydrated oxide layer 8 is formed around the through-hole, and then the second layer is formed. Since the aluminum wiring 6 is formed in a low temperature range, it is possible to obtain a structure in which the inside of the through hole is completely buried by processing in a low temperature region, which improves the step coverage of the wiring in the through hole. A semiconductor device that does not cause electromigration or the like can be obtained.

第2図は本発明の他の実施例による半導体装置
の断面図であり、図中、第1図と同一符号は同一
または相当部分を示し、9はアルミニウム水和酸
化物層8上に形成された絶縁膜である。
FIG. 2 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention. In the figure, the same reference numerals as in FIG. It is an insulating film.

上述の実施例では、層間絶縁膜としてアルミニ
ウム水和酸化物層8のみを用いたものを示した
が、アルミニウム水和酸化物層8だけであると絶
縁力が弱い場合等には、第2図に示すように、
SOG(Spin On Glass)やCVD法により形成した
絶縁膜9との2層構造としてもよい。
In the above-mentioned embodiment, only the aluminum hydrated oxide layer 8 was used as the interlayer insulating film, but if the insulation strength is weak when only the aluminum hydrated oxide layer 8 is used, the method shown in FIG. As shown in
It may also have a two-layer structure with an insulating film 9 formed by SOG (Spin On Glass) or CVD method.

また、上記実施例ではスルーホール形成部分に
シリサイド層7を用いたが、これは例えば導電性
をもつチタン(Ti)、タングステン(W)、クロム
(Cr)等のアルミニウム以外の金属、シリコン
(Si)等の半導体であつてもよい。
In addition, in the above embodiment, the silicide layer 7 was used in the through-hole forming portion, but this may be made of conductive metals other than aluminum such as titanium (Ti), tungsten (W), or chromium (Cr), or silicon (Si). ) etc. may be used.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明に係る半導体装置及びその
製造方法によれば、スルーホール形成部分に導電
性をもつアルミニウム以外の金属、シリサイドあ
るいは半導体の層を設け、次に層間絶縁膜として
スルーホール周囲にアルミニウム水和酸化物層を
選択成長させるようにしたので、スルーホール部
の埋め込みを完全にでき、スルーホール部の第2
の配線のカバレツジが良好となり、エレクトロ・
マイグレーシヨンなどを引き起こさない、信頼性
の高い半導体装置を得ることができる効果があ
る。
As described above, according to the semiconductor device and the manufacturing method thereof according to the present invention, a layer of a conductive metal other than aluminum, silicide, or semiconductor is provided in the through hole forming portion, and then a layer of a conductive metal other than aluminum, silicide, or a semiconductor is provided around the through hole as an interlayer insulating film. Since the aluminum hydrated oxide layer is grown selectively, the through-hole can be completely filled, and the second layer of the through-hole can be completely filled.
Wiring coverage is improved, and electro-
This has the effect of making it possible to obtain a highly reliable semiconductor device that does not cause migration or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による半導体装置を
示す断面図、第2図は本発明の他の実施例による
半導体装置を示す断面図、第3図は第1図に示す
半導体装置の製造フローを示す図、第4図は従来
の半導体装置を示す断面図、第5図は第4図の半
導体装置の製造フローを示す図である。 図において、1はシリコン(Si)基板、2は不
純物拡散層、3は下地絶縁膜、4は一層目アルミ
ニウム配線、6は二層目アルミニウム配線、7は
シリサイド層、8はアルミニウム水和酸化物層、
9は絶縁膜である。なお、図中、同一符号は同一
または相当部分を示す。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a sectional view showing a semiconductor device according to another embodiment of the invention, and FIG. 3 is a fabrication of the semiconductor device shown in FIG. 1. 4 is a sectional view showing a conventional semiconductor device, and FIG. 5 is a diagram showing a manufacturing flow of the semiconductor device of FIG. 4. In the figure, 1 is a silicon (Si) substrate, 2 is an impurity diffusion layer, 3 is a base insulating film, 4 is a first layer aluminum wiring, 6 is a second layer aluminum wiring, 7 is a silicide layer, and 8 is an aluminum hydrated oxide. layer,
9 is an insulating film. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 1 第1の配線と第2の配線とが層間絶縁膜で分
離され、該層間絶縁膜に開口したスルーホールに
て上記第1の配線と第2の配線とが接続されてい
る半導体装置において、 上記スルーホール内はアルミニウム以外の金
属、シリサイドあるいは半導体により埋め込ま
れ、 上記層間絶縁膜の一部または全部がアルミニウ
ム水和酸化物よりなることを特徴とする半導体装
置。 2 第1の配線上のスルーホール形成部分に導電
性をもつアルミニウム以外の金属、シリサイドあ
るいは半導体の層を配設する工程と、 スルーホール周囲の層間絶縁膜形成部分にアル
ミニウム水和酸化物層を加水処理により形成する
工程と、 第2の配線を上記スルーホール部分にて接続す
るように形成する工程とを含むことを特徴とする
半導体装置の製造方法。
[Claims] 1. A first wiring and a second wiring are separated by an interlayer insulating film, and the first wiring and the second wiring are connected through a through hole opened in the interlayer insulating film. A semiconductor device characterized in that the inside of the through hole is filled with a metal other than aluminum, silicide, or a semiconductor, and a part or all of the interlayer insulating film is made of aluminum hydrated oxide. 2 A step of providing a layer of a conductive metal other than aluminum, silicide, or semiconductor in the through-hole formation area on the first wiring, and an aluminum hydrated oxide layer in the interlayer insulating film formation area around the through-hole. A method for manufacturing a semiconductor device, comprising the steps of: forming the semiconductor device by adding water; and forming the second wiring so as to be connected to the through-hole portion.
JP25908985A 1985-11-18 1985-11-18 Semiconductor device and manufacture thereof Granted JPS62222653A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25908985A JPS62222653A (en) 1985-11-18 1985-11-18 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25908985A JPS62222653A (en) 1985-11-18 1985-11-18 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS62222653A JPS62222653A (en) 1987-09-30
JPH0584666B2 true JPH0584666B2 (en) 1993-12-02

Family

ID=17329159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25908985A Granted JPS62222653A (en) 1985-11-18 1985-11-18 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS62222653A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241529B1 (en) * 1996-12-12 2000-02-01 김영환 Method for preventing corrosion of metal wiring in semiconductor device using plasma

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150985A (en) * 1975-06-19 1976-12-24 Mitsubishi Electric Corp Fabrication method of semiconductor device
JPS526795A (en) * 1975-07-07 1977-01-19 Mitsubishi Rayon Co Ltd Process for producing polyester polymers
JPS5261964A (en) * 1975-11-18 1977-05-21 Seiko Epson Corp Semiconductor device
JPS5630744A (en) * 1979-08-21 1981-03-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JPS5831215B2 (en) * 1979-09-29 1983-07-05 森六株式会社 Oxygen adsorption/desorption agent containing a coordinated polymeric iron (2) porphyrin complex as an active ingredient

Also Published As

Publication number Publication date
JPS62222653A (en) 1987-09-30

Similar Documents

Publication Publication Date Title
JPH0360055A (en) Manufacturing method of integrated circuit
US5128745A (en) Semiconductor device with thin film resistor
KR920004226B1 (en) Manufacturing Method of Semiconductor Device
JPH03138934A (en) Etching of window having different depth
US5700726A (en) Multi-layered tungsten depositions for contact hole filling
JPH04229618A (en) Integrated circuit device contact and formation method thereof
US4884120A (en) Semiconductor device and method for making the same
JPH04199628A (en) Manufacturing method of semiconductor device
JPH04355951A (en) Semiconductor device and manufacture thereof
JPH11111842A (en) Multilayer wiring structure and method of manufacturing the same
JPH05283533A (en) Fabrication of semiconductor device
KR100214851B1 (en) Forming method for metal wiring in semiconductor device
JPH06236931A (en) Wiring structure and manufacturing method thereof
JPH06244187A (en) Manufacture of semiconductor device
JPH04113655A (en) Semiconductor device and its preparation
JPH0464235A (en) Semiconductor device and manufacture thereof
JPH0254524A (en) Manufacture of semiconductor device
JPH01230269A (en) Semiconductor integrated circuit device
JPS6149439A (en) Manufacture of semiconductor device
JPS6146051A (en) Wiring method
JPS62166547A (en) Formation of multilayer interconnection structure
JPH02277230A (en) Constitution of electrode contact
JPH05166941A (en) Semiconductor self-alignment contact structure and manufacture thereof
JPH03280533A (en) Semiconductor device
JPS60245149A (en) Manufacture of semiconductor device