JPH0584689B2 - - Google Patents
Info
- Publication number
- JPH0584689B2 JPH0584689B2 JP59198604A JP19860484A JPH0584689B2 JP H0584689 B2 JPH0584689 B2 JP H0584689B2 JP 59198604 A JP59198604 A JP 59198604A JP 19860484 A JP19860484 A JP 19860484A JP H0584689 B2 JPH0584689 B2 JP H0584689B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronous detection
- detection circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、アンロツク検出回路に関し、例えば
AMステレオデコーダ用集積回路装置等に組込ま
れた同期検波回路におけるPLL回路の同期また
は非同期状態を検出する回路に関する。
AMステレオデコーダ用集積回路装置等に組込ま
れた同期検波回路におけるPLL回路の同期また
は非同期状態を検出する回路に関する。
（従来の技術）
米国等で採用されているAMステレオ放送を受
信するためには、受信信号を同期検波する必要が
ある。このため、PLL回路を用いて入力信号と
同期したクロツクを作成し、このクロツクを用い
て同期検波が行なわれる。この場合、PLL回路
が非同期状態になると入力信号とPLL回路から
出力されるクロツク信号との周波数差によるビー
ト音が発生するため、同期検波に代えて通常のエ
ンベロープ検波を行なう必要がある。このため、
AMステレオ用受信機等においてはPLL回路が非
同期状態であることを検出するためのアンロツク
検出回路が必要となる。
信するためには、受信信号を同期検波する必要が
ある。このため、PLL回路を用いて入力信号と
同期したクロツクを作成し、このクロツクを用い
て同期検波が行なわれる。この場合、PLL回路
が非同期状態になると入力信号とPLL回路から
出力されるクロツク信号との周波数差によるビー
ト音が発生するため、同期検波に代えて通常のエ
ンベロープ検波を行なう必要がある。このため、
AMステレオ用受信機等においてはPLL回路が非
同期状態であることを検出するためのアンロツク
検出回路が必要となる。
従来、PLL回路の同期、非同期の判別は、
PLL回路内に用いられている電圧制御発振器す
なわちVCOに印加される制御電圧が所定の範囲
内にあるか否かを検出することによつて行なつて
いた。
PLL回路内に用いられている電圧制御発振器す
なわちVCOに印加される制御電圧が所定の範囲
内にあるか否かを検出することによつて行なつて
いた。
ところが、このような従来形においては、非同
期状態であつても制御電圧が過渡的に所定範囲内
に入ることがあり、かつ制御電圧が所定範囲外で
あつても同期状態の場合がある等、制御電圧と同
期、非同期との関連性が低く、同期または非同期
状態の検出の信頼性が低いという不都合があつ
た。また、PLL回路各部の温度特性等によつて
制御電圧が変動するため、同期または非同期の検
出状態が環境条件に応じて変動するという不都合
もあつた。
期状態であつても制御電圧が過渡的に所定範囲内
に入ることがあり、かつ制御電圧が所定範囲外で
あつても同期状態の場合がある等、制御電圧と同
期、非同期との関連性が低く、同期または非同期
状態の検出の信頼性が低いという不都合があつ
た。また、PLL回路各部の温度特性等によつて
制御電圧が変動するため、同期または非同期の検
出状態が環境条件に応じて変動するという不都合
もあつた。
（発明が解決しようとする問題点）
本発明は、前述の従来形における問題点に鑑
み、アンロツク検出回路において、同期または非
同期状態の弁別が的確に行なわれるようにし、か
つ環境条件の変化に応じてアンロツク検出の信頼
性が低下することを防止せんとするものである。
み、アンロツク検出回路において、同期または非
同期状態の弁別が的確に行なわれるようにし、か
つ環境条件の変化に応じてアンロツク検出の信頼
性が低下することを防止せんとするものである。
（問題点を解決するたてめの手段）
上述の問題点を解決するため、本発明によれ
ば、入力信号に対してそれぞれ略0°および略90°
の位相差を有する第１および第２のクロツク信号
を出力する位相同期回路、第１のクツロク信号に
より入力信号を同期検波する第１の同期検波回
路、第２のクツロク信号により入力信号を同期検
波する第２の同期検波回路、第１および第２の同
期検波回路出力を各々積分する積分回路、および
各積分出力を比較する比較回路を具備し、該比較
回路出力にもとづき前記位相同期回路の同期状態
を判別することを特徴とするアンロツク検出回路
が提供される。
ば、入力信号に対してそれぞれ略0°および略90°
の位相差を有する第１および第２のクロツク信号
を出力する位相同期回路、第１のクツロク信号に
より入力信号を同期検波する第１の同期検波回
路、第２のクツロク信号により入力信号を同期検
波する第２の同期検波回路、第１および第２の同
期検波回路出力を各々積分する積分回路、および
各積分出力を比較する比較回路を具備し、該比較
回路出力にもとづき前記位相同期回路の同期状態
を判別することを特徴とするアンロツク検出回路
が提供される。
（作用）
上述の手段によれば、同期状態においては、0°
同期検波回路から入力信号のレベルに応じた直流
電圧が出力され、90°同期検波回路からは直流電
圧が出力されないのに対し、非同期状態において
はいずれの同期検波回路からも直流電圧が出力さ
れない。したがつて、各同期検波回路の出力を積
分した後互いに比較することにより同期、非同期
を判別することができる。
同期検波回路から入力信号のレベルに応じた直流
電圧が出力され、90°同期検波回路からは直流電
圧が出力されないのに対し、非同期状態において
はいずれの同期検波回路からも直流電圧が出力さ
れない。したがつて、各同期検波回路の出力を積
分した後互いに比較することにより同期、非同期
を判別することができる。
（実施例）
以下、図面により本発明の実施例を説明する。
第１図は、本発明の第１実施例に係わるアンロツ
ク検出回路の概略を示す。同図のアンロツク検出
回路はAMステレオ受信機内に組込まれたもので
あつて、位相比較器１と、ローパスフイルタ２
と、電圧制御発振器３とを有するPLL回路、エ
ンベロープ検波回路４、0°同期検波回路５、90°
同期検波回路６、アンロツク検出部７、スイツチ
回路８、そしてマトリクス回路９を有している。
第１図は、本発明の第１実施例に係わるアンロツ
ク検出回路の概略を示す。同図のアンロツク検出
回路はAMステレオ受信機内に組込まれたもので
あつて、位相比較器１と、ローパスフイルタ２
と、電圧制御発振器３とを有するPLL回路、エ
ンベロープ検波回路４、0°同期検波回路５、90°
同期検波回路６、アンロツク検出部７、スイツチ
回路８、そしてマトリクス回路９を有している。
第１図の回路においては、図示しないチユーナ
部からの中間周波信号（以下単にIF信号と称す
る）がPLL回路の位相比較器１に印加される。
部からの中間周波信号（以下単にIF信号と称す
る）がPLL回路の位相比較器１に印加される。
PLL回路においてこのIF信号に同期し該IF信
号とそれぞれ0°および90°の位相差を有するクロ
ツク信号ｃおよびｄが生成される。これらの各ク
ロツク信号ｃおよびｄはそれぞれ0°同期検波回路
５および90°同期検波回路６に印加されIF信号を
それぞれの位相で同期検波する。0°同期検波回路
５によつて出力される信号ａは左右チヤネルの和
信号Ｌ＋Ｒを含み、90°同期検波回路６の出力信
号ｂは左右チヤネルの差信号Ｌ−Ｒを含んでい
る。PLL回路がIF信号に同期している場合には
アンロツク検出部７の出力ｅによりスイツチ部８
の各スイツチがポジシヨンＢ側に接続されてお
り、したがつてこれらの各和信号Ｌ＋Ｒおよび差
信号Ｌ−Ｒがそれぞれマトリクス回路９に入力さ
れ左チヤネル出力LOUTおよび右チヤネル出力ROUT
が生成される。
号とそれぞれ0°および90°の位相差を有するクロ
ツク信号ｃおよびｄが生成される。これらの各ク
ロツク信号ｃおよびｄはそれぞれ0°同期検波回路
５および90°同期検波回路６に印加されIF信号を
それぞれの位相で同期検波する。0°同期検波回路
５によつて出力される信号ａは左右チヤネルの和
信号Ｌ＋Ｒを含み、90°同期検波回路６の出力信
号ｂは左右チヤネルの差信号Ｌ−Ｒを含んでい
る。PLL回路がIF信号に同期している場合には
アンロツク検出部７の出力ｅによりスイツチ部８
の各スイツチがポジシヨンＢ側に接続されてお
り、したがつてこれらの各和信号Ｌ＋Ｒおよび差
信号Ｌ−Ｒがそれぞれマトリクス回路９に入力さ
れ左チヤネル出力LOUTおよび右チヤネル出力ROUT
が生成される。
これに対して、PLL回路がIF信号と非同期状
態にある場合には、アンロツク検出部７は各同期
検波回路５および６の出力ａおよびｂの状態から
非同期状態である旨を検出し、信号ｅによつてス
イツチ部８をポジシヨンＡ側に切り替える。これ
により、IF信号はエンベロープ検波回路４によ
りAM検波されてマトリクス９に入力され、モノ
ラル出力として両チヤネルから出力される。
態にある場合には、アンロツク検出部７は各同期
検波回路５および６の出力ａおよびｂの状態から
非同期状態である旨を検出し、信号ｅによつてス
イツチ部８をポジシヨンＡ側に切り替える。これ
により、IF信号はエンベロープ検波回路４によ
りAM検波されてマトリクス９に入力され、モノ
ラル出力として両チヤネルから出力される。
第２図は、第１図の回路における0°同期検波回
路５および90°同期検波回路６の詳細な構成を示
す。0°同期検波回路５は、トランジスタQ1，Q2，
…，Q7、抵抗R1，R2、およびコンデンサC1によ
つて構成される。90°同期検波回路６も0°同期検
波回路５と同じ構成を有しており、トランジスタ
Q8，Q9，…，Q14、抵抗R1，R2、およびコンデ
ンサC1を具備する。
路５および90°同期検波回路６の詳細な構成を示
す。0°同期検波回路５は、トランジスタQ1，Q2，
…，Q7、抵抗R1，R2、およびコンデンサC1によ
つて構成される。90°同期検波回路６も0°同期検
波回路５と同じ構成を有しており、トランジスタ
Q8，Q9，…，Q14、抵抗R1，R2、およびコンデ
ンサC1を具備する。
このような構成を有する0°同期検波回路５にお
いては、PLL回路からのクロツク信号ｃによつ
てトランジスタQ1またはQ2、トランジスタQ4ま
たはQ3がそれぞれ交互にオンオフされてトラン
ジスタQ5とQ6のベース間に印加されるIF信号の
ゲート動作を行ない、トランジスタQ2およびQ4
の共通接続されたコレクタに同期検波出力ａを出
力する。なお、コンデンサC1は高周波成分を除
去するために設けられたものである。90°同期検
波回路６の動作も0°同期検波回路５と同じである
から詳細な説明を省略する。なお、トランジスタ
Q7およびQ14のベースには例えば2VBEの電圧が印
加されており、これによつて各トランジスタQ7
およびQ14とそれぞれのエミツタとグランド間に
接続された抵抗R2が定電流回路として動作する。
なお、VBEは各トランジスタのベースエミツタ間
電圧である。
いては、PLL回路からのクロツク信号ｃによつ
てトランジスタQ1またはQ2、トランジスタQ4ま
たはQ3がそれぞれ交互にオンオフされてトラン
ジスタQ5とQ6のベース間に印加されるIF信号の
ゲート動作を行ない、トランジスタQ2およびQ4
の共通接続されたコレクタに同期検波出力ａを出
力する。なお、コンデンサC1は高周波成分を除
去するために設けられたものである。90°同期検
波回路６の動作も0°同期検波回路５と同じである
から詳細な説明を省略する。なお、トランジスタ
Q7およびQ14のベースには例えば2VBEの電圧が印
加されており、これによつて各トランジスタQ7
およびQ14とそれぞれのエミツタとグランド間に
接続された抵抗R2が定電流回路として動作する。
なお、VBEは各トランジスタのベースエミツタ間
電圧である。
第２図の回路において、各同期検波回路５およ
び６の出力点ａおよびｂの直流バイアス電圧は回
路定数にばらつきがなければ共に同一であり、 Vcc−R1／R2VBE ……(1) となる。そして、同期状態においては、周知のよ
うに0°同期検波回路５の出力ａは Vcc−R1／R2VBE＋Kυi ……(2) となる。ここにＫは定数である。すなわち、同期
状態においては、出力ａは入力信号υiに応じた信
号が出力される。また、90°同期検波回路６の出
力ｂは同期状態においては出力されない。また、
非同期状態においては、入力信号υiと各クロツク
信号ｃおよびｄとが関連性がなく、長い時間で観
察すると相互の位相差は0°から360°まで均一に変
化する。したがつて、この場合各出力ａおよびｂ
としては直流成分は出力されない。
び６の出力点ａおよびｂの直流バイアス電圧は回
路定数にばらつきがなければ共に同一であり、 Vcc−R1／R2VBE ……(1) となる。そして、同期状態においては、周知のよ
うに0°同期検波回路５の出力ａは Vcc−R1／R2VBE＋Kυi ……(2) となる。ここにＫは定数である。すなわち、同期
状態においては、出力ａは入力信号υiに応じた信
号が出力される。また、90°同期検波回路６の出
力ｂは同期状態においては出力されない。また、
非同期状態においては、入力信号υiと各クロツク
信号ｃおよびｄとが関連性がなく、長い時間で観
察すると相互の位相差は0°から360°まで均一に変
化する。したがつて、この場合各出力ａおよびｂ
としては直流成分は出力されない。
今、簡単のためIF信号υiが無変調であるとする
と υi＝AsinωOｔ ……(3) となり、PLL回路から出力されるクロツク信号ek
は ek＝Bsin（ωc t−） ……(4) となる。そして、同期検波回路は掛算器であるた
め、その出力をＸとすれば Ｘ＝υi・ek＝AsinωOｔ・Bsin（ωc t−） ＝−AB／２｛cos（ωO t＋ωc t−） −cos（ωO t−ωc t＋）｝ ……(5) となるが、(5)式の第１項は前述のコンデンサC1
により除去されるから結局 Ｘ＝AB／２cos（ωO t−ωc t＋） ……(6) となる。(6)式から明らかなように (イ) 非同期状態においてはωO t≠ωc tであるため、
出力Ｘは振幅AB／２、周期（ωO t−ωc t）のビ
ート信号となり直流分を含まない。
と υi＝AsinωOｔ ……(3) となり、PLL回路から出力されるクロツク信号ek
は ek＝Bsin（ωc t−） ……(4) となる。そして、同期検波回路は掛算器であるた
め、その出力をＸとすれば Ｘ＝υi・ek＝AsinωOｔ・Bsin（ωc t−） ＝−AB／２｛cos（ωO t＋ωc t−） −cos（ωO t−ωc t＋）｝ ……(5) となるが、(5)式の第１項は前述のコンデンサC1
により除去されるから結局 Ｘ＝AB／２cos（ωO t−ωc t＋） ……(6) となる。(6)式から明らかなように (イ) 非同期状態においてはωO t≠ωc tであるため、
出力Ｘは振幅AB／２、周期（ωO t−ωc t）のビ
ート信号となり直流分を含まない。
(ロ) これに対して同期状態ではωO t＝ωc tとなる。
したがつて、0°同期検波回路（＝0°）はXO＝
AB／２なる直流出力を発生し、また90°同期検
波回路（＝90°）はX90＝０となり直流成分を
出力しない。
したがつて、0°同期検波回路（＝0°）はXO＝
AB／２なる直流出力を発生し、また90°同期検
波回路（＝90°）はX90＝０となり直流成分を
出力しない。
第３図は、以上のような性質を利用してPLL
回路の同期、非同期を判別するアンロツク検出部
７の構成を示す。同図のアンロツク検出部７は、
コンパレータ１０と、抵抗R3，R4およびコンデ
ンサC2を有するローパスフイルタ１１と、抵抗
R5およびコンデンサC3を有するローパスフイル
タ１２とを具備する。ローパスフイルタ１１は0°
同期検波回路５の出力とコンパレータ１０の例え
ば正極性入力端子との間に接続され、ローパスフ
イルタ１２は90°同期検波回路６の出力とコンパ
レータ１０の負極性入力端子との間に接続されて
いる。
回路の同期、非同期を判別するアンロツク検出部
７の構成を示す。同図のアンロツク検出部７は、
コンパレータ１０と、抵抗R3，R4およびコンデ
ンサC2を有するローパスフイルタ１１と、抵抗
R5およびコンデンサC3を有するローパスフイル
タ１２とを具備する。ローパスフイルタ１１は0°
同期検波回路５の出力とコンパレータ１０の例え
ば正極性入力端子との間に接続され、ローパスフ
イルタ１２は90°同期検波回路６の出力とコンパ
レータ１０の負極性入力端子との間に接続されて
いる。
第３図の回路において、PLL回路が非同期の
場合には、第４図に示すように、各同期検波回路
５および６の出力ａおよびｂは共に入力信号と
PLL回路のクロツク信号とのビート成分となり
直流分を含まない。したがつて、コンパレータ１
０の負極性入力端子の電圧b′は前述の(1)式で示さ
れる直流電圧となる。これに対して正極性入力端
子の信号a′は抵抗R3およびR4によつて分割され
て信号b′よりやや低い電圧となる。したがつて、
コンパレータ１０の出力ｅは低レベルとなり
PLL回路が非同期状態であることを示す。
場合には、第４図に示すように、各同期検波回路
５および６の出力ａおよびｂは共に入力信号と
PLL回路のクロツク信号とのビート成分となり
直流分を含まない。したがつて、コンパレータ１
０の負極性入力端子の電圧b′は前述の(1)式で示さ
れる直流電圧となる。これに対して正極性入力端
子の信号a′は抵抗R3およびR4によつて分割され
て信号b′よりやや低い電圧となる。したがつて、
コンパレータ１０の出力ｅは低レベルとなり
PLL回路が非同期状態であることを示す。
これに対して、PLL回路が入力信号に同期し
ている場合は、第５図に示すように、90°同期検
波回路の出力ｂに対応する信号b′は第４図の場合
と同じであるが、0°同期検波回路の出力ａは入力
信号υiに対応した信号となる。そして、この信号
ａをローパスフイルタ１１で積分した電圧a′は信
号b′よりも高レベルの直流信号となる。したがつ
て、コンパレータ１０の出力ｅは高レベルとなり
PLL回路が同期状態であることを示す。
ている場合は、第５図に示すように、90°同期検
波回路の出力ｂに対応する信号b′は第４図の場合
と同じであるが、0°同期検波回路の出力ａは入力
信号υiに対応した信号となる。そして、この信号
ａをローパスフイルタ１１で積分した電圧a′は信
号b′よりも高レベルの直流信号となる。したがつ
て、コンパレータ１０の出力ｅは高レベルとなり
PLL回路が同期状態であることを示す。
（発明の効果）
このように、本発明によれば、PLL回路の同
期、非同期を0°同期検波回路および90°同期検波
回路の各々の出力直流成分を比較することによつ
て検出するから、極めて的確に同期状態の検出を
行なうことが可能となり、温度特性等による各部
品の定数のばらつき等によつて検出誤りを生ずる
ことが極めて少なくなりアンロツク検出回路の信
頼性を大幅に向上させることが可能となる。
期、非同期を0°同期検波回路および90°同期検波
回路の各々の出力直流成分を比較することによつ
て検出するから、極めて的確に同期状態の検出を
行なうことが可能となり、温度特性等による各部
品の定数のばらつき等によつて検出誤りを生ずる
ことが極めて少なくなりアンロツク検出回路の信
頼性を大幅に向上させることが可能となる。
第１図は本発明の１実施例に係わるアンロツク
検出回路の概略を示すブロツク回路図、第２図は
第１図の回路に用いられている各同期検波回路の
詳細を示す電気回路図、第３図は第１図のアンロ
ツク検出回路に用いられているアンロツク検出部
の構成を示す電気回路図、そして第４図および第
５図は第３図の回路の動作を説明するための波形
図である。 １……位相比較器、２……ローパスフイルタ、
３……電圧制御発振器、４……エンベロープ検波
回路、５……0°同期検波回路、６……90°同期検
波回路、７……アンロツク検出部、８……スイツ
チ部、９……マトリクス回路、１０……コンパレ
ータ、R1，R2，…，R5……抵抗、C1，C2，C3…
…コンデンサ、Q1，Q2，…，Q14……トランジス
タ。
検出回路の概略を示すブロツク回路図、第２図は
第１図の回路に用いられている各同期検波回路の
詳細を示す電気回路図、第３図は第１図のアンロ
ツク検出回路に用いられているアンロツク検出部
の構成を示す電気回路図、そして第４図および第
５図は第３図の回路の動作を説明するための波形
図である。 １……位相比較器、２……ローパスフイルタ、
３……電圧制御発振器、４……エンベロープ検波
回路、５……0°同期検波回路、６……90°同期検
波回路、７……アンロツク検出部、８……スイツ
チ部、９……マトリクス回路、１０……コンパレ
ータ、R1，R2，…，R5……抵抗、C1，C2，C3…
…コンデンサ、Q1，Q2，…，Q14……トランジス
タ。
Claims (1)
- １ 入力信号に対してそれぞれ略0°および略90°
の位相差を有する第１および第２のクロツク信号
を出力する位相同期回路、第１のクロツク信号に
より入力信号を同期検波する第１の同期検波回
路、該第１の同期検波回路と同様の回路構成を有
し第２のクロツク信号により入力信号を同期検波
する第２の同期検波回路、第１および第２の同期
検波回路出力を各々積分する第１および第２の積
分回路、および該第１および第２の積分回路の積
分出力を比較する比較回路を具備し、該比較回路
出力にもとづき前記位相同期回路の同期状態を判
別することを特徴とするアンロツク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198604A JPS6177427A (ja) | 1984-09-25 | 1984-09-25 | アンロツク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198604A JPS6177427A (ja) | 1984-09-25 | 1984-09-25 | アンロツク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6177427A JPS6177427A (ja) | 1986-04-21 |
| JPH0584689B2 true JPH0584689B2 (ja) | 1993-12-02 |
Family
ID=16393955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198604A Granted JPS6177427A (ja) | 1984-09-25 | 1984-09-25 | アンロツク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177427A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758599B2 (ja) * | 1987-10-30 | 1998-05-28 | 日本電気アイシーマイコンシステム株式会社 | アナログ型周波数変換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643843A (en) * | 1979-09-19 | 1981-04-22 | Hitachi Ltd | Am stereophonic demodulating circuit |
-
1984
- 1984-09-25 JP JP59198604A patent/JPS6177427A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6177427A (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629914A (en) | Phase comparing circuit | |
| EP0316878B1 (en) | Pll circuit for generating output signal synchronized with input signal by switching frequency dividing ratio | |
| AU615848B2 (en) | Analogue/digital phase locked loop | |
| JPH0584689B2 (ja) | ||
| US4357632A (en) | Search type tuning system with synchronization signal presence transition detector | |
| US5003397A (en) | Television receiver including a tuning circuit which comprises a frequency synthesis circuit | |
| JPS6317250B2 (ja) | ||
| JP2911458B2 (ja) | 自動周波数制御装置 | |
| JP3243407B2 (ja) | 静電容量式変位検出装置 | |
| US4184122A (en) | Digital phase comparison apparatus | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| JPH0879013A (ja) | パイロット信号検出用のスイッチドキャパシタ帯域通過フィルタ | |
| US4345219A (en) | Frequency agile hold-sample-hold phase detector | |
| JPH0614713B2 (ja) | Ａｆｃ回路 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JPH0528829Y2 (ja) | ||
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPS6111517B2 (ja) | ||
| KR890003769B1 (ko) | 텔레비죤 방송선국 집적회로 | |
| JPH07283731A (ja) | 同期信号回路 | |
| JPH04602Y2 (ja) | ||
| JPS6178206A (ja) | 位相同期回路装置 | |
| JPH0582088B2 (ja) | ||
| JPH02260919A (ja) | Ｐｌｌ同期検出装置 | |
| JPS6244757B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |