JPH058581B2 - - Google Patents

Info

Publication number
JPH058581B2
JPH058581B2 JP58123549A JP12354983A JPH058581B2 JP H058581 B2 JPH058581 B2 JP H058581B2 JP 58123549 A JP58123549 A JP 58123549A JP 12354983 A JP12354983 A JP 12354983A JP H058581 B2 JPH058581 B2 JP H058581B2
Authority
JP
Japan
Prior art keywords
layer
capacitor
insulating material
semiconductor body
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58123549A
Other languages
English (en)
Other versions
JPS5927565A (ja
Inventor
Gorie Ibu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5927565A publication Critical patent/JPS5927565A/ja
Publication of JPH058581B2 publication Critical patent/JPH058581B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は重ね合せる2個の金属層から形成する
コンデンサ プレートを半導体本体から少なくと
も部分的に絶縁し、かつ絶縁材料層で互いに分離
し、コンデンサの誘電体およびその側方絶縁を下
部金属層の局部陽極酸化により得られた島および
垂直隔壁のそれぞれによつて形成する半導体本体
の表面に超小型回路と共に集積したコンデンサの
製造方法に関するものである。また、本発明はこ
の方法で形成した装置に関するものである。
半導体本体の表面に超小型回路と共に集積した
コンデンサを形成するために、いわゆる、薄膜技
術を用いるのが好ましく、またこの技術によつて
形成した単位表面積当り大きいキヤパシタンスを
有し、かつ拡散接合キヤパシタンスより著しく小
さい抵抗を有するコンデンサを用いることができ
る。更に、薄膜コンデンサのキヤパシタンスは、
半導体接合のキヤパシタンスによる場合のように
供給電圧に影響を受けない。
これらのコンデンサにおいて、実際上、誘電体
として最近、用いられている絶縁体は少なくとも
1個のプレートを構成する金属から得られる酸化
物層である。
多くの場合、この誘電体はプレートを構成する
アルミニウムから形成するアルミナであり、この
アルミナは絶縁破壊による危険を殆んど完全に除
去することのできる高い誘電率の特性を示す酸化
物である。
誘電体を形成するのに、しばしば用いられてい
る方法としては陽極酸化方法が知られいる。この
方法では、適当な電圧を陽極的に酸化しうる金属
の層と適当に選択した電解液に浸漬した電極との
間に供給することからなる。
この溶液は、いわゆる、「MOM」(金属−酸化
物−金属)コンデンサを製造する場合に、特に重
要である。なぜならば、誘電体層を第1堆積金属
層に形成し、かつプレートを構成する金属(もつ
とも、一般的にはアルミニウム)のみならず、使
用する電解液の組成を適当に選択する必要がある
ためである。例えば、蓚酸およびエチレンーグリ
コールの如き電解液として用いる与えられた溶液
はアルミニウム層の陽極酸化中にアルミナの多孔
層を形成し、また特に酒石酸からなる他の溶液は
アルミナの緻密層を形成することは知られてい
る。
上述する「MOM」コンデンサを含む半導体装
置を作る方法はドイツ特許出願公開明細書第
1920684号に記載されている。「MOM」コンデン
サのプレートを構成する金属がその誘電体を介し
て拡散するのを避けるために、誘電体を緻密な酸
化物層で有利に構成する必要があることについて
は報告されていない。
一般に、「MOM」コンデンサの金属プレート
は集積超小型回路を有する半導体本体の表面を被
覆する接続回路網を形成するプロセス中で形成す
る。
かかる接続回路網を同一レベルにおいて同一の
複数のコンデンサから構成する場合には、その製
造が極めて複雑になる。このために、この場合に
おいては、コンデンサ間の絶縁の問題および接触
の問題を考慮する必要があるが、これらの問題
は、とりわけ必要とされる空間と関連し、問題を
解消することは上記集積超小型回路の表面が小さ
くなるのにつれて著しく困難になる。
解決策としては、組立体において集積超小型回
路を有する半導体本体の表面を被覆する絶縁層上
に堆積する第1金属層から形成したプレートを用
い、各コンデンサの他のプレートを第2金属層か
ら形成し、および少なくとも上記第1金属層をそ
の表面から形成する横方向隔壁を絶縁することに
よつて予じめ選定された配置の異なる部分に再分
するようにしている。
上記隔壁は金属層に設ける溝によつて形成する
ことができ、かつ酸化珪素を充填することができ
るが、しかし隔壁はコンデンサ プレートを得る
のに、および一般に接続回路網を得るのに作用す
る第1金属層の局部陽極酸化によつて得られてい
る。
コンデンサおよび接続回路網を半導体本体の表
面において形成した後、最後に、半導体本体に集
積構造の能動(active)または受動(passive)
素子を有する、いわゆる、能動表面と正反対のそ
の背面に研磨処理段階を施すようにしている。
この研磨段階は半導体本体の所望の厚さを得る
役目をし、および能動表面のおよび基準面
(reference surface)として能動表面を被覆する
層の使用を効果的にする。
上述する従来の構造において、基準面に作用す
る圧力の影響下で、コンデンサ プレートを分離
する誘電体局部島、およびコンデンサを互いに絶
縁する垂直隔壁がこれらを形成している金属層を
僅かに加圧し、損傷を与える。
上記島および/または上記隔壁の周囲に、特に
あらわれるこの現象としては、同じコンデンサ
プレート間、または隣接コンデンサ プレート間
に短絡回路を生ずることである。
この欠点を除去する解決策としては、島形状の
誘電体層または絶縁隔壁を補助絶縁層で被覆する
ようにする必要があるが、この結果として従来の
操作方法に堆積およびフオト−エツチング段階
を、さらに加えることになり、方法を複雑にす
る。
発明の開示 本発明の目的は上記フオト−エツチング段階中
に生ずる現象を考慮し、上述する従来方法の欠点
を除去することである。
本発明の他の目的は簡単で、反復生産でき、か
つ構造の他の素子を同時形成するのに適応する操
作によつて多層構造に集積できる高い誘電率値を
示すMOMコンデンサを提供することである。
この目的のために、本発明においては適当な電
解液に浸漬し、かつコンデンサの容量特性を定め
る外部電圧の作用を受ける良好な導電率の金属を
陽極酸化する既知の方法を用いる。
本発明の方法は、重ね合せる2個の金属層から
形成するコンデンサ プレートを半導体本体から
少なくとも部分的に絶縁し、かつ絶縁材料層で互
いに分離し、コンデンサの誘電体およびそれらの
側方絶縁を下部金属層の局部陽極酸化により形成
した島および垂直隔壁のそれぞれによつて形成す
る半導体本体の表面に超小型回路と共に集積した
コンデンサの製造方法において、上記下部金属層
およびそれを被覆する絶縁材料層を堆積した後、
上記絶縁材料層に第一系列の孔を形成し、この第
一系列の孔を介して局部くぼみを上記下部金属層
に設け、次いでコンデンサの島形状の誘電体層を
形成し、次いで同じ上記絶縁材料層に第二系列の
孔を設け、この第二系列の孔を介して上記下部金
属層に新しいくぼみを設け、さらに上記新しいく
ぼみの下部金属層に垂直隔壁を形成し、かように
して同時にコンデンサを互いに電気的に絶縁する
ことによつて最終形状をコンデンサの下部プレー
トに与えることを特徴とする。
本発明の第1の利点は、補助堆積および/また
はフオト−エツチング段階を必要としないことで
あり、このために下部金属層の腐食に絶縁材料層
に設けた同じ孔を上記下部金属層の陽極酸化に用
いることができる。
第二の点は、本発明の方法を実施する場合に、
アンダー−エツチングと称する側方腐食が横方向
腐食と同時に生ずるために自動的に実施できるこ
とである。絶縁材料層の残留部分の下に延びるこ
の腐食は、特に所望の厚さを得るための最終操作
中、圧力が表面に作用する場合に、上記絶縁材料
層の周囲において陽極酸化物の島形状の誘電体層
および垂直隔壁を完全に保護する。
コンデンサ プレートはアルミニウム層から形
成するのが好ましく、この結果コンデンサの誘電
体およびこれらの垂直絶縁隔壁はアルミナからな
り、かかる誘電体が緻密なアルミナからなり、お
よび絶縁隔壁は、一般的に、多孔性アルミナから
なる。
陽極酸化によつて形成する緻密なアルミナは酒
石酸溶液から得るのが好ましく、また陽極酸化に
よつて形成する多孔性アルミナは蓚酸溶液から得
るのが好ましい。
これらの陽極酸化操作は低い温度で行うことが
でき、このためにコンデンサからなる構造の物理
的および電気的特性を変化させることがない。
また、本発明は上述する本発明の方法により形
成した装置に関するもので、本発明は能動および
受動素子の集積構造からなり、その表面に垂直絶
縁隔壁で互いに絶縁した複数のコンデンサを形成
し、該コンデンサのそれぞれのプレートを島形状
の誘電体層で分離し、該誘電体層および垂直絶縁
隔壁をかかるプレートに被覆する絶縁材料層に設
けた孔を介してコンデンサの下部プレートの表面
層を局部陽極酸化によつて形成した半導体本体の
表面に超小型回路と共に集積したコンデンサ装置
において、コンデンサの島形状の誘電体層9の外
面および垂直絶縁隔壁12の外面に、少なくとも
部分的にくぼみ8,11を設け、および絶縁材料
層6の残留部分が上記くぼみ8,11の周囲をお
おうように構成したことを特徴とする。
次に、本発明を添付図面について説明する。
添付図面に示す装置の寸法はわかりやすくする
ために拡大し、かつ不均衡の状態で示している。
第1〜4図に示す構造例において、出発部材は
図面に示していない能動および受動素子を形成す
る基板(半導体ウエハ)1である。
この基板1の表面2に、一般的にSiO2の第1
絶縁材料層(例えば、厚さ0.5μm)3を堆積し、
この場合かかる能動および受動素子を接触させる
ために必要とされる孔4を設ける。
次いで、絶縁材料層3の表面および孔4を、ア
ルミニウム層5で被覆し、このアルミニウム層5
は製造すべきコンデンサの下部(第1)プレート
を構成する金属層を形成する。また、この金属層
は孔4を介して装置の能動および受動素子と接触
する接続回路網の第1層を形成する役目をする。
アルミニウム層5に、パターンを標準技術によ
り形成してコンデンサの下部プレートを含む接続
回路網を形成する。
これらの接続回路網の図形を、例えばポジテイ
ブ フオトレジスト層を用い、適当なパターン形
成用マスクで露光し、フオトレジスト層を現像
し、およびアルミニウム層5の露光部分をりん酸
溶液の標準腐食浴で局部腐食することによつて形
成する。次いで、残留フオトレジス層を除去す
る。そこで、第2絶縁材料層6を堆積する。この
堆積は、例えば比較的に低い温度(350〜400℃)
におけるSiO2の化学蒸着(SiH+O2プロセス)
により、またはスパツターイングにより行う。
第2絶縁材料層6に孔7を形成する手段は当業
技術者において周知の標準的技術であり、次のよ
うに行うことができる:第2絶縁材料層6を、基
板1+被覆層3および5の組立体に被覆する場
合、新しいフオトレジスト層を組立体に被着し、
新しいマスクを用いてフオトレジスト層に新しい
窓を画定し、この窓を介して孔7を第2絶縁材料
層6に腐食する。この窓の形状は形成すべきコン
デンサの形状に適合させるが、しかしプロセス自
体は標準的であり、アルミニウム部分を被覆する
酸化物層の接触開口に用いるような緩衝弗化水素
酸溶液を用いる。
最後に、くぼみ8をアルミニウム層5にりん酸
溶液を用い制限された腐食時間で腐食する。くぼ
み8の周囲は第2絶縁材料層6の残留部分で僅か
におおわれる。この事は、くぼみ8の形成中、僅
かに横方向腐食されるためである。
次いで、露出されたくぼみ8の表面を陽極酸化
して緻密なアルミナ誘電体層9(例えば、厚さ約
250Å)を形成する。この場合、第2絶縁材料層
6の残留部分が孔7の外側部分を十分に保護す
る。必要に応じて、フオトレジスト層を第2絶縁
材料層6に対する保護手段として加える場合に
は、フオトレジスト層は陽極酸化中、維持するこ
とができる。このアルミナ層9は製造すべき
MOMコンデンサの誘電体層を構成する(第2
図)。これらのアルミナ層9は、PH=1.8の30g/
の酒石酸水溶液中で、10A/Vで得るべき厚さ
によつて選定して電圧で形成する。この例では、
電圧として約25Vの電圧を選定することができ
る。
誘電体層9を形成した後、別の新しい孔10を
絶縁材料層6に次のようにして設ける:先づ上述
するようにして、再び他のフオトレジスト層を組
立体の頂面に被着し、他のマスクを用いてこのフ
オトレジスト層の他の窓をUV光に露光して画定
し、現像する。次いで、新しい孔10を第2絶縁
材料層6に緩衝弗化水素酸浴で局部腐食して開け
る。この孔10は孔7から離して位置し、実際
上、孔7の近くに位置する。フオトレジスト層は
この操作後まで維持することが好ましい。
くぼみ11を孔10を介してアルミニウム層5
にりん酸溶液を用い、制限された腐食時間で腐食
する。次いで、孔10の露出部分のアルミニウム
層5を陽極酸化する。この操作は、蓚酸浴(80
g/)で行う。上述するように、この種の陽極
酸化は多孔性アルミナを形成し、形成するアルミ
ナ層の厚さに関係なく進行する。(孔10を画定
するのに用いる)フオトレジスト層を維持し、
25V以上の陽極電圧を、例えば50Vまで20分間に
直線的に高めて加え、次いで陽極電流がゼロにな
るまで、50Vに維持する。この事は1μmのアルミ
ニウム厚さについて、約20分間、追加されること
になる。
上述するフオトレジスト層を維持しない場合に
は、陽極電圧は、アルミナ層9を形成する電圧で
ある25Vより高くしないようにできる。厚さ全体
にわたるアルミニウム層5の完全陽極酸化は20〜
25Vのみの電圧で可能であるが、しかし処理時間
を長くする。それ故、孔10を形成するフオトレ
ジスト層は、垂直隔壁12の陽極酸化が完了する
まで維持するのが好ましい。次いで、孔7および
誘電体層9を、誘電体層9より少なくとも厚い程
度のレジスト層(resist layer)で、操作中、保
護する。この陽極酸化プロセスは、コンデンサの
下部プレート5aおよび5bを包囲し、かつ区画
する、コンデンサの島形状のアルミナ誘電体層9
を絶縁する隔壁12を形成する。
好ましくは、陽極酸化電圧を基板1の裏面を介
して加えるのが好ましい。アルミニウム層5と基
板1との間の孔4(第1図)に示すような局部接
触は、アルミニウム層5の厚さ全体にわたる垂直
隔壁12の陽極酸化を完全に達成するのに用いる
ことができる。
次いで、第4図に示す最後の段階では、コンデ
ンサの第2プレート13aおよび13b、第1プ
レートの接点14および接続回路網の新しい層
を、組立体の表面に堆積した第2層(一般的にア
ルミニウム)から形成し、適当な手段でフオト−
エツチングする。
第4図から明らかなように、一連のコンデンサ
を集積構造の表面に形成し、コンデンサの直列ま
たは並列配置を外部接続によつて確立する。
上述する本発明により製造した装置は、キヤパ
シタンス領域の大部分が頂部レベルより押し下げ
られている。それ故例えば活性表面が平坦な支持
体に押圧される場合、押し下げられている部分は
偶発的な圧力を受けないですむ。すなわち、本発
明の装置は従来の装置に比べて機械的応力に敏感
でない。
また、従来のコンデンサでは極めて敏感な区
域、すなわち、くぼみの周囲を外部に突出させて
おり、この部分は機械的応力を受け、損傷しやす
い。しかしながら、本発明においてはくぼみ8,
11の周囲の突出部分を絶縁材料層6の残留部分
でおおい、特別に保護している。このために、装
置の圧力によつて受ける損傷を軽減することがで
きる。
【図面の簡単な説明】
第1〜4図は本発明の方法により形成した複数
のMOMコンデンサからなる半導体装置を製造す
る順次各工程での装置の1部構造の断面を示す説
明用線図である。 1…基板(半導体ウエハー)、2…基板の表面、
3…第1絶縁材料層、4,7,10…孔、5…コ
ンデンサの下部(第1)プレートを形成する金属
層(アルミニウム層)、5a,5b…第2絶縁材
料層、8,11…くぼみ、9…緻密なアルミナ誘
電体層、12…多孔性アルミナの垂直隔壁、13
a,13b…第2プレート、14…第1プレート
の接点。

Claims (1)

  1. 【特許請求の範囲】 1 重ね合せる2個の金属層から形成するコンデ
    ンサ プレートを半導体本体から少なくとも部分
    的に絶縁し、かつ絶縁材料層で互いに分離し、コ
    ンデンサの誘電体およびその側方絶縁を下部金属
    層の局部陽極酸化により形成した島および垂直隔
    壁のそれぞれによつて形成する半導体本体の表面
    に超小型回路と共に集積したコンデンサの製造方
    法において、前記下部金属層およびそれを被覆す
    る絶縁材料層を堆積した後、前記絶縁材料層に第
    一系列の孔を形成し、この第一系列の孔を介して
    前記下部金属層に局部くぼみを設け、次いでコン
    デンサの島形状の誘電体層を形成し、次いで同じ
    前記絶縁材料層に第二系列の孔を設け、この第二
    系列の孔を介して前記下部金属層に新しいくぼみ
    を設け、さらに前記新しいくぼみの下部金属層に
    垂直隔壁を形成し、かようにして、同時にコンデ
    ンサを互いに電気的に絶縁することによつて最終
    形状をコンデンサの下部プレートに与えることを
    特徴とする半導体本体の表面に超小型回路と共に
    集積したコンデンサの製造方法。 2 コンデンサ プレートをアルミニウム層から
    形成し、コンデンサの誘電体およびその垂直絶縁
    隔壁はアルミナからなる特許請求の範囲第1項記
    載の方法。 3 コンデンサの誘電体層は緻密なアルミナから
    なり、垂直絶縁隔壁は多孔性アルミナからなる特
    許請求の範囲第2項記載の方法。 4 能動および受動素子の集積構造からなり、そ
    の表面に垂直絶縁隔壁で互いに絶縁した複数のコ
    ンデンサを形成し、該コンデンサのそれぞれのプ
    レートを島形状の誘電体層で分離し、該誘電体層
    および垂直絶縁隔壁をかかるプレートに被覆する
    絶縁材料層に設けた孔を介してコンデンサの下部
    プレートの表面層を局部陽極酸化によつて形成し
    た半導体本体の表面に超小型回路と共に集積した
    コンデンサ装置において、コンデンサの島形状の
    誘電体層9の外面および垂直絶縁隔壁12の外面
    に、少なくとも部分的にくぼみ8,11を設け、
    および絶縁材料層6の残留部分が前記くぼみ8,
    11の周囲をおおうように構成したことを特徴と
    する半導体本体の表面に超小型回路と共に集積し
    たコンデンサ装置。
JP58123549A 1982-07-09 1983-07-08 半導体本体の表面に超小型回路と共に集積したコンデンサの製造方法およびこれから製造した装置 Granted JPS5927565A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8212137A FR2530077A1 (fr) 1982-07-09 1982-07-09 Procede de realisation de condensateurs integres dans une structure microelectronique
FR8212137 1982-07-09

Publications (2)

Publication Number Publication Date
JPS5927565A JPS5927565A (ja) 1984-02-14
JPH058581B2 true JPH058581B2 (ja) 1993-02-02

Family

ID=9275874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58123549A Granted JPS5927565A (ja) 1982-07-09 1983-07-08 半導体本体の表面に超小型回路と共に集積したコンデンサの製造方法およびこれから製造した装置

Country Status (5)

Country Link
US (1) US4450048A (ja)
EP (1) EP0098671B1 (ja)
JP (1) JPS5927565A (ja)
DE (1) DE3363164D1 (ja)
FR (1) FR2530077A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575335B1 (fr) * 1984-12-21 1987-06-19 Thomson Csf Element capacitif integre sur une pastille de circuit integre, et procede de realisation de cet element capacitif
JPS63166236A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 電子装置
US4890192A (en) * 1987-04-09 1989-12-26 Microelectronics And Computer Technology Corporation Thin film capacitor
JPS6411347A (en) * 1987-07-03 1989-01-13 Rohm Co Ltd Monolithic integrated circuit
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US5330619A (en) * 1993-02-01 1994-07-19 The Mead Corporation Method for repulping fibrous materials containing crosslinked polyamide wet strength agents with enzyme
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US6660610B2 (en) 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
US6448615B1 (en) 1998-02-26 2002-09-10 Micron Technology, Inc. Methods, structures, and circuits for transistors with gate-to-body capacitive coupling
US6075272A (en) 1998-03-30 2000-06-13 Micron Technology, Inc. Structure for gated lateral bipolar transistors
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6104066A (en) 1998-03-30 2000-08-15 Micron Technology, Inc. Circuit and method for low voltage, voltage sense amplifier
US6049496A (en) * 1998-03-30 2000-04-11 Micron Technology, Inc. Circuit and method for low voltage, current sense amplifier
US6229342B1 (en) 1998-03-30 2001-05-08 Micron Technology, Inc. Circuits and method for body contacted and backgated transistors
US6307235B1 (en) 1998-03-30 2001-10-23 Micron Technology, Inc. Another technique for gated lateral bipolar transistors
US6107663A (en) * 1998-03-30 2000-08-22 Micron Technology, Inc. Circuit and method for gate-body structures in CMOS technology
US6458648B1 (en) 1999-12-17 2002-10-01 Agere Systems Guardian Corp. Method for in-situ removal of side walls in MOM capacitor formation
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3785937A (en) * 1971-04-28 1974-01-15 W Mcmahon Thin film metallization process for microcircuits
US3864217A (en) * 1974-01-21 1975-02-04 Nippon Electric Co Method of fabricating a semiconductor device
US4157610A (en) * 1976-12-20 1979-06-12 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a field effect transistor
DE2912439A1 (de) * 1979-03-29 1980-10-16 Standard Elektrik Lorenz Ag Integrierter halbleiterschaltkreis mit integrierten speicherkapazitaeten

Also Published As

Publication number Publication date
EP0098671B1 (fr) 1986-04-23
JPS5927565A (ja) 1984-02-14
FR2530077B1 (ja) 1984-11-23
DE3363164D1 (en) 1986-05-28
EP0098671A1 (fr) 1984-01-18
FR2530077A1 (fr) 1984-01-13
US4450048A (en) 1984-05-22

Similar Documents

Publication Publication Date Title
JPH058581B2 (ja)
GB2119570A (en) Integrated capacitor manufacture
KR100199346B1 (ko) 반도체 소자의 전하저장전극 형성방법
JPH0685086A (ja) 高集積素子用微細コンタクト形成方法
KR100630689B1 (ko) 트렌치형 mim 커패시터를 구비한 반도체 소자의 제조 방법
US7307000B2 (en) Method of fabricating a capacitor for a semiconductor device
JPH1154706A (ja) Mimキャパシタ及びその製造方法
US6383867B1 (en) Method of manufacturing semiconductor memory device
US3523221A (en) Bi-metal thin film component and beam-lead therefor
KR100445059B1 (ko) 반도체장치의캐패시터제조방법
US4475120A (en) Method of raising the breakdown voltage of an integrated capacitor and capacitor manufactured by this method
SU234525A1 (ru) Способ создания изоляции соединений в интегральных системах
KR100412146B1 (ko) 반도체소자의제조방법
KR100557644B1 (ko) 반도체장치의 캐패시터 제조방법_
JPH07176694A (ja) キャパシタの製造方法
KR20030000695A (ko) 반도체소자의 스토리지 노드 형성방법
KR100204019B1 (ko) 반도체 소자의 전하 저장 전극 형성 방법
KR100876880B1 (ko) 실린더형 캐패시터 형성방법
KR0159020B1 (ko) 반도체 소자의 저장전극 형성방법
KR100668835B1 (ko) 캐패시터 제조방법
KR960013634B1 (ko) 반도체소자의 캐패시터 제조방법
CN120835575A (zh) 集成电子器件及其制造方法
JPH04188850A (ja) コンタクトホール及びその製造方法
KR100431712B1 (ko) 반도체 장치 제조 방법
KR100359165B1 (ko) 반도체 소자의 캐패시터 형성방법