JPH09199513A - バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 - Google Patents
バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置Info
- Publication number
- JPH09199513A JPH09199513A JP8007342A JP734296A JPH09199513A JP H09199513 A JPH09199513 A JP H09199513A JP 8007342 A JP8007342 A JP 8007342A JP 734296 A JP734296 A JP 734296A JP H09199513 A JPH09199513 A JP H09199513A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- collector
- electrode
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 バイポーラトランジスタのコレクタ抵抗を低
減し、かつ製造コストを低減する。 【解決手段】 ｎウェル領域（コレクタ領域）２の表面
に、ベース領域とエミッタ領域がそれぞれ形成される。
コレクタ領域の一部表面に達するコンタクトホール８ａ
が形成され、エミッタ領域の一部表面に達するコンタク
トホール８ｂが形成され、ベース領域の一部表面に達す
るコンタクトホール８ｃが形成される。コンタクトホー
ル８ａ，８ｂ，８ｃ内にはコレクタ電極，エミッタ電
極，ベース電極がそれぞれ形成される。エミッタ電極が
形成されるコンタクトホール８ｂの長手方向の長さをＬ
とし、この長手方向と直交する方向の幅をＳとした場
合、Ｌ／Ｓの値が１０以上となる。
減し、かつ製造コストを低減する。 【解決手段】 ｎウェル領域（コレクタ領域）２の表面
に、ベース領域とエミッタ領域がそれぞれ形成される。
コレクタ領域の一部表面に達するコンタクトホール８ａ
が形成され、エミッタ領域の一部表面に達するコンタク
トホール８ｂが形成され、ベース領域の一部表面に達す
るコンタクトホール８ｃが形成される。コンタクトホー
ル８ａ，８ｂ，８ｃ内にはコレクタ電極，エミッタ電
極，ベース電極がそれぞれ形成される。エミッタ電極が
形成されるコンタクトホール８ｂの長手方向の長さをＬ
とし、この長手方向と直交する方向の幅をＳとした場
合、Ｌ／Ｓの値が１０以上となる。
Description
【０００１】
【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタおよび該バイポーラトランジスタを有する半導
体装置に関し、特に、高濃度の埋込拡散層の形成を省略
したバイポーラトランジスタおよび該バイポーラトラン
ジスタを有する半導体装置に関するものである。
ンジスタおよび該バイポーラトランジスタを有する半導
体装置に関し、特に、高濃度の埋込拡散層の形成を省略
したバイポーラトランジスタおよび該バイポーラトラン
ジスタを有する半導体装置に関するものである。
【０００２】
【従来の技術】従来のバイポーラトランジスタを有する
半導体装置の一例が図１４に示されている。この図１４
に示される半導体装置は、特開昭６１−２３０３５４号
公報の第１図（ｄ）に開示されたものである。
半導体装置の一例が図１４に示されている。この図１４
に示される半導体装置は、特開昭６１−２３０３５４号
公報の第１図（ｄ）に開示されたものである。
【０００３】図１４を参照して、ｐ型半導体基板２１の
主表面上にはｎ型エピタキシャル層２３が形成されてい
る。このｎ型エピタキシャル層２３の底部には選択的に
ｎ+埋込拡散層２２ａ，２２ｂが形成されている。ま
た、ｎ型エピタキシャル層２３の所定位置には、アイソ
レーション領域２４とｐウェル領域２５とが形成されて
いる。
主表面上にはｎ型エピタキシャル層２３が形成されてい
る。このｎ型エピタキシャル層２３の底部には選択的に
ｎ+埋込拡散層２２ａ，２２ｂが形成されている。ま
た、ｎ型エピタキシャル層２３の所定位置には、アイソ
レーション領域２４とｐウェル領域２５とが形成されて
いる。
【０００４】ｎ型エピタキシャル層２３の表面には、選
択的に分離酸化膜２９が形成されている。ｎ+ 埋込拡散
層２２ａの上方に位置するｎ型エピタキシャル層（コレ
クタ領域）２３の表面には、ベース領域２８と、外部ベ
ース領域２８ａと、エミッタ領域３５と、ｎ+ 拡散層２
６ｃとがそれぞれ形成されている。なお、図１４には、
ベース領域２８およびエミッタ領域３５上に多結晶シリ
コン層３３が形成されている状態が示されている。
択的に分離酸化膜２９が形成されている。ｎ+ 埋込拡散
層２２ａの上方に位置するｎ型エピタキシャル層（コレ
クタ領域）２３の表面には、ベース領域２８と、外部ベ
ース領域２８ａと、エミッタ領域３５と、ｎ+ 拡散層２
６ｃとがそれぞれ形成されている。なお、図１４には、
ベース領域２８およびエミッタ領域３５上に多結晶シリ
コン層３３が形成されている状態が示されている。
【０００５】ｎ+ 埋込拡散層２２ｂの上方に位置するｎ
型エピタキシャル層２３の表面には、ｐＭＯＳトランジ
スタが形成されている。このｐＭＯＳトランジスタは、
１対のｐ+ 拡散層２７ａ，２７ｂと、ゲート電極３０ｂ
とを有する。
型エピタキシャル層２３の表面には、ｐＭＯＳトランジ
スタが形成されている。このｐＭＯＳトランジスタは、
１対のｐ+ 拡散層２７ａ，２７ｂと、ゲート電極３０ｂ
とを有する。
【０００６】ｐウェル領域２５の表面には、ｎＭＯＳト
ランジスタが形成される。このｎＭＯＳトランジスタ
は、１対のｎ+ 拡散層２６ａ，２６ｂと、ゲート電極３
０ａとを有する。ゲート電極３０ａ，３０ｂを覆うよう
に絶縁層３１が形成され、この絶縁層３１上に絶縁層３
２が形成される。また、分離酸化膜２９上にも絶縁層３
２が形成される。
ランジスタが形成される。このｎＭＯＳトランジスタ
は、１対のｎ+ 拡散層２６ａ，２６ｂと、ゲート電極３
０ａとを有する。ゲート電極３０ａ，３０ｂを覆うよう
に絶縁層３１が形成され、この絶縁層３１上に絶縁層３
２が形成される。また、分離酸化膜２９上にも絶縁層３
２が形成される。
【０００７】上述の半導体装置では、図１４に示される
ように、コレクタ抵抗を低減するためにｎ+ 埋込拡散層
２２ａが形成されている。このｎ+ 埋込拡散層２２ａを
形成するには、写真製版工程，イオン注入工程などの種
々の工程が必要となり、製造コストが著しく増大すると
いう問題がある。したがって、ｎ+ 埋込拡散層２２ａの
形成を省略することにより、製造コストを低減すること
が望まれる。図１５には、ｎ+ 埋込拡散層の形成を省略
したバイポーラトランジスタの一例が、示されている。
このバイポーラトランジスタは、特開昭５９−１２１８
６４号公報に開示されたバイポーラトランジスタであ
る。
ように、コレクタ抵抗を低減するためにｎ+ 埋込拡散層
２２ａが形成されている。このｎ+ 埋込拡散層２２ａを
形成するには、写真製版工程，イオン注入工程などの種
々の工程が必要となり、製造コストが著しく増大すると
いう問題がある。したがって、ｎ+ 埋込拡散層２２ａの
形成を省略することにより、製造コストを低減すること
が望まれる。図１５には、ｎ+ 埋込拡散層の形成を省略
したバイポーラトランジスタの一例が、示されている。
このバイポーラトランジスタは、特開昭５９−１２１８
６４号公報に開示されたバイポーラトランジスタであ
る。
【０００８】図１５を参照して、ｐ型半導体基板２１の
主表面には、ｎウェル領域３４が形成されている。この
ｎウェル領域３４の表面にはｐ型ベース領域２８が形成
されている。ベース領域２８の表面にはエミッタ領域３
５が形成されている。
主表面には、ｎウェル領域３４が形成されている。この
ｎウェル領域３４の表面にはｐ型ベース領域２８が形成
されている。ベース領域２８の表面にはエミッタ領域３
５が形成されている。
【０００９】また、ｎウェル領域３４の表面には、ベー
ス領域２８と間隔をあけてｎ+ 拡散層２６ｃが形成され
ている。このｎ+ 拡散層２６ｃは、図１５に示されるよ
うに、エミッタ領域３５の拡散深さよりも大きい拡散深
さを有する。それにより、コレクタ抵抗を低減すること
が可能となる。
ス領域２８と間隔をあけてｎ+ 拡散層２６ｃが形成され
ている。このｎ+ 拡散層２６ｃは、図１５に示されるよ
うに、エミッタ領域３５の拡散深さよりも大きい拡散深
さを有する。それにより、コレクタ抵抗を低減すること
が可能となる。
【００１０】ｎ+ 拡散層２６ｃは、エミッタ領域３５と
同一の拡散工程で形成されるものであるが、ｎ+ 拡散層
２６ｃに導入される不純物の拡散係数がエミッタ領域３
５に導入される不純物の拡散係数よりも大きくなるよう
にｎ+ 拡散層２６ｃおよびエミッタ領域３５に導入され
る不純物がそれぞれ選択される。このように、ｎ+ 拡散
層２６ｃの表面上にはエミッタ領域３５に導入される不
純物とは異なる不純物をドープした多結晶シリコン層３
６が形成されている。
同一の拡散工程で形成されるものであるが、ｎ+ 拡散層
２６ｃに導入される不純物の拡散係数がエミッタ領域３
５に導入される不純物の拡散係数よりも大きくなるよう
にｎ+ 拡散層２６ｃおよびエミッタ領域３５に導入され
る不純物がそれぞれ選択される。このように、ｎ+ 拡散
層２６ｃの表面上にはエミッタ領域３５に導入される不
純物とは異なる不純物をドープした多結晶シリコン層３
６が形成されている。
【００１１】半導体基板１の主表面上には、所定位置に
開口部を有する絶縁層３８が形成され、この開口部内
に、コレクタ電極３７ａ，エミッタ電極３７ｂ，ベース
電極３７ｃがそれぞれ形成される。
開口部を有する絶縁層３８が形成され、この開口部内
に、コレクタ電極３７ａ，エミッタ電極３７ｂ，ベース
電極３７ｃがそれぞれ形成される。
【００１２】上述の図１５に示されるバイポーラトラン
ジスタでは、ｎ+ 埋込拡散層の形成が省略されているの
で、図１４に示される場合と比べて低コストで製造でき
るという利点がある。しかしながら、ｎ+ 埋込拡散層の
形成を省略することにより、図１５に示されるバイポー
ラトランジスタのコレクタ抵抗は、図１４に示されるバ
イポーラトランジスタの場合よりも高くなる。このよう
なコレクタ抵抗の比較的高いバイポーラトランジスタで
も、小振幅動作を行なう回路内においては使用可能であ
る。具体的には、ＳＲＡＭ（Static Random Access Mem
ory ）のセンスアンプ内における差動回路などにおい
て、上記のようなコレクタ抵抗の比較的高いバイポーラ
トランジスタを使用することは可能である。
ジスタでは、ｎ+ 埋込拡散層の形成が省略されているの
で、図１４に示される場合と比べて低コストで製造でき
るという利点がある。しかしながら、ｎ+ 埋込拡散層の
形成を省略することにより、図１５に示されるバイポー
ラトランジスタのコレクタ抵抗は、図１４に示されるバ
イポーラトランジスタの場合よりも高くなる。このよう
なコレクタ抵抗の比較的高いバイポーラトランジスタで
も、小振幅動作を行なう回路内においては使用可能であ
る。具体的には、ＳＲＡＭ（Static Random Access Mem
ory ）のセンスアンプ内における差動回路などにおい
て、上記のようなコレクタ抵抗の比較的高いバイポーラ
トランジスタを使用することは可能である。
【００１３】ここで、図１６を用いて、差動回路の構成
および動作について説明する。図１６は、差動回路の一
例を示す等価回路図である。図１６を参照して、１対の
ｎｐｎトランジスタＱ１，Ｑ２がエミッタを共通にして
接続されている。このエミッタは定電流源（５００μ
Ａ）２０に接続されている。ｎｐｎバイポーラトランジ
スタＱ１，Ｑ２のコレクタは、それぞれ抵抗Ｒ１，Ｒ２
（Ｒ１＝Ｒ２＝６００Ω）を介して電源Ｖｃｃに接続さ
れている。ｎｐｎバイポーラトランジスタＱ１のベース
には、入力端子Ｖｉｎ１が接続される。また、ｎｐｎバ
イポーラトランジスタＱ２のベースには、入力端子Ｖｉ
ｎ２が接続される。ｎｐｎバイポーラトランジスタＱ
１，Ｑ２のコレクタには、出力端子Ｖｏｕｔ１，Ｖｏｕ
ｔ２がそれぞれ接続される。出力端子Ｖｏｕｔ１，Ｖｏ
ｕｔ２は、キャパシタＣ１，Ｃ２（Ｃ１＝Ｃ２＝０．５
ｐＦ）を介して接地される。
および動作について説明する。図１６は、差動回路の一
例を示す等価回路図である。図１６を参照して、１対の
ｎｐｎトランジスタＱ１，Ｑ２がエミッタを共通にして
接続されている。このエミッタは定電流源（５００μ
Ａ）２０に接続されている。ｎｐｎバイポーラトランジ
スタＱ１，Ｑ２のコレクタは、それぞれ抵抗Ｒ１，Ｒ２
（Ｒ１＝Ｒ２＝６００Ω）を介して電源Ｖｃｃに接続さ
れている。ｎｐｎバイポーラトランジスタＱ１のベース
には、入力端子Ｖｉｎ１が接続される。また、ｎｐｎバ
イポーラトランジスタＱ２のベースには、入力端子Ｖｉ
ｎ２が接続される。ｎｐｎバイポーラトランジスタＱ
１，Ｑ２のコレクタには、出力端子Ｖｏｕｔ１，Ｖｏｕ
ｔ２がそれぞれ接続される。出力端子Ｖｏｕｔ１，Ｖｏ
ｕｔ２は、キャパシタＣ１，Ｃ２（Ｃ１＝Ｃ２＝０．５
ｐＦ）を介して接地される。
【００１４】上記の差動回路において、入力端子Ｖｉｎ
１に印加される電圧が入力端子Ｖｉｎ２に印加される電
圧よりも高い場合には、バイポーラトランジスタＱ１に
電流が流れる。それにより、出力端子Ｖｏｕｔ１の電位
が出力端子Ｖｏｕｔ２の電位よりも低くなる。また、入
力端子Ｖｉｎ１に印加される電圧が入力端子Ｖｉｎ２に
印加される電圧よりも低い場合には、出力端子Ｖｏｕｔ
１の電位が出力端子Ｖｏｕｔ２の電位よりも高くなる。
１に印加される電圧が入力端子Ｖｉｎ２に印加される電
圧よりも高い場合には、バイポーラトランジスタＱ１に
電流が流れる。それにより、出力端子Ｖｏｕｔ１の電位
が出力端子Ｖｏｕｔ２の電位よりも低くなる。また、入
力端子Ｖｉｎ１に印加される電圧が入力端子Ｖｉｎ２に
印加される電圧よりも低い場合には、出力端子Ｖｏｕｔ
１の電位が出力端子Ｖｏｕｔ２の電位よりも高くなる。
【００１５】上記のような構成および動作を有する差動
回路内で、図１５に示されるバイポーラトランジスタは
使用可能であると考えられるが、このバイポーラトラン
ジスタを用いる場合にも留意すべき事項がある。
回路内で、図１５に示されるバイポーラトランジスタは
使用可能であると考えられるが、このバイポーラトラン
ジスタを用いる場合にも留意すべき事項がある。
【００１６】図１７には、バイポーラトランジスタの電
流増幅率（ｈFE）と、コレクタ電流（Ｉｃ）との関係が
示されている。図１６に示される差動回路内でバイポー
ラトランジスタを使用するには、コレクタ電流Ｉｃが５
００μ程度であることが望まれる。このような値のコレ
クタ電流Ｉｃで安定したｈFEを得るには、図１７に示さ
れるように、コレクタ抵抗Ｒｃが２５０Ω以下であるこ
とが必要であり、コレクタ抵抗Ｒｃが２５０Ωよりも大
きくなった場合には、５００μＡのコレクタ電流Ｉｃで
安定したｈFEを得ることができなくなる。
流増幅率（ｈFE）と、コレクタ電流（Ｉｃ）との関係が
示されている。図１６に示される差動回路内でバイポー
ラトランジスタを使用するには、コレクタ電流Ｉｃが５
００μ程度であることが望まれる。このような値のコレ
クタ電流Ｉｃで安定したｈFEを得るには、図１７に示さ
れるように、コレクタ抵抗Ｒｃが２５０Ω以下であるこ
とが必要であり、コレクタ抵抗Ｒｃが２５０Ωよりも大
きくなった場合には、５００μＡのコレクタ電流Ｉｃで
安定したｈFEを得ることができなくなる。
【００１７】それに対し、図１５に示されるバイポーラ
トランジスタでは、既に述べたように、ｎ+ 拡散層２６
ｃを深く形成することにより、コレクタ抵抗Ｒｃを低減
することが可能となる。それにより、図１６に示される
差動回路内でも使用可能であると考えられる。
トランジスタでは、既に述べたように、ｎ+ 拡散層２６
ｃを深く形成することにより、コレクタ抵抗Ｒｃを低減
することが可能となる。それにより、図１６に示される
差動回路内でも使用可能であると考えられる。
【００１８】
【発明が解決しようとする課題】しかしながら、図１５
に示されるバイポーラトランジスタにおいても、次に説
明するような問題点があった。図１５に示されるバイポ
ーラトランジスタでは、エミッタ領域３５を形成するた
めの不純物と、ｎ+ 拡散層２６ｃを形成するための不純
物とを異ならせる必要がある。そのため、ｎ+ 拡散層２
６ｃを形成すべく、エミッタ領域３５を形成するための
不純物とは異なる不純物をドープした多結晶シリコン層
３６を新たに形成するという工程が必要となる。そのた
め、結果として製造工程が煩雑となり、製造コストが高
くなるという問題が生じる。
に示されるバイポーラトランジスタにおいても、次に説
明するような問題点があった。図１５に示されるバイポ
ーラトランジスタでは、エミッタ領域３５を形成するた
めの不純物と、ｎ+ 拡散層２６ｃを形成するための不純
物とを異ならせる必要がある。そのため、ｎ+ 拡散層２
６ｃを形成すべく、エミッタ領域３５を形成するための
不純物とは異なる不純物をドープした多結晶シリコン層
３６を新たに形成するという工程が必要となる。そのた
め、結果として製造工程が煩雑となり、製造コストが高
くなるという問題が生じる。
【００１９】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、ｎ+ 埋
込拡散層の形成を省略したバイポーラトランジスタおよ
びこのバイポーラトランジスタを有する半導体装置にお
いて、コレクタ抵抗を低減し、かつ製造コストを低減す
ることにある。
ためになされたものである。この発明の目的は、ｎ+ 埋
込拡散層の形成を省略したバイポーラトランジスタおよ
びこのバイポーラトランジスタを有する半導体装置にお
いて、コレクタ抵抗を低減し、かつ製造コストを低減す
ることにある。
【００２０】
【課題を解決するための手段】この発明に係るバイポー
ラトランジスタは、１つの局面では、主表面を有する第
１導電型の半導体基板と、第２導電型のコレクタ領域
と、第１導電型のベース領域と、第２導電型のエミッタ
領域と、絶縁層と、コレクタ電極と、エミッタ電極と、
ベース電極とを備える。コレクタ領域は、半導体基板の
主表面に形成される。ベース領域は、コレクタ領域の表
面に形成される。エミッタ領域は、ベース領域の表面に
形成される。絶縁層は、半導体基板の主表面上に形成さ
れ、コレクタ領域，エミッタ領域およびベース領域の一
部表面に達する第１，第２および第３の開口を有する。
コレクタ電極，エミッタ電極およびベース電極は、第
１，第２および第３の開口内にそれぞれ形成される。上
記のベース領域直下に位置するコレクタ領域に含まれる
第２導電型の不純物濃度は５×１０18ｃｍ-3以下であ
る。また、第２の開口の長手方向の長さをＬとし、この
長手方向と直交する方向の第２の開口の幅をＳとした場
合、Ｌ／Ｓの値が１０以上である。
ラトランジスタは、１つの局面では、主表面を有する第
１導電型の半導体基板と、第２導電型のコレクタ領域
と、第１導電型のベース領域と、第２導電型のエミッタ
領域と、絶縁層と、コレクタ電極と、エミッタ電極と、
ベース電極とを備える。コレクタ領域は、半導体基板の
主表面に形成される。ベース領域は、コレクタ領域の表
面に形成される。エミッタ領域は、ベース領域の表面に
形成される。絶縁層は、半導体基板の主表面上に形成さ
れ、コレクタ領域，エミッタ領域およびベース領域の一
部表面に達する第１，第２および第３の開口を有する。
コレクタ電極，エミッタ電極およびベース電極は、第
１，第２および第３の開口内にそれぞれ形成される。上
記のベース領域直下に位置するコレクタ領域に含まれる
第２導電型の不純物濃度は５×１０18ｃｍ-3以下であ
る。また、第２の開口の長手方向の長さをＬとし、この
長手方向と直交する方向の第２の開口の幅をＳとした場
合、Ｌ／Ｓの値が１０以上である。
【００２１】上述のように、１つの局面では、第２の開
口の長さＬが幅Ｓの１０倍以上となるように第２の開口
の長さＬと幅Ｓの値が選択される。ここで、コレクタ抵
抗Ｒｃは、図５および図６に示される関係より、長さＬ
と幅Ｓに大きく依存すると考えられる。そこで、本願の
発明者はＬ／Ｓの値に着目し、その値をパラメータとし
てコレクタ抵抗Ｒｃの値をグラフに示した。その結果、
図７に示す関係が得られる。この図７に示されるよう
に、Ｌ／Ｓの値を１０以上とすることにより、コレクタ
抵抗Ｒｃを２５０Ω以下と低減することが可能となる。
それにより、本局面のバイポーラトランジスタを、図１
６に示される差動回路において使用することが可能とな
る。また、第２の開口の形状を変更するだけなので、上
述の図１５に示されるバイポーラトランジスタの場合の
ように新たな工程を追加する必要はない。それにより、
図１５に示される場合よりも製造工程を簡略化でき、製
造コストを低減することが可能となる。
口の長さＬが幅Ｓの１０倍以上となるように第２の開口
の長さＬと幅Ｓの値が選択される。ここで、コレクタ抵
抗Ｒｃは、図５および図６に示される関係より、長さＬ
と幅Ｓに大きく依存すると考えられる。そこで、本願の
発明者はＬ／Ｓの値に着目し、その値をパラメータとし
てコレクタ抵抗Ｒｃの値をグラフに示した。その結果、
図７に示す関係が得られる。この図７に示されるよう
に、Ｌ／Ｓの値を１０以上とすることにより、コレクタ
抵抗Ｒｃを２５０Ω以下と低減することが可能となる。
それにより、本局面のバイポーラトランジスタを、図１
６に示される差動回路において使用することが可能とな
る。また、第２の開口の形状を変更するだけなので、上
述の図１５に示されるバイポーラトランジスタの場合の
ように新たな工程を追加する必要はない。それにより、
図１５に示される場合よりも製造工程を簡略化でき、製
造コストを低減することが可能となる。
【００２２】この発明に係るバイポーラトランジスタ
は、他の局面では、主表面を有する第１導電型の半導体
基板と、第２導電型のコレクタ領域と、第１導電型のベ
ース領域と、第２導電型の第１と第２のエミッタ領域
と、絶縁層と、ベース電極と、第１と第２のエミッタ電
極と、第１と第２のコレクタ電極とを備える。コレクタ
領域は、半導体基板の主表面に形成される。ベース領域
は、コレクタ領域の表面に形成される。第１と第２のエ
ミッタ領域は、ベース領域の表面に間隔をあけて形成さ
れる。絶縁層は、半導体基板の主表面上に形成され、ベ
ース領域の一部表面に達する第１の開口と、この第１の
開口を挟むように間隔をあけて形成されかつ第１と第２
のエミッタ領域の一部表面に達する第２と第３の開口
と、第２および第３の開口を挟むように間隔をあけて設
けられかつコレクタ領域の一部表面に達する第４と第５
の開口とを有する。ベース電極は、第１の開口内に形成
される。第１と第２のエミッタ電極は、第２と第３の開
口内に形成される。第１と第２のコレクタ電極は、第４
と第５の開口内に形成される。そして、ベース領域直下
に位置するコレクタ領域に含まれる第２導電型の不純物
濃度は、５×１０18ｃｍ-3以下である。また、第２の開
口の長手方向の長さをＬ１とし、長手方向と直交する方
向の第２の開口の幅をＳ１とし、第３の開口の長手方向
の長さをＬ２とし、長手方向と直交する方向の第３の開
口の幅をＳ２とした場合、Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値
が１０以上である。
は、他の局面では、主表面を有する第１導電型の半導体
基板と、第２導電型のコレクタ領域と、第１導電型のベ
ース領域と、第２導電型の第１と第２のエミッタ領域
と、絶縁層と、ベース電極と、第１と第２のエミッタ電
極と、第１と第２のコレクタ電極とを備える。コレクタ
領域は、半導体基板の主表面に形成される。ベース領域
は、コレクタ領域の表面に形成される。第１と第２のエ
ミッタ領域は、ベース領域の表面に間隔をあけて形成さ
れる。絶縁層は、半導体基板の主表面上に形成され、ベ
ース領域の一部表面に達する第１の開口と、この第１の
開口を挟むように間隔をあけて形成されかつ第１と第２
のエミッタ領域の一部表面に達する第２と第３の開口
と、第２および第３の開口を挟むように間隔をあけて設
けられかつコレクタ領域の一部表面に達する第４と第５
の開口とを有する。ベース電極は、第１の開口内に形成
される。第１と第２のエミッタ電極は、第２と第３の開
口内に形成される。第１と第２のコレクタ電極は、第４
と第５の開口内に形成される。そして、ベース領域直下
に位置するコレクタ領域に含まれる第２導電型の不純物
濃度は、５×１０18ｃｍ-3以下である。また、第２の開
口の長手方向の長さをＬ１とし、長手方向と直交する方
向の第２の開口の幅をＳ１とし、第３の開口の長手方向
の長さをＬ２とし、長手方向と直交する方向の第３の開
口の幅をＳ２とした場合、Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値
が１０以上である。
【００２３】上述のように、他の局面では、第１と第２
のエミッタ領域上に第２と第３の開口を形成し、この第
２と第３の開口内に第１と第２のエミッタ電極を形成し
ている。そして、第２の開口の長さ，幅をＬ１，Ｓ１と
し、第３の開口の長さ，幅をＬ２，Ｓ２とした場合、Ｌ
１／Ｓ１＋Ｌ２／Ｓ２の値が１０以上となるように第２
と第３の開口の長さＬ１，Ｌ２と幅Ｓ１，Ｓ２とが選択
される。これは、第１と第２のエミッタ領域を設けるこ
とによってコレクタ抵抗ＲｃがＲｃ１，Ｒｃ２に分割さ
れたものと考えられ、１／Ｒｃが１／Ｒｃ１＋１／Ｒｃ
２で表わされ、上記の１つの局面の場合と同様の原理で
１／Ｒｃ１＋１／Ｒｃ２がＬ１／Ｓ１＋Ｌ２／Ｓ２に比
例すると考えられるからである。このようにＬ１，Ｌ
２，Ｓ１，Ｓ２を規定することにより、上記の１つの局
面の場合と同様に、コレクタ抵抗を低減することが可能
となる。また、本局面の場合でも、上記の１つの局面の
場合と同様に、新たな工程を追加する必要はない。それ
により、図１５に示される場合よりも製造コストを低減
することが可能となる。さらに、本局面においては、エ
ミッタ領域が分割され、ベース電極を挟むようにエミッ
タ電極を配置しているので、上記の１つの局面の場合と
比べて、バイポーラトランジスタを正方形に近い平面形
状とすることが可能となる。それにより、バイポーラト
ランジスタのレイアウトの自由度を増大させることが可
能となるとともに、バイポーラトランジスタの面積をも
低減することが可能となる。
のエミッタ領域上に第２と第３の開口を形成し、この第
２と第３の開口内に第１と第２のエミッタ電極を形成し
ている。そして、第２の開口の長さ，幅をＬ１，Ｓ１と
し、第３の開口の長さ，幅をＬ２，Ｓ２とした場合、Ｌ
１／Ｓ１＋Ｌ２／Ｓ２の値が１０以上となるように第２
と第３の開口の長さＬ１，Ｌ２と幅Ｓ１，Ｓ２とが選択
される。これは、第１と第２のエミッタ領域を設けるこ
とによってコレクタ抵抗ＲｃがＲｃ１，Ｒｃ２に分割さ
れたものと考えられ、１／Ｒｃが１／Ｒｃ１＋１／Ｒｃ
２で表わされ、上記の１つの局面の場合と同様の原理で
１／Ｒｃ１＋１／Ｒｃ２がＬ１／Ｓ１＋Ｌ２／Ｓ２に比
例すると考えられるからである。このようにＬ１，Ｌ
２，Ｓ１，Ｓ２を規定することにより、上記の１つの局
面の場合と同様に、コレクタ抵抗を低減することが可能
となる。また、本局面の場合でも、上記の１つの局面の
場合と同様に、新たな工程を追加する必要はない。それ
により、図１５に示される場合よりも製造コストを低減
することが可能となる。さらに、本局面においては、エ
ミッタ領域が分割され、ベース電極を挟むようにエミッ
タ電極を配置しているので、上記の１つの局面の場合と
比べて、バイポーラトランジスタを正方形に近い平面形
状とすることが可能となる。それにより、バイポーラト
ランジスタのレイアウトの自由度を増大させることが可
能となるとともに、バイポーラトランジスタの面積をも
低減することが可能となる。
【００２４】この発明に係るバイポーラトランジスタ
は、さらに他の局面では、主表面を有する第１導電型の
半導体基板と、第２導電型のコレクタ領域と、第１導電
型の第１と第２のベース領域と、第２導電型の第１と第
２のエミッタ領域と、絶縁層と、コレクタ電極と、第１
と第２のエミッタ電極と、第１と第２のベース電極とを
備える。コレクタ領域は、半導体基板の主表面に形成さ
れる。第１と第２のベース領域は、コレクタ領域の表面
に形成される。第１と第２のエミッタ領域は、第１と第
２のベース領域の表面に各々形成される。絶縁層は、半
導体基板の主表面上に形成され、コレクタ領域の一部表
面に達する第１の開口と、この第１の開口を挟むように
間隔をあけて設けられかつ第１と第２のエミッタ領域の
一部表面に達する第２と第３の開口と、第２および第３
の開口を挟むように間隔をあけて設けられかつ第１と第
２のベース領域の一部表面に達する第４と第５の開口と
を有する。コレクタ電極は、第１の開口内に形成され
る。第１と第２のエミッタ電極は、第２と第３の開口内
に形成される。第１と第２のベース電極は、第４と第５
の開口内に形成される。そして、ベース領域直下に位置
するコレクタ領域に含まれる第２導電型の不純物濃度
は、５×１０18ｃｍ-3以下である。また、第２の開口の
長手方向の長さをＬ１とし、長手方向と直交する方向の
第２の開口の幅をＳ１とし、第３の開口の長手方向の長
さをＬ２とし、長手方向と直交する方向の第３の開口の
幅をＳ２とした場合、Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値が１
０以上である。
は、さらに他の局面では、主表面を有する第１導電型の
半導体基板と、第２導電型のコレクタ領域と、第１導電
型の第１と第２のベース領域と、第２導電型の第１と第
２のエミッタ領域と、絶縁層と、コレクタ電極と、第１
と第２のエミッタ電極と、第１と第２のベース電極とを
備える。コレクタ領域は、半導体基板の主表面に形成さ
れる。第１と第２のベース領域は、コレクタ領域の表面
に形成される。第１と第２のエミッタ領域は、第１と第
２のベース領域の表面に各々形成される。絶縁層は、半
導体基板の主表面上に形成され、コレクタ領域の一部表
面に達する第１の開口と、この第１の開口を挟むように
間隔をあけて設けられかつ第１と第２のエミッタ領域の
一部表面に達する第２と第３の開口と、第２および第３
の開口を挟むように間隔をあけて設けられかつ第１と第
２のベース領域の一部表面に達する第４と第５の開口と
を有する。コレクタ電極は、第１の開口内に形成され
る。第１と第２のエミッタ電極は、第２と第３の開口内
に形成される。第１と第２のベース電極は、第４と第５
の開口内に形成される。そして、ベース領域直下に位置
するコレクタ領域に含まれる第２導電型の不純物濃度
は、５×１０18ｃｍ-3以下である。また、第２の開口の
長手方向の長さをＬ１とし、長手方向と直交する方向の
第２の開口の幅をＳ１とし、第３の開口の長手方向の長
さをＬ２とし、長手方向と直交する方向の第３の開口の
幅をＳ２とした場合、Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値が１
０以上である。
【００２５】上記のさらに他の局面におけるバイポーラ
トランジスタの場合も、前述の他の局面におけるバイポ
ーラトランジスタの場合と同様に、コレクタ抵抗を低減
することが可能となる。また、他の局面の場合と同様
に、製造コストも低減することが可能となり、レイアウ
トの自由度をも増大させることが可能となる。
トランジスタの場合も、前述の他の局面におけるバイポ
ーラトランジスタの場合と同様に、コレクタ抵抗を低減
することが可能となる。また、他の局面の場合と同様
に、製造コストも低減することが可能となり、レイアウ
トの自由度をも増大させることが可能となる。
【００２６】この発明に係るバイポーラトランジスタを
有する半導体装置は、主表面を有する第１導電型の半導
体基板と、第２導電型のウェル領域と、ＭＯＳトランジ
スタと、第２導電型のコレクタ領域と、第１導電型のベ
ース領域と、第２導電型のエミッタ領域と、絶縁層と、
コレクタ電極と、エミッタ電極と、ベース電極とを備え
る。ウェル領域は、半導体基板の主表面に形成される。
ＭＯＳトランジスタは、ウェル領域の表面上に形成さ
れ、第１導電型のソース／ドレイン領域を有する。コレ
クタ領域は、ウェル領域と間隔をあけて半導体基板の主
表面に形成される。ベース領域は、コレクタ領域の表面
に形成される。エミッタ領域は、ベース領域の表面に形
成される。絶縁層は、半導体基板の主表面上に形成さ
れ、コレクタ領域，エミッタ領域およびベース領域の一
部表面に達する第１，第２および第３の開口を有する。
コレクタ電極，エミッタ電極およびベース電極は、第
１，第２および第３の開口内にそれぞれ形成される。そ
してベース領域直下に位置するコレクタ領域に含まれる
第２導電型の不純物濃度は、ウェル領域に含まれる第２
導電型の不純物濃度とほぼ等しい。また、第２の開口の
長手方向の長さをＬとし、長手方向と直行する方向の第
２の開口の幅をＳとした場合、Ｌ／Ｓの値が１０以上で
ある。
有する半導体装置は、主表面を有する第１導電型の半導
体基板と、第２導電型のウェル領域と、ＭＯＳトランジ
スタと、第２導電型のコレクタ領域と、第１導電型のベ
ース領域と、第２導電型のエミッタ領域と、絶縁層と、
コレクタ電極と、エミッタ電極と、ベース電極とを備え
る。ウェル領域は、半導体基板の主表面に形成される。
ＭＯＳトランジスタは、ウェル領域の表面上に形成さ
れ、第１導電型のソース／ドレイン領域を有する。コレ
クタ領域は、ウェル領域と間隔をあけて半導体基板の主
表面に形成される。ベース領域は、コレクタ領域の表面
に形成される。エミッタ領域は、ベース領域の表面に形
成される。絶縁層は、半導体基板の主表面上に形成さ
れ、コレクタ領域，エミッタ領域およびベース領域の一
部表面に達する第１，第２および第３の開口を有する。
コレクタ電極，エミッタ電極およびベース電極は、第
１，第２および第３の開口内にそれぞれ形成される。そ
してベース領域直下に位置するコレクタ領域に含まれる
第２導電型の不純物濃度は、ウェル領域に含まれる第２
導電型の不純物濃度とほぼ等しい。また、第２の開口の
長手方向の長さをＬとし、長手方向と直行する方向の第
２の開口の幅をＳとした場合、Ｌ／Ｓの値が１０以上で
ある。
【００２７】上述のように、Ｌ／Ｓの値が１０以上とな
るように第２の開口の長さＬと幅Ｓとを選択することに
より、前述の１つの局面におけるバイポーラトランジス
タの場合と同様に、バイポーラトランジスタのコレクタ
抵抗を低減することが可能となる。また、１つの局面に
おけるバイポーラトランジスタの場合と同様に、製造コ
ストを低減することも可能となる。さらに、ベース領域
直下に位置するコレクタ領域に含まれる第２導電型の不
純物濃度と、ウェル領域に含まれる第２導電型の不純物
濃度とがほぼ等しいので、これらを同一工程で形成する
ことが可能となる。それにより、製造コストをさらに低
減することが可能となる。
るように第２の開口の長さＬと幅Ｓとを選択することに
より、前述の１つの局面におけるバイポーラトランジス
タの場合と同様に、バイポーラトランジスタのコレクタ
抵抗を低減することが可能となる。また、１つの局面に
おけるバイポーラトランジスタの場合と同様に、製造コ
ストを低減することも可能となる。さらに、ベース領域
直下に位置するコレクタ領域に含まれる第２導電型の不
純物濃度と、ウェル領域に含まれる第２導電型の不純物
濃度とがほぼ等しいので、これらを同一工程で形成する
ことが可能となる。それにより、製造コストをさらに低
減することが可能となる。
【００２８】
【発明の実施の形態】以下、図１〜図１３を用いて、本
発明の実施の形態について説明する。
発明の実施の形態について説明する。
【００２９】（実施の形態１）まず、図１〜図１０を用
いて、本発明の実施の形態１とその変形例とにおけるバ
イポーラトランジスタおよびバイポーラトランジスタを
有する半導体装置について説明する。図１は、本発明の
実施の形態１におけるバイポーラトランジスタの平面図
である。なお、この図１においては、電極の図示を省略
している。図２は、図１におけるＩＩ−ＩＩ線に沿う断
面に対応する断面を示す図である。
いて、本発明の実施の形態１とその変形例とにおけるバ
イポーラトランジスタおよびバイポーラトランジスタを
有する半導体装置について説明する。図１は、本発明の
実施の形態１におけるバイポーラトランジスタの平面図
である。なお、この図１においては、電極の図示を省略
している。図２は、図１におけるＩＩ−ＩＩ線に沿う断
面に対応する断面を示す図である。
【００３０】図２を参照して、ｐ型半導体基板１の主表
面にはｎウェル領域２が形成される。このｎウェル領域
２に含まれるｎ型の不純物濃度は、５×１０18ｃｍ-3以
下である。すなわち、ｎウェル領域２には、図１４に示
される従来例のように、ｎ+埋込拡散層２２ａが形成さ
れていない。そして、このｎウェル領域２が、この実施
の形態１におけるバイポーラトランジスタのコレクタ領
域となる。
面にはｎウェル領域２が形成される。このｎウェル領域
２に含まれるｎ型の不純物濃度は、５×１０18ｃｍ-3以
下である。すなわち、ｎウェル領域２には、図１４に示
される従来例のように、ｎ+埋込拡散層２２ａが形成さ
れていない。そして、このｎウェル領域２が、この実施
の形態１におけるバイポーラトランジスタのコレクタ領
域となる。
【００３１】ｎウェル領域２の表面にはｐ型ベース領域
６が形成される。このベース領域６の表面には、ｎ型エ
ミッタ領域７が形成される。また、ｐ型半導体基板１の
主表面には、選択的に分離酸化膜３が形成されている。
この分離酸化膜３を覆うように半導体基板１の主表面上
には層間絶縁層８が形成される。この層間絶縁層８に
は、ｎウェル領域２の一部表面に達するコンタクトホー
ル８ａと、エミッタ領域７の一部表面に達するコンタク
トホール８ｂと、ベース領域６の一部表面に達するコン
タクトホール８ｃとが形成される。そして、コンタクト
ホール８ａ，８ｂ，８ｃ内に、それぞれＡｌを含む金属
などからなるコレクタ電極９ａ，エミッタ電極９ｂおよ
びベース電極９ｃが形成される。
６が形成される。このベース領域６の表面には、ｎ型エ
ミッタ領域７が形成される。また、ｐ型半導体基板１の
主表面には、選択的に分離酸化膜３が形成されている。
この分離酸化膜３を覆うように半導体基板１の主表面上
には層間絶縁層８が形成される。この層間絶縁層８に
は、ｎウェル領域２の一部表面に達するコンタクトホー
ル８ａと、エミッタ領域７の一部表面に達するコンタク
トホール８ｂと、ベース領域６の一部表面に達するコン
タクトホール８ｃとが形成される。そして、コンタクト
ホール８ａ，８ｂ，８ｃ内に、それぞれＡｌを含む金属
などからなるコレクタ電極９ａ，エミッタ電極９ｂおよ
びベース電極９ｃが形成される。
【００３２】次に、図１を参照して、上記のコンタクト
ホール８ａ，８ｂ，８ｃは、その長手方向が同じ方向を
向くようにほぼ平行に配置されることが好ましい。そし
て、本発明では、エミッタ電極９ｂが形成されるコンタ
クトホール８ｂの平面形状に工夫を施している。具体的
には、コンタクトホール８ｂの長手方向の長さＬと、長
手方向と直交する方向の幅Ｓとの関係に着目し、それら
の関係を調査した。そして、本願の発明者は、Ｌ／Ｓの
値が１０以上となった場合にコレクタ抵抗を所望の値
（この場合であれば２５０Ω）以下に抑制できることを
見い出した。
ホール８ａ，８ｂ，８ｃは、その長手方向が同じ方向を
向くようにほぼ平行に配置されることが好ましい。そし
て、本発明では、エミッタ電極９ｂが形成されるコンタ
クトホール８ｂの平面形状に工夫を施している。具体的
には、コンタクトホール８ｂの長手方向の長さＬと、長
手方向と直交する方向の幅Ｓとの関係に着目し、それら
の関係を調査した。そして、本願の発明者は、Ｌ／Ｓの
値が１０以上となった場合にコレクタ抵抗を所望の値
（この場合であれば２５０Ω）以下に抑制できることを
見い出した。
【００３３】以下、上記のようにＬ／Ｓの値を規定した
根拠とその効果とについて詳しく説明する。なお、以下
の説明においては、コンタクトホール８ｂの直下にエミ
ッタ領域７が所定の幅で形成されることを前提とする。
根拠とその効果とについて詳しく説明する。なお、以下
の説明においては、コンタクトホール８ｂの直下にエミ
ッタ領域７が所定の幅で形成されることを前提とする。
【００３４】図３を参照して、コンタクトホール８ａと
コンタクトホール８ｂとの間の間隔Ｄ１と、コンタクト
ホール８ｂとコンタクトホール８ｃとの間の間隔Ｄ２と
を一定に保持し、コンタクトホール８ｂの幅Ｓを変化さ
せ、コレクタ抵抗Ｒｃの値の変化を調査した。その結果
が図５に示されている。なお、図５には、エミッタ長Ｌ
が６μｍの場合のデータが示されている。この図５に示
されるように、エミッタ幅Ｓ小さくすることによりコレ
クタ抵抗Ｒｃを低減できることがわかる。
コンタクトホール８ｂとの間の間隔Ｄ１と、コンタクト
ホール８ｂとコンタクトホール８ｃとの間の間隔Ｄ２と
を一定に保持し、コンタクトホール８ｂの幅Ｓを変化さ
せ、コレクタ抵抗Ｒｃの値の変化を調査した。その結果
が図５に示されている。なお、図５には、エミッタ長Ｌ
が６μｍの場合のデータが示されている。この図５に示
されるように、エミッタ幅Ｓ小さくすることによりコレ
クタ抵抗Ｒｃを低減できることがわかる。
【００３５】ここで、再び図３を参照して、間隔Ｄ１，
Ｄ２の値を一定に保った状態で幅Ｓを変化させた場合、
コレクタ電極９ａからみてエミッタ領域７において変化
するのは、エミッタ領域７におけるベース電極９ｃ側の
端部である。幅Ｓの値を小さくすることにより、エミッ
タ領域７におけるベース電極９ｃ側の端部は、コレクタ
電極９ａ側に移動することとなる。この現象により、コ
レクタ抵抗が低減されると考えられる。つまり、エミッ
タ領域７におけるベース電極９ｃ側の端部が、コレクタ
電極９ａ側に移動することにより、多くのコレクタ電流
Ｉｃが流れるものと考えられる。このことから、図４に
示されるように、コレクタ電流Ｉｃは、主に、エミッタ
領域７におけるベース電極９ｃ側に位置する端部に流れ
込むものと考えられる。
Ｄ２の値を一定に保った状態で幅Ｓを変化させた場合、
コレクタ電極９ａからみてエミッタ領域７において変化
するのは、エミッタ領域７におけるベース電極９ｃ側の
端部である。幅Ｓの値を小さくすることにより、エミッ
タ領域７におけるベース電極９ｃ側の端部は、コレクタ
電極９ａ側に移動することとなる。この現象により、コ
レクタ抵抗が低減されると考えられる。つまり、エミッ
タ領域７におけるベース電極９ｃ側の端部が、コレクタ
電極９ａ側に移動することにより、多くのコレクタ電流
Ｉｃが流れるものと考えられる。このことから、図４に
示されるように、コレクタ電流Ｉｃは、主に、エミッタ
領域７におけるベース電極９ｃ側に位置する端部に流れ
込むものと考えられる。
【００３６】次に、図６を参照して、エミッタ長Ｌと、
コレクタ抵抗Ｒｃとの関係について説明する。なお、図
６には、エミッタ幅Ｓが１μｍの場合のデータが示され
ている。図６に示されるように、エミッタ長Ｌを大きく
することにより、コレクタ抵抗Ｒｃが低減しているのが
わかる。この内容と、図５に示された結果より、コレク
タ抵抗ＲｃがＳ／Ｌに大きく依存すると考えられる。そ
こで、本願の発明は、Ｌ／Ｓというパラメータに着目
し、この値と、コレクタ抵抗との関係を調査してグラフ
に示した。このグラフが図７に示されている。この図７
に示されるように、図１６に示されるような差動回路内
でバイポーラトランジスタを使用すべくコレクタ抵抗を
２５０Ω以下とするには、Ｌ／Ｓの値が１０以上であれ
ばよいことがわかる。このことより、本願の発明者は、
Ｌ／Ｓの値を１０以上と規定した。
コレクタ抵抗Ｒｃとの関係について説明する。なお、図
６には、エミッタ幅Ｓが１μｍの場合のデータが示され
ている。図６に示されるように、エミッタ長Ｌを大きく
することにより、コレクタ抵抗Ｒｃが低減しているのが
わかる。この内容と、図５に示された結果より、コレク
タ抵抗ＲｃがＳ／Ｌに大きく依存すると考えられる。そ
こで、本願の発明は、Ｌ／Ｓというパラメータに着目
し、この値と、コレクタ抵抗との関係を調査してグラフ
に示した。このグラフが図７に示されている。この図７
に示されるように、図１６に示されるような差動回路内
でバイポーラトランジスタを使用すべくコレクタ抵抗を
２５０Ω以下とするには、Ｌ／Ｓの値が１０以上であれ
ばよいことがわかる。このことより、本願の発明者は、
Ｌ／Ｓの値を１０以上と規定した。
【００３７】上記のように、Ｌ／Ｓの値を１０以上とす
ることにより、コレクタ抵抗Ｒｃを２５０Ω以下に低減
でき、上記の差動回路内において適正に作動するバイポ
ーラトランジスタが得られる。また、上記の内容を実施
するには、コンタクトホール８ｂの形状を変化させるだ
けでよいので、新たな工程を追加する必要はない。それ
により、図１５に示される従来例の場合のように、製造
コストが増大するという問題点を解消することができ
る。
ることにより、コレクタ抵抗Ｒｃを２５０Ω以下に低減
でき、上記の差動回路内において適正に作動するバイポ
ーラトランジスタが得られる。また、上記の内容を実施
するには、コンタクトホール８ｂの形状を変化させるだ
けでよいので、新たな工程を追加する必要はない。それ
により、図１５に示される従来例の場合のように、製造
コストが増大するという問題点を解消することができ
る。
【００３８】次に、図８を用いて、図２に示されるバイ
ポーラトランジスタの変形例について説明する。図８
は、図２に示されるバイポーラトランジスタの変形例に
おけるバイポーラトランジスタを示す断面図である。
ポーラトランジスタの変形例について説明する。図８
は、図２に示されるバイポーラトランジスタの変形例に
おけるバイポーラトランジスタを示す断面図である。
【００３９】図８を参照して、本変形例では、エミッタ
領域７とエミッタ電極９ｂとの間に、パッド導電層１０
が形成されている。このパッド導電層１０は、多結晶シ
リコンあるいはポリサイドなどにより構成されてもよ
い。このようなパッド導電層１０を設けることにより、
パッド導電層１０から不純物を拡散させてエミッタ領域
７を形成することが可能となる。それにより、イオン注
入によりエミッタ領域７を形成する場合と比べ、エミッ
タ領域７の表面における欠陥の発生を抑制することが可
能となる。
領域７とエミッタ電極９ｂとの間に、パッド導電層１０
が形成されている。このパッド導電層１０は、多結晶シ
リコンあるいはポリサイドなどにより構成されてもよ
い。このようなパッド導電層１０を設けることにより、
パッド導電層１０から不純物を拡散させてエミッタ領域
７を形成することが可能となる。それにより、イオン注
入によりエミッタ領域７を形成する場合と比べ、エミッ
タ領域７の表面における欠陥の発生を抑制することが可
能となる。
【００４０】なお、本変形例の場合では、コンタクトホ
ール８ｂ内にパッド導電層１０が形成され、エミッタ電
極９ｂは、コンタクトホール８ｂ′内に形成されること
となる。
ール８ｂ内にパッド導電層１０が形成され、エミッタ電
極９ｂは、コンタクトホール８ｂ′内に形成されること
となる。
【００４１】次に、図９を用いて、ｐＭＯＳトランジス
タと、本発明に係るバイポーラトランジスタとを同一基
板上に形成した場合について説明する。図９は、本発明
に係るバイポーラトランジスタと、ｐＭＯＳトランジス
タとを同一基板上に有する半導体装置を示す部分断面図
である。
タと、本発明に係るバイポーラトランジスタとを同一基
板上に形成した場合について説明する。図９は、本発明
に係るバイポーラトランジスタと、ｐＭＯＳトランジス
タとを同一基板上に有する半導体装置を示す部分断面図
である。
【００４２】図９を参照して、半導体基板１の主表面に
は、ｎウェル領域２と間隔をあけてｎウェル領域２ａが
形成される。ｎウェル領域２，２ａに含まれるｎ型の不
純物濃度はほぼ等しいことが好ましい。それにより、ｎ
ウェル領域２，２ａを同一工程で形成できる。その結
果、製造工程を簡略化でき、製造コストを低減すること
が可能となる。
は、ｎウェル領域２と間隔をあけてｎウェル領域２ａが
形成される。ｎウェル領域２，２ａに含まれるｎ型の不
純物濃度はほぼ等しいことが好ましい。それにより、ｎ
ウェル領域２，２ａを同一工程で形成できる。その結
果、製造工程を簡略化でき、製造コストを低減すること
が可能となる。
【００４３】ｎウェル領域２ａの表面には、ｐＭＯＳト
ランジスタが形成される。このｐＭＯＳトランジスタ
は、１対のｐ+ 拡散層４と、ゲート電極５とを備える。
このゲート電極５を覆うように層間絶縁層８が形成さ
れ、この層間絶縁層８にはコンタクトホール８ｄ，８ｅ
が形成される。コンタクトホール８ｄ，８ｅ内には、Ａ
ｌなどの金属を含む電極９ｄ，９ｅがそれぞれ形成され
る。
ランジスタが形成される。このｐＭＯＳトランジスタ
は、１対のｐ+ 拡散層４と、ゲート電極５とを備える。
このゲート電極５を覆うように層間絶縁層８が形成さ
れ、この層間絶縁層８にはコンタクトホール８ｄ，８ｅ
が形成される。コンタクトホール８ｄ，８ｅ内には、Ａ
ｌなどの金属を含む電極９ｄ，９ｅがそれぞれ形成され
る。
【００４４】次に、図１０を用いて、図９に示される半
導体装置の変形例について説明する。図１０は、図９に
示される半導体装置の変形例における半導体装置を示す
断面図である。
導体装置の変形例について説明する。図１０は、図９に
示される半導体装置の変形例における半導体装置を示す
断面図である。
【００４５】図１０を参照して、本変形例では、コレク
タ電極９ａとｎウェル領域２とのコンタクト部にｎ+ 拡
散層１１が形成され、ベース領域６が外部ベース領域６
ａを有している。それ以外の構造に関しては図９に示さ
れる半導体装置と同様である。
タ電極９ａとｎウェル領域２とのコンタクト部にｎ+ 拡
散層１１が形成され、ベース領域６が外部ベース領域６
ａを有している。それ以外の構造に関しては図９に示さ
れる半導体装置と同様である。
【００４６】本変形例では、ｎ+ 拡散層１１を形成する
ことにより、図９に示される場合よりもｎウェル領域２
とコレクタ電極９ａとのコンタクト抵抗を低減すること
が可能である。また、外部ベース領域６ａを形成するこ
とにより、図９に示される場合と比べ、ベース電極９ｃ
とベース領域６とのコンタクト抵抗を低減することが可
能となる。
ことにより、図９に示される場合よりもｎウェル領域２
とコレクタ電極９ａとのコンタクト抵抗を低減すること
が可能である。また、外部ベース領域６ａを形成するこ
とにより、図９に示される場合と比べ、ベース電極９ｃ
とベース領域６とのコンタクト抵抗を低減することが可
能となる。
【００４７】なお、図１０に示される場合では、ｎ+ 拡
散層１１はエミッタ領域７と同一工程で形成でき、外部
ベース領域６ａはｐＭＯＳトランジスタのソース／ドレ
イン領域（ｐ+ 拡散層４）と同一工程で形成できる。そ
のため、新たな工程を付加する必要はない。また、この
ように、ｎ+ 拡散層１１と、エミッタ領域７とが同一工
程で形成されることにより、ｎ+ 拡散層１１に含まれる
ｎ型の不純物濃度やｎ + 拡散層１１の拡散深さは、エミ
ッタ領域７のものと等しくなる。また、外部ベース領域
６ａの拡散深さおよびこの外部ベース領域６ａに含まれ
るｐ型の不純物濃度は、ｐＭＯＳトランジスタのｐ+ 拡
散層４のものと等しくなる。
散層１１はエミッタ領域７と同一工程で形成でき、外部
ベース領域６ａはｐＭＯＳトランジスタのソース／ドレ
イン領域（ｐ+ 拡散層４）と同一工程で形成できる。そ
のため、新たな工程を付加する必要はない。また、この
ように、ｎ+ 拡散層１１と、エミッタ領域７とが同一工
程で形成されることにより、ｎ+ 拡散層１１に含まれる
ｎ型の不純物濃度やｎ + 拡散層１１の拡散深さは、エミ
ッタ領域７のものと等しくなる。また、外部ベース領域
６ａの拡散深さおよびこの外部ベース領域６ａに含まれ
るｐ型の不純物濃度は、ｐＭＯＳトランジスタのｐ+ 拡
散層４のものと等しくなる。
【００４８】（実施の形態２）次に、図１１〜図１３を
用いて、本発明の実施の形態２とその変形例とについて
説明する。図１１は、本発明の実施の形態２におけるバ
イポーラトランジスタを示す平面図である。
用いて、本発明の実施の形態２とその変形例とについて
説明する。図１１は、本発明の実施の形態２におけるバ
イポーラトランジスタを示す平面図である。
【００４９】図１１を参照して、本実施の形態２では、
ベース電極が形成されるコンタクトホール８ｃを挟むよ
うに間隔をあけてコンタクトホール８ｂ１，８ｂ２がそ
れぞれ形成されている。このコンタクトホール８ｂ１，
８ｂ２内には、エミッタ電極が形成される。また、コン
タクトホール８ｂ１，８ｂ２を挟むようにコンタクトホ
ール８ａ１，８ａ２がそれぞれ間隔をあけて形成され
る。このコンタクトホール８ａ１，８ａ２内には、コレ
クタ電極が形成される。
ベース電極が形成されるコンタクトホール８ｃを挟むよ
うに間隔をあけてコンタクトホール８ｂ１，８ｂ２がそ
れぞれ形成されている。このコンタクトホール８ｂ１，
８ｂ２内には、エミッタ電極が形成される。また、コン
タクトホール８ｂ１，８ｂ２を挟むようにコンタクトホ
ール８ａ１，８ａ２がそれぞれ間隔をあけて形成され
る。このコンタクトホール８ａ１，８ａ２内には、コレ
クタ電極が形成される。
【００５０】上記のような構造において、図１１に示さ
れるように、コンタクトホール８ｂ１，８ｂ２の長手方
向の長さをそれぞれＬ１，Ｌ２とし、コンタクトホール
８ｂ１，８ｂ２の幅をＳ１，Ｓ２とした場合、次のよう
な関係を有することが必要とされる。
れるように、コンタクトホール８ｂ１，８ｂ２の長手方
向の長さをそれぞれＬ１，Ｌ２とし、コンタクトホール
８ｂ１，８ｂ２の幅をＳ１，Ｓ２とした場合、次のよう
な関係を有することが必要とされる。
【００５１】Ｌ１／Ｓ１＋Ｌ２／Ｓ２≧１０ ここで、上記のような関係式が得られる根拠について説
明する。図１１に示されるようにエミッタ電極を２ヵ所
に設けることにより、バイポーラトランジスタのコレク
タ抵抗Ｒｃは分割されるものと考えられる。ここで、コ
ンタクトホール８ｂ１内に形成されるエミッタ電極と８
ａ１内に形成されるコレクタ電極との間のコレクタ抵抗
をＲｃ１とし、コンタクトホール８ｂ２内に形成される
エミッタ電極とコンタクトホール８ａ２内に形成される
コレクタ電極との間のコレクタ抵抗をＲｃ２と仮定す
る。それにより、次のような関係式が得られる。
明する。図１１に示されるようにエミッタ電極を２ヵ所
に設けることにより、バイポーラトランジスタのコレク
タ抵抗Ｒｃは分割されるものと考えられる。ここで、コ
ンタクトホール８ｂ１内に形成されるエミッタ電極と８
ａ１内に形成されるコレクタ電極との間のコレクタ抵抗
をＲｃ１とし、コンタクトホール８ｂ２内に形成される
エミッタ電極とコンタクトホール８ａ２内に形成される
コレクタ電極との間のコレクタ抵抗をＲｃ２と仮定す
る。それにより、次のような関係式が得られる。
【００５２】１／Ｒｃ＝１／Ｒｃ１＋１／Ｒｃ２ そして、前述の実施の形態１の場合と同様の考え方を適
用することにより、次のような関係式が得られる。
用することにより、次のような関係式が得られる。
【００５３】１／Ｒｃ＝１／Ｒｃ１＋１／Ｒｃ２∝Ｌ１
／Ｓ１＋Ｌ２／Ｓ２ 上記の数式により、Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値が１０
以上であればよいということが導かれる。このような関
係を有することにより、前述の実施の形態１の場合と同
様に、コレクタ抵抗Ｒｃが２５０Ω以下となるバイポー
ラトランジスタが得られる。
／Ｓ１＋Ｌ２／Ｓ２ 上記の数式により、Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値が１０
以上であればよいということが導かれる。このような関
係を有することにより、前述の実施の形態１の場合と同
様に、コレクタ抵抗Ｒｃが２５０Ω以下となるバイポー
ラトランジスタが得られる。
【００５４】次に、バイポーラトランジスタの平面形状
について説明する。実施の形態１におけるバイポーラト
ランジスタでは、Ｌ／Ｓの値が１０以上であることが必
要となるため、バイポーラトランジスタは、細長い平面
形状を有することとなる。そのため、レイアウト上の自
由度が低下することが懸念される。
について説明する。実施の形態１におけるバイポーラト
ランジスタでは、Ｌ／Ｓの値が１０以上であることが必
要となるため、バイポーラトランジスタは、細長い平面
形状を有することとなる。そのため、レイアウト上の自
由度が低下することが懸念される。
【００５５】それに対し、本実施の形態２におけるバイ
ポーラトランジスタでは、エミッタ電極が形成されるコ
ンタクトホールを分割しているため、実施の形態１の場
合と比べ、バイポーラトランジスタを正方形に近い平面
形状とすることが可能となる。それにより、実施の形態
１の場合よりもレイアウト上の自由度が増大する。ま
た、このように正方形に近い平面形状を有することによ
り、バイポーラトランジスタの面積も低減することが可
能となる。
ポーラトランジスタでは、エミッタ電極が形成されるコ
ンタクトホールを分割しているため、実施の形態１の場
合と比べ、バイポーラトランジスタを正方形に近い平面
形状とすることが可能となる。それにより、実施の形態
１の場合よりもレイアウト上の自由度が増大する。ま
た、このように正方形に近い平面形状を有することによ
り、バイポーラトランジスタの面積も低減することが可
能となる。
【００５６】ここで、図１１に示されるバイポーラトラ
ンジスタの具体的な寸法について述べる。たとえば、Ｌ
１，Ｌ２を約６μｍとし、Ｓ１，Ｓ２を１μｍとする。
この場合には、図１１におけるｘの値は１４．３μｍと
なり、ｙの値は１１．４μｍとなる。そして、バイポー
ラトランジスタの面積は、１６３．０２μｍ2 となる。
ンジスタの具体的な寸法について述べる。たとえば、Ｌ
１，Ｌ２を約６μｍとし、Ｓ１，Ｓ２を１μｍとする。
この場合には、図１１におけるｘの値は１４．３μｍと
なり、ｙの値は１１．４μｍとなる。そして、バイポー
ラトランジスタの面積は、１６３．０２μｍ2 となる。
【００５７】それに対し、実施の形態１において上記の
場合と同様の条件を当てはめると、図１におけるＬが１
２μｍとなり、Ｓが１μｍとなる。この場合には、図１
１におけるｘに相当する値は９．８μｍとなり、ｙに相
当する値は１７．４μｍとなる。その結果、バイポーラ
トランジスタの面積は、１７０．５２μｍ2 となる。こ
のことより、図１１に示されるような構造とすることに
より、バイポーラトランジスタのレイアウトの自由度が
増大するだけでなく、バイポーラトランジスタの面積を
も低減することが可能となることがわかる。
場合と同様の条件を当てはめると、図１におけるＬが１
２μｍとなり、Ｓが１μｍとなる。この場合には、図１
１におけるｘに相当する値は９．８μｍとなり、ｙに相
当する値は１７．４μｍとなる。その結果、バイポーラ
トランジスタの面積は、１７０．５２μｍ2 となる。こ
のことより、図１１に示されるような構造とすることに
より、バイポーラトランジスタのレイアウトの自由度が
増大するだけでなく、バイポーラトランジスタの面積を
も低減することが可能となることがわかる。
【００５８】次に、図１２を用いて、図１１に示される
バイポーラトランジスタの変形例について説明する。図
１２は、図１１に示されるバイポーラトランジスタの変
形例におけるバイポーラトランジスタを示す平面図であ
る。図１２を参照して、本変形例では、エミッタ電極形
成用のコンタクトホール８ｂ１，８ｂ２の間にコレクタ
電極形成用のコンタクトホール８ａが形成され、エミッ
タ電極形成用のコンタクトホール８ｂ１，８ｂ２を挟む
ようにベース電極形成用のコンタクトホール８ｃ１，８
ｃ２が形成されている。この場合においても、図１１に
示される場合とほぼ同様の効果が得られる。
バイポーラトランジスタの変形例について説明する。図
１２は、図１１に示されるバイポーラトランジスタの変
形例におけるバイポーラトランジスタを示す平面図であ
る。図１２を参照して、本変形例では、エミッタ電極形
成用のコンタクトホール８ｂ１，８ｂ２の間にコレクタ
電極形成用のコンタクトホール８ａが形成され、エミッ
タ電極形成用のコンタクトホール８ｂ１，８ｂ２を挟む
ようにベース電極形成用のコンタクトホール８ｃ１，８
ｃ２が形成されている。この場合においても、図１１に
示される場合とほぼ同様の効果が得られる。
【００５９】次に、図１３を用いて、図１２に示される
バイポーラトランジスタの変形例について説明する。図
１３は、図１２に示されるバイポーラトランジスタの変
形例におけるバイポーラトランジスタを示す平面図であ
る。
バイポーラトランジスタの変形例について説明する。図
１３は、図１２に示されるバイポーラトランジスタの変
形例におけるバイポーラトランジスタを示す平面図であ
る。
【００６０】図１３を参照して、本変形例では、図１２
に示されるエミッタ電極形成用のコンタクトホール８ｂ
１，８ｂ２が、その長手方向に分割されている。それに
より、コンタクトホール８ｂ１１，８ｂ１２，８ｂ２
１，８ｂ２２がそれぞれ形成されている。それ以外の構
造に関しては図１２に示される場合と同様である。
に示されるエミッタ電極形成用のコンタクトホール８ｂ
１，８ｂ２が、その長手方向に分割されている。それに
より、コンタクトホール８ｂ１１，８ｂ１２，８ｂ２
１，８ｂ２２がそれぞれ形成されている。それ以外の構
造に関しては図１２に示される場合と同様である。
【００６１】図１３に示される場合では、コンタクトホ
ール８ｂ１１の長さＬ１１と、コンタクトホール８ｂ１
２の長さＬ１２との和が、図１２におけるＬ１に相当
し、コンタクトホール８ｂ２１の長さＬ２１と、コンタ
クトホール８ｂ２２の長さＬ２２との和が、図１２にお
けるＬ２に相当する。
ール８ｂ１１の長さＬ１１と、コンタクトホール８ｂ１
２の長さＬ１２との和が、図１２におけるＬ１に相当
し、コンタクトホール８ｂ２１の長さＬ２１と、コンタ
クトホール８ｂ２２の長さＬ２２との和が、図１２にお
けるＬ２に相当する。
【００６２】そして、図１１および図１２を用いて説明
したＬ１，Ｌ２，Ｓ１，Ｓ２の関係を満たすようにＬ１
１，Ｌ１２，Ｌ２１，Ｌ２２，Ｓ１，Ｓ２の値を規定す
ることにより、図１１および図１２に示される場合と同
様の効果が得られる。また、図１３に示されるように、
エミッタ電極形成用のコンタクトホールを長手方向に複
数に分割することにより、コンタクトホールを形成する
際に通常行なわれる写真製版工程が図１１や図１２に示
される場合よりも正方形に近くなることでさらに容易と
なるという利点もある。
したＬ１，Ｌ２，Ｓ１，Ｓ２の関係を満たすようにＬ１
１，Ｌ１２，Ｌ２１，Ｌ２２，Ｓ１，Ｓ２の値を規定す
ることにより、図１１および図１２に示される場合と同
様の効果が得られる。また、図１３に示されるように、
エミッタ電極形成用のコンタクトホールを長手方向に複
数に分割することにより、コンタクトホールを形成する
際に通常行なわれる写真製版工程が図１１や図１２に示
される場合よりも正方形に近くなることでさらに容易と
なるという利点もある。
【００６３】なお、図１３に示される場合では、エミッ
タ電極形成用のコンタクトホールをその長手方向に２つ
に分割する場合について説明したが、そのコンタクトホ
ールを介してエミッタ領域が共通のエミッタ電極に接続
されるものであれば、３つ以上に分割するものであって
もよい。また、図１３に示される思想を、図１，図２，
図８〜図１１に示されるデバイスに対しても適用可能で
ある。さらに、上記の実施の形態では、ｎｐｎバイポー
ラトランジスタあるいはこれとｐＭＯＳトランジスタと
を含む半導体装置について説明したが、ｐｎｐバイポー
ラトランジスタあるいはこれとｎＭＯＳトランジスタと
を含む半導体装置にも本発明は通用可能である。
タ電極形成用のコンタクトホールをその長手方向に２つ
に分割する場合について説明したが、そのコンタクトホ
ールを介してエミッタ領域が共通のエミッタ電極に接続
されるものであれば、３つ以上に分割するものであって
もよい。また、図１３に示される思想を、図１，図２，
図８〜図１１に示されるデバイスに対しても適用可能で
ある。さらに、上記の実施の形態では、ｎｐｎバイポー
ラトランジスタあるいはこれとｐＭＯＳトランジスタと
を含む半導体装置について説明したが、ｐｎｐバイポー
ラトランジスタあるいはこれとｎＭＯＳトランジスタと
を含む半導体装置にも本発明は通用可能である。
【図１】 この発明の実施の形態１におけるバイポーラ
トランジスタを示す平面図である。
トランジスタを示す平面図である。
【図２】 図１におけるＩＩ−ＩＩ線に対応する断面を
示す断面図である。
示す断面図である。
【図３】 図５に示されるデータを得るための条件を示
す図である。
す図である。
【図４】 コレクタ電流Ｉｃが流れる経路を示す断面図
である。
である。
【図５】 コレクタ抵抗Ｒｃ（Ω）と、エミッタ幅Ｓ
（μｍ）との関係を示すグラフである。
（μｍ）との関係を示すグラフである。
【図６】 コレクタ抵抗Ｒｃ（Ω）と、エミッタ長Ｌ
（μｍ）との関係を示すグラフである。
（μｍ）との関係を示すグラフである。
【図７】 コレクタ抵抗Ｒｃ（Ω）と、Ｌ／Ｓとの関係
を示すグラフである。
を示すグラフである。
【図８】 実施の形態１の変形例におけるバイポーラト
ランジスタを示す断面図である。
ランジスタを示す断面図である。
【図９】 同一の半導体基板上にｐＭＯＳトランジスタ
と本発明のバイポーラトランジスタとを有する半導体装
置を示す部分断面図であり、（ａ）はｐＭＯＳトランジ
スタ部を示し、（ｂ）はバイポーラトランジスタ部を示
す。
と本発明のバイポーラトランジスタとを有する半導体装
置を示す部分断面図であり、（ａ）はｐＭＯＳトランジ
スタ部を示し、（ｂ）はバイポーラトランジスタ部を示
す。
【図１０】 図９に示される半導体装置の変形例におけ
る半導体装置の断面図であり、（ａ）はｐＭＯＳトラン
ジスタ部を示し、（ｂ）はバイポーラトランジスタ部を
示す。
る半導体装置の断面図であり、（ａ）はｐＭＯＳトラン
ジスタ部を示し、（ｂ）はバイポーラトランジスタ部を
示す。
【図１１】 この発明の実施の形態２におけるバイポー
ラトランジスタを示す平面図である。
ラトランジスタを示す平面図である。
【図１２】 図１１に示されるバイポーラトランジスタ
の変形例におけるバイポーラトランジスタを示す平面図
である。
の変形例におけるバイポーラトランジスタを示す平面図
である。
【図１３】 図１２に示されるバイポーラトランジスタ
の変形例におけるバイポーラトランジスタを示す平面図
である。
の変形例におけるバイポーラトランジスタを示す平面図
である。
【図１４】 従来のバイポーラトランジスタを有する半
導体装置の一例を示す断面図である。
導体装置の一例を示す断面図である。
【図１５】 従来のバイポーラトランジスタの他の例を
示す断面図である。
示す断面図である。
【図１６】 差動回路の一例を示す等価回路図である。
【図１７】 電流増幅率ｈFEとコレクタ電流Ｉｃ（μ
Ａ）との関係を示すグラフである。
Ａ）との関係を示すグラフである。
１ ｐ型半導体基板、２，２ａ ｎウェル領域、３ 分
離酸化膜、４ ｐ+ 拡散層、５ ゲート電極、６ ベー
ス領域、６ａ 外部ベース領域、７ エミッタ領域、８
層間絶縁層、８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ａ
１，８ａ２，８ｂ１，８ｂ２，８ｂ１１，８ｂ１２，８
ｂ２１，８ｂ２２ コンタクトホール、９ａ コレクタ
電極、９ｂ エミッタ電極、９ｃ ベース電極、９ｄ，
９ｅ 電極、１０ パッド導電層、１１ ｎ+ 拡散層。
離酸化膜、４ ｐ+ 拡散層、５ ゲート電極、６ ベー
ス領域、６ａ 外部ベース領域、７ エミッタ領域、８
層間絶縁層、８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ａ
１，８ａ２，８ｂ１，８ｂ２，８ｂ１１，８ｂ１２，８
ｂ２１，８ｂ２２ コンタクトホール、９ａ コレクタ
電極、９ｂ エミッタ電極、９ｃ ベース電極、９ｄ，
９ｅ 電極、１０ パッド導電層、１１ ｎ+ 拡散層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8249
Claims (12)
- 【請求項１】 主表面を有する第１導電型の半導体基板
と、 前記半導体基板の主表面に形成された第２導電型のコレ
クタ領域と、 前記コレクタ領域の表面に形成された第１導電型のベー
ス領域と、 前記ベース領域の表面に形成された第２導電型のエミッ
タ領域と、 前記半導体基板の主表面上に形成され、前記コレクタ領
域，前記エミッタ領域および前記ベース領域の一部表面
に達する第１，第２および第３の開口を有する絶縁層
と、 前記第１，第２および第３の開口内にそれぞれ形成され
るコレクタ電極，エミッタ電極およびベース電極と、を
備え、 前記ベース領域直下に位置する前記コレクタ領域に含ま
れる第２導電型の不純物濃度は５×１０18ｃｍ-3以下で
あり、 前記第２の開口の長手方向の長さをＬとし、前記長手方
向と直交する方向の前記第２の開口の幅をＳとした場
合、Ｌ／Ｓの値が１０以上であることを特徴とする、バ
イポーラトランジスタ。 - 【請求項２】 前記エミッタ電極が前記コレクタ電極と
前記ベース電極との間に位置するように前記第１，第２
および第３の開口が配置される、請求項１に記載のバイ
ポーラトランジスタ。 - 【請求項３】 １つの前記バイポーラトランジスタに対
し、前記コレクタ電極，前記エミッタ電極および前記ベ
ース電極が各々１つずつ設けられる、請求項１に記載の
バイポーラトランジスタ。 - 【請求項４】 前記第２の開口は複数の開口に分割さ
れ、各々の前記開口が前記長手方向に並ぶように配置さ
れ、前記各々の開口の前記長手方向の長さの総和が前記
長さＬに対応し、前記各々の開口を介して前記エミッタ
領域は共通の前記エミッタ電極に接続される、請求項１
に記載のバイポーラトランジスタ。 - 【請求項５】 前記コレクタ電極と前記コレクタ領域と
のコンタクト部には、前記エミッタ領域とほぼ等しい拡
散深さを有しかつ前記エミッタ領域に含まれる第２導電
型の不純物濃度とほぼ等しい濃度の第２導電型の不純物
を含む不純物領域が形成される、請求項１に記載のバイ
ポーラトランジスタ。 - 【請求項６】 前記エミッタ電極と前記エミッタ領域と
の間には、前記エミッタ電極と前記エミッタ領域とを電
気的に接続するパッド導電層が形成される、請求項１に
記載のバイポーラトランジスタ。 - 【請求項７】 主表面を有する第１導電型の半導体基板
と、 前記半導体基板の主表面に形成された第２導電型のコレ
クタ領域と、 前記コレクタ領域の表面に形成された第１導電型のベー
ス領域と、 前記ベース領域の表面に間隔をあけて形成された第２導
電型の第１と第２のエミッタ領域と、 前記ベース領域の一部表面に達する第１の開口と、前記
第１の開口を挟むように間隔をあけて設けられかつ前記
第１と第２のエミッタ領域の一部表面に達する第２と第
３の開口と、前記第２および第３の開口を挟むように間
隔をあけて設けられかつ前記コレクタ領域の一部表面に
達する第４と第５の開口とを有し、前記半導体基板の主
表面上に形成された絶縁層と、 前記第１の開口内に形成されるベース電極と、 前記第２と第３の開口内に形成される第１と第２のエミ
ッタ電極と、 前記第４と第５の開口内に形成される第１と第２のコレ
クタ電極と、 を備え、 前記ベース領域直下に位置する前記コレクタ領域に含ま
れる第２導電型の不純物濃度は５×１０18ｃｍ-3以下で
あり、 前記第２の開口の長手方向の長さをＬ１とし、前記長手
方向と直交する方向の前記第２の開口の幅をＳ１とし、
前記第３の開口の前記長手方向の長さをＬ２とし、前記
長手方向と直交する方向の前記第３の開口の幅をＳ２と
した場合、 Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値が１０以上であることを特
徴とする、バイポーラトランジスタ。 - 【請求項８】 主表面を有する第１導電型の半導体基板
と、 前記半導体基板の主表面に形成された第２導電型のコレ
クタ領域と、 前記コレクタ領域の表面に形成された第１導電型の第１
と第２のベース領域と、 前記第１と第２のベース領域の表面にそれぞれ形成され
た第２導電型の第１と第２のエ ミッタ領域と、 前記コレクタ領域の一部表面に達する第１の開口と、前
記第１の開口を挟むように間隔をあけて設けられかつ前
記第１と第２のエミッタ領域の一部表面に達する第２と
第３の開口と、前記第２および第３の開口を挟むように
間隔をあけて設けられかつ前記第１と第２のベース領域
の一部表面に達する第４と第５の開口とを有し、前記半
導体基板の主表面上に形成された絶縁層と、 前記第１の開口内に形成されるコレクタ電極と、 前記第２と第３の開口内に形成される第１と第２のエミ
ッタ電極と、 前記第４と第５の開口内に形成される第１と第２のベー
ス電極と、 を備え、 前記ベース領域直下に位置する前記コレクタ領域に含ま
れる第２導電型の不純物濃度は５×１０18ｃｍ-3以下で
あり、 前記第２の開口の長手方向の長さをＬ１とし、前記長手
方向と直交する方向の前記第２の開口の幅をＳ１とし、
前記第３の開口の前記長手方向の長さをＬ２とし、前記
長手方向と直交する方向の前記第３の開口の幅をＳ２と
した場合、 Ｌ１／Ｓ１＋Ｌ２／Ｓ２の値が１０以上であることを特
徴とする、バイポーラトランジスタ。 - 【請求項９】 前記第２の開口は複数の第６の開口に分
割され、 各々の前記第６の開口が前記長手方向に並ぶように配置
され、 前記各々の第６の開口の前記長手方向の長さの総和が前
記長さＬ１に対応し、前記各々の第６の開口を介して前
記第１のエミッタ領域は前記第１のエミッタ電極に接続
され、 前記第３の開口は複数の第７の開口に分割され、 各々の前記第７の開口が前記長手方向に並ぶように配置
され、 前記各々の前記第７の開口の前記長手方向の長さの総和
が前記長さＬ２に対応し、前記各々の第７の開口を介し
て前記第２のエミッタ領域は前記第２のエミッタ電極に
接続される、請求項７または８に記載のバイポーラトラ
ンジスタ。 - 【請求項１０】 主表面を有する第１導電型の半導体基
板と、 前記半導体基板の主表面に形成された第２導電型のウェ
ル領域と、 前記ウェル領域の表面上に形成され、第１導電型のソー
ス／ドレイン領域を有するＭＯＳトランジスタと、 前記ウェル領域と間隔をあけて前記半導体基板の主表面
に形成された第２導電型のコレクタ領域と、 前記コレクタ領域の表面に形成された第１導電型のベー
ス領域と、 前記ベース領域の表面に形成された第２導電型のエミッ
タ領域と、 前記半導体基板の主表面上に形成され、前記コレクタ領
域，前記エミッタ領域および前記ベース領域の一部表面
に達する第１，第２および第３の開口を有する絶縁層
と、 前記第１，第２および第３の開口内にそれぞれ形成され
るコレクタ電極，エミッタ電極およびベース電極と、を
備え、 前記ベース領域直下に位置する前記コレクタ領域に含ま
れる第２導電型の不純物濃度は、前記ウェル領域に含ま
れる第２導電型の不純物濃度とほぼ等しく、 前記第２の開口の長手方向の長さをＬとし、前記長手方
向と直行する方向の前記第２の開口の幅をＳとした場
合、Ｌ／Ｓの値が１０以上であることを特徴とする、バ
イポーラトランジスタを有する半導体装置。 - 【請求項１１】 前記エミッタ電極が前記コレクタ電極
と前記ベース電極との間に位置するように前記第１，第
２および第３の開口が配置される、請求項１０に記載の
バイポーラトランジスタを有する半導体装置。 - 【請求項１２】 前記コレクタ電極と前記コレクタ領域
とのコンタクト部には、前記エミッタ領域とほほ等しい
拡散深さを有しかつ前記エミッタ領域に含まれる第２導
電型の不純物濃度とほぼ等しい濃度の第２導電型の不純
物を含む不純物領域が形成され、 前記ベース電極と前記ベース領域とのコンタクト部に
は、前記ソース／ドレイン領域とほぼ等しい拡散深さを
有しかつ前記ソース／ドレイン領域に含まれる第１導電
型の不純物濃度とほぼ等しい濃度の第１導電型の不純物
を含む外部ベース領域が形成される、請求項１０に記載
のバイポーラトランジスタを有する半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007342A JPH09199513A (ja) | 1996-01-19 | 1996-01-19 | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
| TW085100698A TW284909B (en) | 1996-01-19 | 1996-01-22 | Bipolar transistor and its semiconductor device |
| US08/639,066 US5962913A (en) | 1996-01-19 | 1996-04-24 | Bipolar transistor having a particular contact structure |
| KR1019960035517A KR100203616B1 (ko) | 1996-01-19 | 1996-08-26 | 바이폴라 트랜지스터 및 이 바이폴라 트랜지스터를 갖는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007342A JPH09199513A (ja) | 1996-01-19 | 1996-01-19 | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199513A true JPH09199513A (ja) | 1997-07-31 |
Family
ID=11663278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8007342A Pending JPH09199513A (ja) | 1996-01-19 | 1996-01-19 | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5962913A (ja) |
| JP (1) | JPH09199513A (ja) |
| KR (1) | KR100203616B1 (ja) |
| TW (1) | TW284909B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024869B1 (ko) * | 2003-03-21 | 2011-03-31 | 매그나칩 반도체 유한회사 | 반도체소자 및 그 제조방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11102916A (ja) * | 1997-09-29 | 1999-04-13 | Nec Corp | 半導体集積回路装置およびその設計方法 |
| JP2007242923A (ja) * | 2006-03-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路の静電気保護素子 |
| TWI330741B (en) | 2006-11-02 | 2010-09-21 | Au Optronics Corp | Supporting structure and backlight module using the same |
| JP2011228505A (ja) | 2010-04-20 | 2011-11-10 | Panasonic Corp | 半導体集積回路 |
| CN102122659B (zh) * | 2011-01-17 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | 双极互补金属氧化半导体器件及其制备方法 |
| US9728603B2 (en) * | 2015-06-22 | 2017-08-08 | Globalfoundries Inc. | Bipolar junction transistors with double-tapered emitter fingers |
| CN112259603B (zh) * | 2020-10-21 | 2023-02-21 | 合肥晶合集成电路股份有限公司 | 双极结晶体管及其制造方法、控制方法和信号放大电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3450961A (en) * | 1966-05-26 | 1969-06-17 | Westinghouse Electric Corp | Semiconductor devices with a region having portions of differing depth and concentration |
| US3758797A (en) * | 1971-07-07 | 1973-09-11 | Signetics Corp | Solid state bistable switching device and method |
| JPS59121864A (ja) * | 1982-12-27 | 1984-07-14 | Toshiba Corp | 半導体装置 |
| US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
| JPS60126864A (ja) * | 1983-12-13 | 1985-07-06 | Toshiba Corp | 半導体装置 |
| JPH0671066B2 (ja) * | 1985-04-05 | 1994-09-07 | 富士通株式会社 | 半導体集積回路装置の製造方法 |
| JPH0658912B2 (ja) * | 1985-05-07 | 1994-08-03 | 日本電信電話株式会社 | バイポーラトランジスタの製造方法 |
| JPS62216365A (ja) * | 1986-03-18 | 1987-09-22 | Sanyo Electric Co Ltd | トランジスタ |
| US5011784A (en) * | 1988-01-21 | 1991-04-30 | Exar Corporation | Method of making a complementary BiCMOS process with isolated vertical PNP transistors |
| JPH0831473B2 (ja) * | 1988-05-20 | 1996-03-27 | 富士通株式会社 | 半導体装置 |
| JPH04138720A (ja) * | 1990-09-28 | 1992-05-13 | Toshiba Corp | 半導体装置 |
| KR940018967A (ko) * | 1993-01-30 | 1994-08-19 | 오가 노리오 | 반도체장치 및 그 제조방법 |
-
1996
- 1996-01-19 JP JP8007342A patent/JPH09199513A/ja active Pending
- 1996-01-22 TW TW085100698A patent/TW284909B/zh active
- 1996-04-24 US US08/639,066 patent/US5962913A/en not_active Expired - Lifetime
- 1996-08-26 KR KR1019960035517A patent/KR100203616B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024869B1 (ko) * | 2003-03-21 | 2011-03-31 | 매그나칩 반도체 유한회사 | 반도체소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW284909B (en) | 1996-09-01 |
| KR970060535A (ko) | 1997-08-12 |
| KR100203616B1 (ko) | 1999-07-01 |
| US5962913A (en) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950558B2 (ja) | 半導体装置 | |
| US5177568A (en) | Tunnel injection semiconductor devices with schottky barriers | |
| JP3057661B2 (ja) | 半導体装置 | |
| JP2703970B2 (ja) | Ｍｏｓ型半導体装置 | |
| US5789790A (en) | Semiconductor device | |
| JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
| US4451744A (en) | Monolithic integrated reference voltage source | |
| JPH0786513A (ja) | 電源配線 | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| US6784044B2 (en) | High dopant concentration diffused resistor and method of manufacture therefor | |
| JPH1070266A (ja) | 半導体装置およびその製造方法 | |
| US7002210B2 (en) | Semiconductor device including a high-breakdown voltage MOS transistor | |
| JPH09199513A (ja) | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 | |
| KR19980024045A (ko) | 반도체장치 및 그의 제조방법 | |
| JPH0419711B2 (ja) | ||
| JP2001028423A (ja) | 半導体集積回路装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPH0799254A (ja) | 半導体装置とその製造方法 | |
| JPH0396267A (ja) | 半導体集積回路装置 | |
| JP3282663B2 (ja) | オンチップソースフォロアアンプを有する固体撮像素子 | |
| JPH088268A (ja) | バイポーラトランジスタを有する半導体装置およびその製造方法 | |
| JPH0543303B2 (ja) | ||
| JP2557846B2 (ja) | 半導体集積回路 | |
| JPH04127565A (ja) | 抵抗素子を有する半導体装置 | |
| JPS63142669A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030924 |