JPH058916B2 - - Google Patents
Info
- Publication number
- JPH058916B2 JPH058916B2 JP61022334A JP2233486A JPH058916B2 JP H058916 B2 JPH058916 B2 JP H058916B2 JP 61022334 A JP61022334 A JP 61022334A JP 2233486 A JP2233486 A JP 2233486A JP H058916 B2 JPH058916 B2 JP H058916B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- photocoupler
- dial
- dial pulse
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
〔概要〕
トランジスタ、コンデンサ回路等からなる電子
化チヨークを用いたダイヤル送出回路において、
ダイヤル送出中コンデンサ回路を切離すことによ
りダイヤルパルスの歪を取り去るものである。
化チヨークを用いたダイヤル送出回路において、
ダイヤル送出中コンデンサ回路を切離すことによ
りダイヤルパルスの歪を取り去るものである。
本発明は電子交換機の局線トランクに使用され
るダイヤルパルス送出回路の改良に関する。
るダイヤルパルス送出回路の改良に関する。
電子交換機の各トランクの電子化に伴い、使用
されているチヨークも抵抗、コンデンサ、半導体
等により構成されるようになり、またダイヤルパ
ルスの送出部も機械式の接点に代わり半導体が使
われている。この種チヨーク回路は通常ループを
形成する際に、交流的にハイインピーダンスと
し、直流ループを形成するが、電子化するに伴い
コンデンサ回路が入りこみ、新たな問題が発生す
る。
されているチヨークも抵抗、コンデンサ、半導体
等により構成されるようになり、またダイヤルパ
ルスの送出部も機械式の接点に代わり半導体が使
われている。この種チヨーク回路は通常ループを
形成する際に、交流的にハイインピーダンスと
し、直流ループを形成するが、電子化するに伴い
コンデンサ回路が入りこみ、新たな問題が発生す
る。
例えばトランジスタのオン、オフを用いダイヤ
ルパルスを送出するが、該トランジスタに並列に
接続されているコンデンサ回路の影響で、前記ト
ランジスタのオンになる動作速度が遅くなり、ダ
イヤルパルスが歪み、受信側の計数に誤りを生じ
させるため、歪の無いダイヤルパルス送出回路の
提供が要望される。
ルパルスを送出するが、該トランジスタに並列に
接続されているコンデンサ回路の影響で、前記ト
ランジスタのオンになる動作速度が遅くなり、ダ
イヤルパルスが歪み、受信側の計数に誤りを生じ
させるため、歪の無いダイヤルパルス送出回路の
提供が要望される。
〔従来の技術〕
第４図は従来例のダイヤルパルス送出回路図で
ある。
ある。
図において、交換機本体８と局線間に設けられ
る局線トランク９のダイヤルパルス送出回路は、
通常電話局側から電池が供給されるＡ線５には、
トランジスタＱ１のコレクタが接続され、エミツ
タは抵抗Ｒ１を経由して、通常電話局側から地気
が供給されるＢ線６に接続されている。
る局線トランク９のダイヤルパルス送出回路は、
通常電話局側から電池が供給されるＡ線５には、
トランジスタＱ１のコレクタが接続され、エミツ
タは抵抗Ｒ１を経由して、通常電話局側から地気
が供給されるＢ線６に接続されている。
トランジスタＱ２はトランジスタＱ１とダーリ
ントン回路DCを形成し、該回路のオン、オフに
よりダイヤルパルスが送出される。
ントン回路DCを形成し、該回路のオン、オフに
よりダイヤルパルスが送出される。
またＡ線５、Ｂ線６間には、抵抗Ｒ３、及びホ
トカプラＰ２により構成された切断部２と、コン
デンサＣが直列されている。
トカプラＰ２により構成された切断部２と、コン
デンサＣが直列されている。
ホトカプラＰ２とコンデンサＣとの間にトラン
ジスタＱ２のベースが接続され、更に抵抗Ｒ２が
コンデンサＣと並列となるようにＢ線６との間に
接続されている。ホトカプラＰ２がオンになる
と、抵抗Ｒ２とＲ３との分圧電圧がトランジスタ
Ｑ２のベースをハイレベルにして前記ダーリント
ン回路DCをオンさせる。ホトカプラＰ１はトラ
ンジスタＱ２のベースとトランジスタＱ１のエミ
ツタ間に接続され、ホトカプラＰ１がオンになる
と前記ダーリントン回路DCはオフとなる。
ジスタＱ２のベースが接続され、更に抵抗Ｒ２が
コンデンサＣと並列となるようにＢ線６との間に
接続されている。ホトカプラＰ２がオンになる
と、抵抗Ｒ２とＲ３との分圧電圧がトランジスタ
Ｑ２のベースをハイレベルにして前記ダーリント
ン回路DCをオンさせる。ホトカプラＰ１はトラ
ンジスタＱ２のベースとトランジスタＱ１のエミ
ツタ間に接続され、ホトカプラＰ１がオンになる
と前記ダーリントン回路DCはオフとなる。
ダーリントン回路DC、ホトカプラＰ１及び抵
抗Ｒ１，Ｒ２によりダイヤルパルス送出部１が構
成されている。
抗Ｒ１，Ｒ２によりダイヤルパルス送出部１が構
成されている。
ホトカプラＰ１，Ｐ２はそのダイオード部の制
御部４により制御され、オンまたはオフの状態と
なる、VCは電源である。
御部４により制御され、オンまたはオフの状態と
なる、VCは電源である。
制御部４は局線トランクの外部の制御装置７か
ら接続情報及びダイヤル情報を受け、例えば第５
図の従来例の制御タイムチヤートとダイヤル電流
波形図に示す制御を行う。
ら接続情報及びダイヤル情報を受け、例えば第５
図の従来例の制御タイムチヤートとダイヤル電流
波形図に示す制御を行う。
即ち、局線に接続するためホトカプラＰ２がオ
ンになると、抵抗Ｒ２とＲ３による分圧電圧がト
ランジスタＱ２のベース電圧をハイレベルにして
ダーリントン回路DCがオンになることにより、
Ａ線５，Ｂ線６間が低抵抗の抵抗Ｒ１で短絡さ
れ、局線に対し発呼状態となる。
ンになると、抵抗Ｒ２とＲ３による分圧電圧がト
ランジスタＱ２のベース電圧をハイレベルにして
ダーリントン回路DCがオンになることにより、
Ａ線５，Ｂ線６間が低抵抗の抵抗Ｒ１で短絡さ
れ、局線に対し発呼状態となる。
局線接続後、制御部４は前記ダイヤル情報にも
とずきホトカプラＰ１をオン、オフ、ホトカプラ
Ｐ２をオフ、オンさせる。ホトカプラＰ１のオン
はトランジスタＱ２のベースとトランジスタＱ１
のエミツタを短絡させ、ダーリントン回路DCを
オフにし、ホトカプラＰ２のオフと合わせて、ダ
イヤルパルスをブレーク側にする。またホトカプ
ラＰ１のオフ及びホトカプラＰ２のオンは再びト
ランジスタＱ２のベースをハイレベルにして、ダ
ーリントン回路DCをオンにしてダイヤルパルス
をメーク側にする。
とずきホトカプラＰ１をオン、オフ、ホトカプラ
Ｐ２をオフ、オンさせる。ホトカプラＰ１のオン
はトランジスタＱ２のベースとトランジスタＱ１
のエミツタを短絡させ、ダーリントン回路DCを
オフにし、ホトカプラＰ２のオフと合わせて、ダ
イヤルパルスをブレーク側にする。またホトカプ
ラＰ１のオフ及びホトカプラＰ２のオンは再びト
ランジスタＱ２のベースをハイレベルにして、ダ
ーリントン回路DCをオンにしてダイヤルパルス
をメーク側にする。
前記のダイヤルパルスのブレーク側、メーク側
の動作が繰り返され第５図のダイヤル電流波形の
如きダイヤルがなされる。
の動作が繰り返され第５図のダイヤル電流波形の
如きダイヤルがなされる。
従来の回路において、ダイヤルパルスがメーク
側になるには、トランジスタＱ２のベース電圧が
ロウレベルからハイレベルになることによりなさ
れるが、その電圧の立上がりが、コンデンサＣの
影響で、第５図の点線の波形に示す如き急激な立
上がりにならず、実線に示す如き立上がりの遅い
波形となるため、受信側で誤計数を生じさせ、誤
接続となる問題点がある。
側になるには、トランジスタＱ２のベース電圧が
ロウレベルからハイレベルになることによりなさ
れるが、その電圧の立上がりが、コンデンサＣの
影響で、第５図の点線の波形に示す如き急激な立
上がりにならず、実線に示す如き立上がりの遅い
波形となるため、受信側で誤計数を生じさせ、誤
接続となる問題点がある。
第１図は本発明のダイヤルパルス送出回路の原
理図である。
理図である。
１は局線トランク１０のＡ線５とＢ線６との間
に設けられたダイヤルパルス送出部であり、２は
前記ダイヤルパルス送出部１と並列に設けられた
切断部で、３は前記コンデンサＣと直列にＢ線６
との間に挿入された切断部であり、ダイヤルパル
ス送出部１、切断部２、切断部３は制御部４′に
より制御されダイヤル送出動作が行われる。
に設けられたダイヤルパルス送出部であり、２は
前記ダイヤルパルス送出部１と並列に設けられた
切断部で、３は前記コンデンサＣと直列にＢ線６
との間に挿入された切断部であり、ダイヤルパル
ス送出部１、切断部２、切断部３は制御部４′に
より制御されダイヤル送出動作が行われる。
局線に接続するＡ線５とＢ線６との間に、交流
ハイインピーダンス回路のダイヤルパルス送出回
路を有する局線トランク１０において、 Ａ線５とＢ線６との間にトランジスタと抵抗と
ホトカプラとからなるダイヤルパルス送出部１
と、該ダイヤルパルス送出部１とＡ線５との間に
抵抗とホトカプラとからなる切断部２と、該ダイ
ヤルパルス送出部１とＢ線６との間にコンデンサ
Ｃと直列にホトカプラからなる切断部３を有し、 制御部４′からの制御情報により、該ダイヤル
パルス送出部１のホトカプラをダイヤルパルス送
出時にオン、オフし、該切断部２のホトカプラを
局線接続時オンし、ダイヤルパルス送出時にオ
フ、オンし、該切断部３のホトカプラを局線接続
時オンし、ダイヤルパルス送出中はオフにするよ
うに構成する。
ハイインピーダンス回路のダイヤルパルス送出回
路を有する局線トランク１０において、 Ａ線５とＢ線６との間にトランジスタと抵抗と
ホトカプラとからなるダイヤルパルス送出部１
と、該ダイヤルパルス送出部１とＡ線５との間に
抵抗とホトカプラとからなる切断部２と、該ダイ
ヤルパルス送出部１とＢ線６との間にコンデンサ
Ｃと直列にホトカプラからなる切断部３を有し、 制御部４′からの制御情報により、該ダイヤル
パルス送出部１のホトカプラをダイヤルパルス送
出時にオン、オフし、該切断部２のホトカプラを
局線接続時オンし、ダイヤルパルス送出時にオ
フ、オンし、該切断部３のホトカプラを局線接続
時オンし、ダイヤルパルス送出中はオフにするよ
うに構成する。
制御部４′の制御により、ダイヤルパルス送出
部１は切断部２と連動して局線に接続されたＡ線
５、Ｂ線６間を短絡または開放してダイヤルパル
スを送出するが、コンデンサＣの容量で、前記短
絡動作に遅延を生じダイヤルパルスに歪を起こ
す。
部１は切断部２と連動して局線に接続されたＡ線
５、Ｂ線６間を短絡または開放してダイヤルパル
スを送出するが、コンデンサＣの容量で、前記短
絡動作に遅延を生じダイヤルパルスに歪を起こ
す。
このため制御部４′の制御でダヤル中切断部３
を動作させてコンデンサＣをＢ線６から切離し、
前記容量の影響を無くして前記短絡動作を瞬時に
行わせ、ダイヤルパルスの歪を生じないようにす
る。
を動作させてコンデンサＣをＢ線６から切離し、
前記容量の影響を無くして前記短絡動作を瞬時に
行わせ、ダイヤルパルスの歪を生じないようにす
る。
かくして歪の無いダイヤルパルス送出回路が得
られ、受信側での誤計数による誤接続が無くなる
効果が得られる。
られ、受信側での誤計数による誤接続が無くなる
効果が得られる。
以下図示実施例により本発明を具体的に説明す
る。
る。
第２図は本発明の実施例のダイヤルパルス送出
回路図であり、第３図は実施例の制御タイムチヤ
ートとダイヤル電流波形図である。全図を通じ同
一符号は同一対象物を示す。
回路図であり、第３図は実施例の制御タイムチヤ
ートとダイヤル電流波形図である。全図を通じ同
一符号は同一対象物を示す。
第２図において、切断部３はホトカプラＰ３が
対応し、制御部４′によりホトカプラＰ３のダイ
オード部が制御されオン、フオの動作がなされ
る。
対応し、制御部４′によりホトカプラＰ３のダイ
オード部が制御されオン、フオの動作がなされ
る。
ダイヤルパルス送出部１と切断部２は前記従来
の技術の説明のものと同じである。
の技術の説明のものと同じである。
制御装置７からの接続情報及びダイヤル情報に
より制御部４′はホトカプラＰ１，Ｐ２及びＰ３
を制御して局線接続及びダイヤルパルスを送出す
る。
より制御部４′はホトカプラＰ１，Ｐ２及びＰ３
を制御して局線接続及びダイヤルパルスを送出す
る。
即ち、局線に接続するためホトカプラＰ２がオ
ンされると、従来例の説明と同じく、抵抗Ｒ２と
Ｒ３の分圧電圧がトランジスタＱ２のベース電圧
をハイレベルにしてダーリントン回路DCをオン
にし、抵抗Ｒ１でＡ線５、Ｂ線６を短絡して起呼
させ、局線への接続を行わせる。このときホトカ
プラＰ３もオンとなりコンデンサＣ及び切断部２
はＡ線５、Ｂ線６間に挿入される。
ンされると、従来例の説明と同じく、抵抗Ｒ２と
Ｒ３の分圧電圧がトランジスタＱ２のベース電圧
をハイレベルにしてダーリントン回路DCをオン
にし、抵抗Ｒ１でＡ線５、Ｂ線６を短絡して起呼
させ、局線への接続を行わせる。このときホトカ
プラＰ３もオンとなりコンデンサＣ及び切断部２
はＡ線５、Ｂ線６間に挿入される。
次いで、ダイヤル動作となるが、ホトカプラＰ
１のオン、オフとホトカプラＰ２のオフ、オンを
制御部４′がダイヤルパルス数だけ繰り返し、ダ
ーリントン回路DCのオフ、オン動作を行わせダ
イヤルパルスのブレーク、メークを生じさせる。
１のオン、オフとホトカプラＰ２のオフ、オンを
制御部４′がダイヤルパルス数だけ繰り返し、ダ
ーリントン回路DCのオフ、オン動作を行わせダ
イヤルパルスのブレーク、メークを生じさせる。
制御部４′は第３図に示す如く、ダイヤル中は
ホトカプラＰ３をオフとしてＢ線６からコンデン
サＣを切離すので、ホトカプラＰ１がオフ、ホト
カプラＰ２がオンとなつてトランジスタＱ２のベ
ース電圧をハイレベルにする際、コンデンサＣの
影響が無いので瞬時に該ベース電圧はハイレベル
になりダーリントン回路DCはオンとなるため、
ダイヤルパルスのメーク側電流波形は第５図に示
す如く矩形波となり、歪が無いので受信側の誤接
続が無く正しい接続がなされる。
ホトカプラＰ３をオフとしてＢ線６からコンデン
サＣを切離すので、ホトカプラＰ１がオフ、ホト
カプラＰ２がオンとなつてトランジスタＱ２のベ
ース電圧をハイレベルにする際、コンデンサＣの
影響が無いので瞬時に該ベース電圧はハイレベル
になりダーリントン回路DCはオンとなるため、
ダイヤルパルスのメーク側電流波形は第５図に示
す如く矩形波となり、歪が無いので受信側の誤接
続が無く正しい接続がなされる。
コンデンサＣの影響が無くなるため、ダイヤル
パルスの波形が正常な矩形波となり、受信側が正
しくダイヤルを計数でき、誤接続を起こさない効
果がある。
パルスの波形が正常な矩形波となり、受信側が正
しくダイヤルを計数でき、誤接続を起こさない効
果がある。
第１図は本発明のダイヤルパルス送出回路の原
理図、第２図は本発明の実施例のダイヤルパルス
送出回路図、第３図は実施例の制御タイムチヤー
トとダイヤル電流波形図、第４図は従来例のダイ
ヤルパルス送出回路図、第５図は従来例の制御タ
イムチヤートとダイヤル電流波形図である。 図において、１はダイヤルパルス送出部、２，
３は切断部、４，４′は制御部、５はＡ線、６は
Ｂ線、７は制御装置、１０は局線トランク、Ｑ
１，Ｑ２はトランジスタ、Ｐ１〜Ｐ３はホトカプ
ラ、Ｃはコンデンサ、Ｒ１〜Ｒ３は抵抗を示す。
理図、第２図は本発明の実施例のダイヤルパルス
送出回路図、第３図は実施例の制御タイムチヤー
トとダイヤル電流波形図、第４図は従来例のダイ
ヤルパルス送出回路図、第５図は従来例の制御タ
イムチヤートとダイヤル電流波形図である。 図において、１はダイヤルパルス送出部、２，
３は切断部、４，４′は制御部、５はＡ線、６は
Ｂ線、７は制御装置、１０は局線トランク、Ｑ
１，Ｑ２はトランジスタ、Ｐ１〜Ｐ３はホトカプ
ラ、Ｃはコンデンサ、Ｒ１〜Ｒ３は抵抗を示す。
Claims (1)
- 【特許請求の範囲】 １ 局線に接続するＡ線５とＢ線６との間に、交
流ハイインピーダンス回路のダイヤルパルス送出
回路を有する局線トランク１０において、 Ａ線５には第１のトランジスタＱ１のコレクタ
が接続され、エミツタは第１の抵抗Ｒ１を経由し
てＢ線６に接続され、第２のトランジスタＱ２と
第１のトランジスタＱ１とダーリントン回路を形
成し、第１のホトカプラＰ１は第２のトランジス
タＱ２のベースと第１のトランジスタＱ１のエミ
ツタ間に接続され、第２のトランジスタＱ２のベ
ースは第２の抵抗Ｒ２を経由してＢ線６に接続さ
れるダイヤルパルス送出部１と、 Ａ線５には第３の抵抗Ｒ３と第２のホトカプラ
Ｐ２とを直列に接続し、該第２のホトカプラＰ２
はダイヤルパルス送出部１の第２のトランジスタ
Ｑ２のベースに接続されると共にコンデンサＣの
一端に接続される第１の切断部２とを有し、 該コンデンサＣの他端とＢ線６との間に第３の
ホトカプラＰ３よりなる第２の切断部３を設け、 制御部４′からの制御情報により、該ダイヤル
パルス送出部１の第１のホトカプラＰ１をダイヤ
ルパルス送出時にオン、オフし、該第１の切断部
２の第２のホトカプラＰ２を局線接続時オンし、
ダイヤルパルス送出時にオフ、オンし、該第２の
切断部３の第３のホトカプラＰ３を局線接続時オ
ンし、ダイヤルパルス送出中はオフにすることを
特徴とするダイヤルパルス送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233486A JPS62202697A (ja) | 1986-02-04 | 1986-02-04 | ダイヤルパルス送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233486A JPS62202697A (ja) | 1986-02-04 | 1986-02-04 | ダイヤルパルス送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202697A JPS62202697A (ja) | 1987-09-07 |
| JPH058916B2 true JPH058916B2 (ja) | 1993-02-03 |
Family
ID=12079808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2233486A Granted JPS62202697A (ja) | 1986-02-04 | 1986-02-04 | ダイヤルパルス送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62202697A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101431073B1 (ko) * | 2007-02-05 | 2014-08-20 | 에이비비 오와이 | 전기 구동부를 제어하기 위한 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775373B2 (ja) * | 1988-07-28 | 1995-08-09 | 長野日本無線株式会社 | 信号装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048693A (ja) * | 1983-08-29 | 1985-03-16 | Toshiba Corp | 局線トランク回路 |
-
1986
- 1986-02-04 JP JP2233486A patent/JPS62202697A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101431073B1 (ko) * | 2007-02-05 | 2014-08-20 | 에이비비 오와이 | 전기 구동부를 제어하기 위한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62202697A (ja) | 1987-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3359433A (en) | Electronic telegraph relay | |
| JPS5830783B2 (ja) | デンワ ニ カンスル カイリヨウ | |
| JPH02504694A (ja) | 高速でターンオフするダーリントン増幅器 | |
| GB2039439A (en) | Electronic switching circuits | |
| JPH058916B2 (ja) | ||
| US4634814A (en) | Surge protected electronic switch for telephone voiceband circuits | |
| JPH02193440A (ja) | 伝送装置用回路装置 | |
| US3562561A (en) | Shunt-type negative impedance converter with both short and open circuit stability | |
| US3218395A (en) | Electronic signaling arrangement | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| JPS5853542B2 (ja) | 加入者回線用の電子電話回路 | |
| US4223186A (en) | Circuit arrangement for line-supplied subscriber stations having dial devices | |
| JPS6310628B2 (ja) | ||
| JPS6244608Y2 (ja) | ||
| US5157720A (en) | Dialler chip mode signal | |
| US5317634A (en) | Telephone subset arrangement | |
| US3506854A (en) | Driver circuit | |
| JPS63146594A (ja) | 電子化チヨ−ク回路 | |
| US2821571A (en) | Communication system | |
| US3821483A (en) | Telephone line loop extender | |
| JPH0414817B2 (ja) | ||
| JPH0221812Y2 (ja) | ||
| JPS5914953B2 (ja) | 継電器駆動回路 | |
| JPS5834839Y2 (ja) | ダイヤルインパルス検出回路 | |
| NO843505L (no) | Grensesnittanordning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |