JPH0590193A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590193A JPH0590193A JP24969891A JP24969891A JPH0590193A JP H0590193 A JPH0590193 A JP H0590193A JP 24969891 A JP24969891 A JP 24969891A JP 24969891 A JP24969891 A JP 24969891A JP H0590193 A JPH0590193 A JP H0590193A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- contact hole
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 シリコンを含有したアルミニウム合金配線を
形成する場合、コンタクトホールのシリコン基板上に起
こるシリコンのエピタキシャル成長を防止し、コンタク
ト抵抗の低減化と安定化を図ることを目的とする。 【構成】 シリコン基板（１１）上に形成されたＢＰＳ
Ｇ膜あるいはＰＳＧ膜等の絶縁膜（１３）をフォトレジ
ストをマスクとして選択的にエッチングしてコンタクト
ホール（１４）を形成し、前記コンタクトホール（１
４）の前記シリコン基板（１１）をＨＦ洗浄して自然酸
化膜等を予め除去した後に、ＳＣ１又はＳＣ２洗浄処理
を施して該シリコン基板（１１）の表面に薄いシリコン
酸化膜（１５）を形成し、その後該薄いシリコン酸化膜
（１５）上にシリコンを含有したアルミニウム合金配線
（１６）を形成する。
形成する場合、コンタクトホールのシリコン基板上に起
こるシリコンのエピタキシャル成長を防止し、コンタク
ト抵抗の低減化と安定化を図ることを目的とする。 【構成】 シリコン基板（１１）上に形成されたＢＰＳ
Ｇ膜あるいはＰＳＧ膜等の絶縁膜（１３）をフォトレジ
ストをマスクとして選択的にエッチングしてコンタクト
ホール（１４）を形成し、前記コンタクトホール（１
４）の前記シリコン基板（１１）をＨＦ洗浄して自然酸
化膜等を予め除去した後に、ＳＣ１又はＳＣ２洗浄処理
を施して該シリコン基板（１１）の表面に薄いシリコン
酸化膜（１５）を形成し、その後該薄いシリコン酸化膜
（１５）上にシリコンを含有したアルミニウム合金配線
（１６）を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコンを含有するアルミニウム合金配線
を施した半導体装置のコンタクトホールにおけるシリコ
ンのエピタキシャル成長を防止し、コンタクト抵抗の低
減化と安定化を図った半導体装置の製造方法に関する。
に関し、特にシリコンを含有するアルミニウム合金配線
を施した半導体装置のコンタクトホールにおけるシリコ
ンのエピタキシャル成長を防止し、コンタクト抵抗の低
減化と安定化を図った半導体装置の製造方法に関する。
【０００２】
【従来の技術】図２は従来の半導体装置の製造方法を示
す断面図である。まず、図２の（Ａ）に示すようにシリ
コン基板（１）の表面に不純物をドープして拡散層
（２）を形成し、その後該シリコン基板（１）上にＢＰ
ＳＧ膜あるいはＰＳＧ膜等の絶縁膜（３）をＣＶＤ法を
用いて形成し、しかる後にフォトレジストをマスクとし
て該絶縁膜（３）を選択的にエッチング除去してコンタ
クトホール（４）を形成する。
す断面図である。まず、図２の（Ａ）に示すようにシリ
コン基板（１）の表面に不純物をドープして拡散層
（２）を形成し、その後該シリコン基板（１）上にＢＰ
ＳＧ膜あるいはＰＳＧ膜等の絶縁膜（３）をＣＶＤ法を
用いて形成し、しかる後にフォトレジストをマスクとし
て該絶縁膜（３）を選択的にエッチング除去してコンタ
クトホール（４）を形成する。
【０００３】次いで図２の（Ｂ）に示すように、コンタ
クトホール（４）のシリコン基板（１）の表面をＨＦ洗
浄（純水で希釈した弗酸による洗浄）して、その表面に
付着した自然酸化膜等を除去し、その後シリコンを１〜
２％含有したアルミニウム合金配線（５）をスパッター
法等を用いて形成する。続いて、拡散層（３）とアルミ
ニウム合金配線（５）とのオーミック接触を得るために
４００℃〜４５０℃での熱処理が行なわれ、さらにこの
後にはアルミニウム合金配線（５）上にシリコン窒化膜
等の保護膜が形成され、該保護膜のアニール処理が行な
われる。これらの熱処理の際には、図２の（Ｃ）に示す
如く、アルミニウム合金配線（５）中に含有されていた
シリコンが該配線（５）中に析出するとともに、コンタ
クトホール（４）のシリコン基板（１）の表面にはシリ
コンのエピタキシャル成長が起こり、コンタクトホール
（４）の全面あるいは一部を覆う析出物となる。同図に
おいて、（６）がエピタキシャル成長層を示している。
クトホール（４）のシリコン基板（１）の表面をＨＦ洗
浄（純水で希釈した弗酸による洗浄）して、その表面に
付着した自然酸化膜等を除去し、その後シリコンを１〜
２％含有したアルミニウム合金配線（５）をスパッター
法等を用いて形成する。続いて、拡散層（３）とアルミ
ニウム合金配線（５）とのオーミック接触を得るために
４００℃〜４５０℃での熱処理が行なわれ、さらにこの
後にはアルミニウム合金配線（５）上にシリコン窒化膜
等の保護膜が形成され、該保護膜のアニール処理が行な
われる。これらの熱処理の際には、図２の（Ｃ）に示す
如く、アルミニウム合金配線（５）中に含有されていた
シリコンが該配線（５）中に析出するとともに、コンタ
クトホール（４）のシリコン基板（１）の表面にはシリ
コンのエピタキシャル成長が起こり、コンタクトホール
（４）の全面あるいは一部を覆う析出物となる。同図に
おいて、（６）がエピタキシャル成長層を示している。
【０００４】
【発明が解決しようとする課題】上述したように、従来
方法にあってはコンタクトホール（４）のシリコン基板
（１）をＨＦ洗浄して自然酸化膜等を除去して該基板
（１）の表面を露出させ、その上にシリコンを含有した
アルミニウム合金配線（５）を形成していたので、その
後の熱処理によってシリコンが析出し、コンタクトホー
ル（４）の拡散層（２）の表面はシリコンのエピタキシ
ャル成長層（６）で覆われることでコンタクト抵抗が増
大するという問題があった。
方法にあってはコンタクトホール（４）のシリコン基板
（１）をＨＦ洗浄して自然酸化膜等を除去して該基板
（１）の表面を露出させ、その上にシリコンを含有した
アルミニウム合金配線（５）を形成していたので、その
後の熱処理によってシリコンが析出し、コンタクトホー
ル（４）の拡散層（２）の表面はシリコンのエピタキシ
ャル成長層（６）で覆われることでコンタクト抵抗が増
大するという問題があった。
【０００５】本発明は、かかる従来の問題点に鑑みてな
されたものであり、コンタクトホール（４）におけるシ
リコンのエピタキシャル成長を防止し、コンタクト抵抗
の低減化と安定化を図った半導体装置の製造方法を提供
することを目的としている。
されたものであり、コンタクトホール（４）におけるシ
リコンのエピタキシャル成長を防止し、コンタクト抵抗
の低減化と安定化を図った半導体装置の製造方法を提供
することを目的としている。
【０００６】
【課題を解決するための手段】本発明は、シリコン基板
（１１）上に形成されたＢＰＳＧ膜あるいはＰＳＧ膜等
の絶縁膜（１３）をフォトレジストをマスクとして選択
的にエッチングしてコンタクトホール（１４）を形成
し、前記コンタクトホール（１４）の前記シリコン基板
（１１）をＨＦ洗浄して自然酸化膜等を予め除去した後
に、ＳＣ１又はＳＣ２洗浄処理を施して該シリコン基板
（１１）の表面に薄いシリコン酸化膜（１５）を形成
し、その後該薄いシリコン酸化膜（１５）上にシリコン
を含有したアルミニウム合金配線（１６）を形成するも
のである。
（１１）上に形成されたＢＰＳＧ膜あるいはＰＳＧ膜等
の絶縁膜（１３）をフォトレジストをマスクとして選択
的にエッチングしてコンタクトホール（１４）を形成
し、前記コンタクトホール（１４）の前記シリコン基板
（１１）をＨＦ洗浄して自然酸化膜等を予め除去した後
に、ＳＣ１又はＳＣ２洗浄処理を施して該シリコン基板
（１１）の表面に薄いシリコン酸化膜（１５）を形成
し、その後該薄いシリコン酸化膜（１５）上にシリコン
を含有したアルミニウム合金配線（１６）を形成するも
のである。
【０００７】
【作用】上述した手段によれば、シリコン基板（１１）
の表面は、ＳＣ１洗浄液、ＳＣ２洗浄液に含まれる過酸
化水素（Ｈ2Ｏ2）の酸化作用により形成された薄いシリ
コン酸化膜（１５）で覆われるので、シリコンのエピタ
キシャル成長が起こらないのである。
の表面は、ＳＣ１洗浄液、ＳＣ２洗浄液に含まれる過酸
化水素（Ｈ2Ｏ2）の酸化作用により形成された薄いシリ
コン酸化膜（１５）で覆われるので、シリコンのエピタ
キシャル成長が起こらないのである。
【０００８】さらに、ＳＣ１洗浄にあっては洗浄液に含
まれる水酸化アンモニウム（ＮＨ4ＯＨ）によるシリコ
ン表面のエッチング作用、またＳＣ２洗浄にあっては洗
浄液に含まれる塩化水素（ＨＣｌ）の重金属の除去作用
により、欠陥の少ない良質の薄い酸化膜（１５）を形成
することが可能となり、シリコンのエピタキシャル成長
を確実に防止することができるのである。
まれる水酸化アンモニウム（ＮＨ4ＯＨ）によるシリコ
ン表面のエッチング作用、またＳＣ２洗浄にあっては洗
浄液に含まれる塩化水素（ＨＣｌ）の重金属の除去作用
により、欠陥の少ない良質の薄い酸化膜（１５）を形成
することが可能となり、シリコンのエピタキシャル成長
を確実に防止することができるのである。
【０００９】
【実施例】次に本発明の実施例を図面を参照して説明す
る。図１は、本発明の半導体装置の製造方法を示す断面
図である。まず、図１の（Ａ）に示すように、常法の如
くシリコン基板（１１）の表面にリンやボロン等の不純
物をドープして拡散層（１２）を形成し、その後該シリ
コン基板（１１）上にＢＰＳＧ膜あるいはＰＳＧ膜等の
絶縁膜（１３）をＣＶＤ法を用いて形成し、しかる後に
フォトレジストをマスクとして該絶縁膜（１３）を選択
的にエッチング除去して前記拡散層（１２）上にコンタ
クトホール（１４）を形成する。
る。図１は、本発明の半導体装置の製造方法を示す断面
図である。まず、図１の（Ａ）に示すように、常法の如
くシリコン基板（１１）の表面にリンやボロン等の不純
物をドープして拡散層（１２）を形成し、その後該シリ
コン基板（１１）上にＢＰＳＧ膜あるいはＰＳＧ膜等の
絶縁膜（１３）をＣＶＤ法を用いて形成し、しかる後に
フォトレジストをマスクとして該絶縁膜（１３）を選択
的にエッチング除去して前記拡散層（１２）上にコンタ
クトホール（１４）を形成する。
【００１０】次いで、拡散層（１２）上に形成される自
然酸化膜あるいは絶縁膜（１３）のリフロー熱処理で付
着される酸化膜を除去するためにＨＦ洗浄を施す。しか
る後にＳＣ１洗浄処理（Ｈ2Ｏ2，ＮＨ4ＯＨ，Ｈ2Ｏの所
定混合比の混合液による洗浄処理）又はＳＣ２洗浄処理
（Ｈ2Ｏ2，ＨＣｌ，Ｈ2Ｏの所定混合比の混合液による
洗浄処理）を施し、図１の（Ｂ）に示すようにシリコン
基板（１１）の表面に１０オングストローム程度の薄い
シリコン酸化膜（１５）を形成する。かかる洗浄処理に
より薄いシリコン酸化膜（１５）が形成されるのは主と
して過酸化水素（Ｈ2Ｏ2）の酸化作用によるものであ
り、純水（Ｈ2Ｏ）の混合比によりその成長レートが制
御される。さらに、ＳＣ１洗浄にあっては水酸化アンモ
ニウム（ＮＨ4ＯＨ）の有するシリコンエッチ作用、Ｓ
Ｃ２洗浄にあっては塩化水素（ＨＣｌ）の有するＦｅ，
Ｃｕ等の重金属除去作用により、シリコン基板（１１）
の表面の浄化がなされるのであり、これにより良質の薄
いシリコン酸化膜が均一に形成されるのである。
然酸化膜あるいは絶縁膜（１３）のリフロー熱処理で付
着される酸化膜を除去するためにＨＦ洗浄を施す。しか
る後にＳＣ１洗浄処理（Ｈ2Ｏ2，ＮＨ4ＯＨ，Ｈ2Ｏの所
定混合比の混合液による洗浄処理）又はＳＣ２洗浄処理
（Ｈ2Ｏ2，ＨＣｌ，Ｈ2Ｏの所定混合比の混合液による
洗浄処理）を施し、図１の（Ｂ）に示すようにシリコン
基板（１１）の表面に１０オングストローム程度の薄い
シリコン酸化膜（１５）を形成する。かかる洗浄処理に
より薄いシリコン酸化膜（１５）が形成されるのは主と
して過酸化水素（Ｈ2Ｏ2）の酸化作用によるものであ
り、純水（Ｈ2Ｏ）の混合比によりその成長レートが制
御される。さらに、ＳＣ１洗浄にあっては水酸化アンモ
ニウム（ＮＨ4ＯＨ）の有するシリコンエッチ作用、Ｓ
Ｃ２洗浄にあっては塩化水素（ＨＣｌ）の有するＦｅ，
Ｃｕ等の重金属除去作用により、シリコン基板（１１）
の表面の浄化がなされるのであり、これにより良質の薄
いシリコン酸化膜が均一に形成されるのである。
【００１１】なお、薄い酸化膜（１５）を形成するには
他に、大気中放置あるいは温水に漬ける方法が考えられ
る。しかし、これらは膜厚の制御が難しいこと、また異
物による汚染のおそれがある等の欠点がある。この後
は、図１の（Ｃ）に示すようにシリコンを１〜２％含有
したアルミニウム合金配線（１６）をスパッター法等に
より形成する。ここで、コンタクトホールにおけるシリ
コン析出防止効果を高めるためにアルミニウム合金配線
（１６）下に１００オングストローム〜１０００オング
ストロームのポリシリコン層を設けてもよい。
他に、大気中放置あるいは温水に漬ける方法が考えられ
る。しかし、これらは膜厚の制御が難しいこと、また異
物による汚染のおそれがある等の欠点がある。この後
は、図１の（Ｃ）に示すようにシリコンを１〜２％含有
したアルミニウム合金配線（１６）をスパッター法等に
より形成する。ここで、コンタクトホールにおけるシリ
コン析出防止効果を高めるためにアルミニウム合金配線
（１６）下に１００オングストローム〜１０００オング
ストロームのポリシリコン層を設けてもよい。
【００１２】このように本発明によれば拡散層（１２）
とアルミニウム合金配線（１６）との間に、導通に実質
的に影響しない程度の薄いシリコン酸化膜（１５）を形
成しているので、その後の熱処理工程の際にも、コンタ
クトホール（１４）におけるシリコンのエピタキシャル
成長は防止され、コンタクト抵抗の低減化と安定化を図
ることができるのである。
とアルミニウム合金配線（１６）との間に、導通に実質
的に影響しない程度の薄いシリコン酸化膜（１５）を形
成しているので、その後の熱処理工程の際にも、コンタ
クトホール（１４）におけるシリコンのエピタキシャル
成長は防止され、コンタクト抵抗の低減化と安定化を図
ることができるのである。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
シリコン基板（１１）の表面は薄いシリコン酸化膜（１
５）で覆われるので、コンタクトホール（１４）におけ
るシリコンのエピタキシャル成長が防止され、コンタク
ト抵抗の低減化を図ることが可能となる。
シリコン基板（１１）の表面は薄いシリコン酸化膜（１
５）で覆われるので、コンタクトホール（１４）におけ
るシリコンのエピタキシャル成長が防止され、コンタク
ト抵抗の低減化を図ることが可能となる。
【００１４】さらに本発明によれば、欠陥等のない良質
な薄いシリコン酸化膜（１５）が形成されるので、かか
る欠陥部分からシリコンのエピタキシャル成長が起こる
おそれがなく、コンタクト抵抗の低減化とともにそのば
らつきを小さくする効果も有している。
な薄いシリコン酸化膜（１５）が形成されるので、かか
る欠陥部分からシリコンのエピタキシャル成長が起こる
おそれがなく、コンタクト抵抗の低減化とともにそのば
らつきを小さくする効果も有している。
【図１】本発明の実施例に係る半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図２】従来例に係る半導体装置の製造方法を示す断面
図である。
図である。
Claims (2)
- 【請求項１】 シリコン基板上に形成された絶縁膜を選
択的にエッチングしてコンタクトホールを形成する工程
と、 前記コンタクトホールの前記シリコン基板にＨＦ洗浄処
理及びＳＣ１洗浄処理を順次施して、該シリコン基板の
表面にシリコンのエピタキシャル成長を防止するための
薄いシリコン酸化膜を形成する工程と、該薄いシリコン
酸化膜上にシリコンを含有するアルミニウム合金配線を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 シリコン基板上に形成された絶縁膜を選
択的にエッチングしてコンタクトホールを形成する工程
と、 前記コンタクトホールの前記シリコン基板にＨＦ洗浄処
理及びＳＣ２洗浄処理を順次施して、該シリコン基板の
表面にシリコンのエピタキシャル成長を防止するための
薄いシリコン酸化膜を形成する工程と、該薄いシリコン
酸化膜上にシリコンを含有するアルミニウム合金配線を
形成する工程とを有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24969891A JPH0590193A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24969891A JPH0590193A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590193A true JPH0590193A (ja) | 1993-04-09 |
Family
ID=17196877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24969891A Pending JPH0590193A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590193A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034730A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
| WO2016017007A1 (ja) * | 2014-07-31 | 2016-02-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
| JPS62260320A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1991
- 1991-09-27 JP JP24969891A patent/JPH0590193A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
| JPS62260320A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034730A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
| WO2016017007A1 (ja) * | 2014-07-31 | 2016-02-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPWO2016017007A1 (ja) * | 2014-07-31 | 2017-04-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223081A (en) | Method for roughening a silicon or polysilicon surface for a semiconductor substrate | |
| US5712193A (en) | Method of treating metal nitride films to reduce silicon migration therein | |
| US20020142616A1 (en) | Method for improved fabrication of salicide structures | |
| JP2007184571A (ja) | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 | |
| JP3676185B2 (ja) | 半導体装置 | |
| EP0532314B1 (en) | A semiconductor device and a process for fabricating same | |
| US7153782B2 (en) | Effective solution and process to wet-etch metal-alloy films in semiconductor processing | |
| US5607543A (en) | Integrated circuit etching | |
| JP2874618B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JPH06104268A (ja) | ゲッタリング効果を持たせた半導体基板およびその製造方法 | |
| JPH0590193A (ja) | 半導体装置の製造方法 | |
| US6277743B1 (en) | Method of fabricating self-aligned silicide | |
| US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
| US6541391B2 (en) | Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates | |
| US4188245A (en) | Selective open tube aluminum diffusion | |
| JPH10125688A (ja) | 半導体装置の製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| US8152918B2 (en) | Methods for epitaxial silicon growth | |
| JP2978680B2 (ja) | 半導体装置の製造方法 | |
| JPH08191070A (ja) | 半導体装置の接続構造の形成方法 | |
| JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
| JP2522389B2 (ja) | 半導体装置の製造方法 | |
| JPH09129872A (ja) | 半導体素子の製造方法 | |
| JPH08250717A (ja) | 半導体装置の製造方法 | |
| JPH08279501A (ja) | 半導体素子の製造方法 |