JPH0621053A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621053A JPH0621053A JP17631692A JP17631692A JPH0621053A JP H0621053 A JPH0621053 A JP H0621053A JP 17631692 A JP17631692 A JP 17631692A JP 17631692 A JP17631692 A JP 17631692A JP H0621053 A JPH0621053 A JP H0621053A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- metal film
- tungsten
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクト孔内の高融点金属膜のエッチバック
による膜厚減を防ぐ。 【構成】コンタクト孔を含む表面に設けたタングステン
膜７を接着膜６をエッチングストッパとしてエッチバッ
クし、コンタクト孔内に埋込んだ後アルミニウム膜８を
堆積し、アルミニウム膜８及び接着膜６を順次エッチン
グして配線を形成する。
による膜厚減を防ぐ。 【構成】コンタクト孔を含む表面に設けたタングステン
膜７を接着膜６をエッチングストッパとしてエッチバッ
クし、コンタクト孔内に埋込んだ後アルミニウム膜８を
堆積し、アルミニウム膜８及び接着膜６を順次エッチン
グして配線を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、まず、
図２（ａ）に示すように、Ｐ型シリコン基板１の一主面
に選択的に設けたフィールド酸化膜２により区画した素
子形成領域上に設けたゲート電極３に整合してＮ型拡散
層４を形成し、ゲート電極３を含む表面に層間絶縁膜５
を形成し、コンタクト孔を形成する。次にコンタクト孔
を含む表面にチタン膜及び窒化チタン膜からなる接着膜
６及びタングステン膜７を順次堆積してＳＦ6 ガスによ
るドライエッチングでタングステン膜７をエッチバック
してコンタクト孔内に埋込んだ後、タングステン膜７を
マスクとしてＣｌ2 ガスによるドライエッチングで接着
膜６を除去する。
図２（ａ）に示すように、Ｐ型シリコン基板１の一主面
に選択的に設けたフィールド酸化膜２により区画した素
子形成領域上に設けたゲート電極３に整合してＮ型拡散
層４を形成し、ゲート電極３を含む表面に層間絶縁膜５
を形成し、コンタクト孔を形成する。次にコンタクト孔
を含む表面にチタン膜及び窒化チタン膜からなる接着膜
６及びタングステン膜７を順次堆積してＳＦ6 ガスによ
るドライエッチングでタングステン膜７をエッチバック
してコンタクト孔内に埋込んだ後、タングステン膜７を
マスクとしてＣｌ2 ガスによるドライエッチングで接着
膜６を除去する。
【０００３】次に、図２（ｂ）に示すように、チタン
膜，窒化チタン膜からなる接着膜１０をスパッタで堆積
した後アルミニウム膜８及び窒化チタン膜９を堆積して
パターニングし配線を形成していた。
膜，窒化チタン膜からなる接着膜１０をスパッタで堆積
した後アルミニウム膜８及び窒化チタン膜９を堆積して
パターニングし配線を形成していた。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、コンタクト孔を含む表面に設けた接着
膜とタングステン膜をエッチバックする際、まず、ＳＦ
6 等のガスを用いてタングステン膜をエッチバックして
コンタクト孔内にのみタングステン膜を残した後接着膜
をＣｌ2 ガスを用いてエッチバックしていたため、タン
グステン膜が、接着膜のエッチングでコンタクト孔内に
残すはずのタングステン膜が更にエッチングされ、コン
タクト不良を生じたり、平坦性が悪くなるという問題が
あった。
の製造方法では、コンタクト孔を含む表面に設けた接着
膜とタングステン膜をエッチバックする際、まず、ＳＦ
6 等のガスを用いてタングステン膜をエッチバックして
コンタクト孔内にのみタングステン膜を残した後接着膜
をＣｌ2 ガスを用いてエッチバックしていたため、タン
グステン膜が、接着膜のエッチングでコンタクト孔内に
残すはずのタングステン膜が更にエッチングされ、コン
タクト不良を生じたり、平坦性が悪くなるという問題が
あった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けた層間絶縁膜にコンタク
ト孔を形成する工程と、前記コンタクト孔を含む表面に
密着性を向上させる接着膜及び高融点金属膜を順次堆積
する工程と、前記接着膜をエッチングストッパとして前
記高融点金属膜をエッチバックし前記コンタクト孔内に
埋込む工程と、前記高融点金属膜を含む表面に金属膜を
堆積してパターニングし前記高融点金属膜と電気的に接
続する配線を形成する工程とを含んで構成される。
造方法は、半導体基板上に設けた層間絶縁膜にコンタク
ト孔を形成する工程と、前記コンタクト孔を含む表面に
密着性を向上させる接着膜及び高融点金属膜を順次堆積
する工程と、前記接着膜をエッチングストッパとして前
記高融点金属膜をエッチバックし前記コンタクト孔内に
埋込む工程と、前記高融点金属膜を含む表面に金属膜を
堆積してパターニングし前記高融点金属膜と電気的に接
続する配線を形成する工程とを含んで構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１（ａ）〜（ｃ）は本発明の一実施例の
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
【０００８】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１の一主面に選択的に形成したフィールド酸化
膜２により素子形成領域を区画し、この素子形成領域上
に設けたゲート電極３に整合してＮ型拡散層４を形成す
る。次に、ゲート電極３を含む表面に層間絶縁膜５を堆
積して選択的に異方性エッチングし、コンタクト孔を形
成し、Ｎ型拡散層４の表面を露出させる。次に、コンタ
クト孔を含む層間絶縁膜５の表面にスパッタ法で厚さ１
０〜２００ｎｍのチタン膜及び厚さ１０〜２００ｎｍの
窒化チタン膜を順次堆積して接着膜６を形成し、接着膜
６の表面にＣＶＤ法でタングステン膜７を０．１〜１μ
ｍの厚さに堆積する。
コン基板１の一主面に選択的に形成したフィールド酸化
膜２により素子形成領域を区画し、この素子形成領域上
に設けたゲート電極３に整合してＮ型拡散層４を形成す
る。次に、ゲート電極３を含む表面に層間絶縁膜５を堆
積して選択的に異方性エッチングし、コンタクト孔を形
成し、Ｎ型拡散層４の表面を露出させる。次に、コンタ
クト孔を含む層間絶縁膜５の表面にスパッタ法で厚さ１
０〜２００ｎｍのチタン膜及び厚さ１０〜２００ｎｍの
窒化チタン膜を順次堆積して接着膜６を形成し、接着膜
６の表面にＣＶＤ法でタングステン膜７を０．１〜１μ
ｍの厚さに堆積する。
【０００９】次に、図１（ｂ）に示すように、ＳＦ6 系
ガスを用いた異方性ドライエッチングにより接着膜６の
表面がちょうど露出するまでタングステン膜７をエッチ
バックしてコンタクト孔内にタングステン膜７を埋込
む。ここで、タングステン膜７のエッチングレート３０
０〜８００ｎｍ／ｍｉｎに対して接着膜６のエッチング
レートは０．１ｎｍ／ｍｉｎ未満であり、接着膜６は殆
んどエッチングされない。
ガスを用いた異方性ドライエッチングにより接着膜６の
表面がちょうど露出するまでタングステン膜７をエッチ
バックしてコンタクト孔内にタングステン膜７を埋込
む。ここで、タングステン膜７のエッチングレート３０
０〜８００ｎｍ／ｍｉｎに対して接着膜６のエッチング
レートは０．１ｎｍ／ｍｉｎ未満であり、接着膜６は殆
んどエッチングされない。
【００１０】次に、図１（ｃ）に示すように、埋込まれ
たタングステン膜６を含む表面にアルミニウム膜８をス
パッタ法により堆積し、目合わせ露光の反射防止膜とし
て窒化チタン膜９をスパッタ法により５０〜２００ｎｍ
の厚さに堆積し、窒化チタン膜９，アルミニウム膜８及
び接着膜６を選択的に順次エッチングしてタングステン
膜６を介してＮ型拡散層４と電気的に接続する電極配線
を形成する。
たタングステン膜６を含む表面にアルミニウム膜８をス
パッタ法により堆積し、目合わせ露光の反射防止膜とし
て窒化チタン膜９をスパッタ法により５０〜２００ｎｍ
の厚さに堆積し、窒化チタン膜９，アルミニウム膜８及
び接着膜６を選択的に順次エッチングしてタングステン
膜６を介してＮ型拡散層４と電気的に接続する電極配線
を形成する。
【００１１】なお、接着膜６として厚さ１５０ｎｍ程度
のＴｉＷ膜を使用してもよく、タングステン膜７との異
常反応がおこり難い利点がある。
のＴｉＷ膜を使用してもよく、タングステン膜７との異
常反応がおこり難い利点がある。
【００１２】
【発明の効果】以上説明したように本発明は、コンタク
ト孔内に埋込むタングステン膜を形成するための、エッ
チバックにおいて、接着膜をエッチバックせず、タング
ステン膜のみをエッチバックすることにより、コンタク
ト孔内部のタングステン膜の減少をおさえることがで
き、アルミニウム膜とのコンタクト不良を防止し、配線
の平坦性を向上させることができるという効果を有す
る。
ト孔内に埋込むタングステン膜を形成するための、エッ
チバックにおいて、接着膜をエッチバックせず、タング
ステン膜のみをエッチバックすることにより、コンタク
ト孔内部のタングステン膜の減少をおさえることがで
き、アルミニウム膜とのコンタクト不良を防止し、配線
の平坦性を向上させることができるという効果を有す
る。
【図１】本発明の一実施例の説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
１ Ｐ型シリコン基板 ２ フィールド酸化膜 ３ ゲート電極 ４ Ｎ型拡散層 ５ 層間絶縁膜 ６，１０ 接着膜 ７ タングステン膜 ８ アルミニウム膜 ９ 窒化チタン膜
Claims (1)
- 【請求項１】 半導体基板上に設けた層間絶縁膜にコン
タクト孔を形成する工程と、前記コンタクト孔を含む表
面に密着性を向上させる接着膜及び高融点金属膜を順次
堆積する工程と、前記接着膜をエッチングストッパとし
て前記高融点金属膜をエッチバックし前記コンタクト孔
内に埋込む工程と、前記高融点金属膜を含む表面に金属
膜を堆積してパターニングし前記高融点金属膜と電気的
に接続する配線を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17631692A JPH0621053A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17631692A JPH0621053A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621053A true JPH0621053A (ja) | 1994-01-28 |
Family
ID=16011457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17631692A Pending JPH0621053A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358311A (ja) * | 2000-06-12 | 2001-12-26 | Nec Corp | 半導体装置およびその製造方法 |
| KR20130000206A (ko) * | 2011-06-22 | 2013-01-02 | 삼성전자주식회사 | 식각 정지 절연막을 이용한 반도체 장치의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152550A (ja) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1992
- 1992-07-03 JP JP17631692A patent/JPH0621053A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152550A (ja) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358311A (ja) * | 2000-06-12 | 2001-12-26 | Nec Corp | 半導体装置およびその製造方法 |
| KR20130000206A (ko) * | 2011-06-22 | 2013-01-02 | 삼성전자주식회사 | 식각 정지 절연막을 이용한 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642482B2 (ja) | 半導体装置の製造方法 | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| JPH0418701B2 (ja) | ||
| JP3308556B2 (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62130543A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| KR100236093B1 (ko) | 반도체 소자의 금속 배선 구조 및 그의 제조 방법 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980428 |