JPH0529332A - ヘテロ接合バイポーラトランジスタとその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタとその製造方法Info
- Publication number
- JPH0529332A JPH0529332A JP3180911A JP18091191A JPH0529332A JP H0529332 A JPH0529332 A JP H0529332A JP 3180911 A JP3180911 A JP 3180911A JP 18091191 A JP18091191 A JP 18091191A JP H0529332 A JPH0529332 A JP H0529332A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- heterojunction bipolar
- region
- base region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 239000011819 refractory material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 高速、高利得のヘテロ接合バイポーラトラン
ジスタを提供する。 【構成】 ベース層をＳｉ横方向エピタキシャル成長に
よって形成し、該層によりコレクター領域と外部ベース
領域を分離する。
ジスタを提供する。 【構成】 ベース層をＳｉ横方向エピタキシャル成長に
よって形成し、該層によりコレクター領域と外部ベース
領域を分離する。
Description
【０００１】
【産業上の利用分野】本発明は、高速動作を目的とした
ヘテロ接合バイポーラトランジスタと、その製造方法に
関する。
ヘテロ接合バイポーラトランジスタと、その製造方法に
関する。
【０００２】
【従来の技術】一般に、ヘテロ接合バイポーラトランジ
スタ（以下、ＨＢＴ）は、エミッタ領域の禁制帯幅をベ
ース領域の禁制帯幅よりも大きくとることにより、ベー
スからエミッタへキャリアの注入を阻止すると同時に、
ベースのドーピング濃度を高くしてベース抵抗を低減で
きるため、トランジスタの増幅率と動作速度を増大させ
ることができる利点があり、この為近年ＨＢＴの開発が
盛んになってきた。
スタ（以下、ＨＢＴ）は、エミッタ領域の禁制帯幅をベ
ース領域の禁制帯幅よりも大きくとることにより、ベー
スからエミッタへキャリアの注入を阻止すると同時に、
ベースのドーピング濃度を高くしてベース抵抗を低減で
きるため、トランジスタの増幅率と動作速度を増大させ
ることができる利点があり、この為近年ＨＢＴの開発が
盛んになってきた。
【０００３】
【発明が解決しようとする課題】しかし、従来のＨＢＴ
は高速動作をさせる為に素子の寸法を縮小していくと、
高濃度の外部ベース領域にコレクター領域から電流が流
れて利得が低下してしまう欠点があった。
は高速動作をさせる為に素子の寸法を縮小していくと、
高濃度の外部ベース領域にコレクター領域から電流が流
れて利得が低下してしまう欠点があった。
【０００４】本発明は、上記従来例の欠点を解消した、
高速、高利得のヘテロ接合バイポーラトランジスタを提
供することを目的とする。
高速、高利得のヘテロ接合バイポーラトランジスタを提
供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明にかかるヘテロ接合バイポーラトランジスタ
は、コレクター領域から外部ベース領域への電流をなく
す為に、ベース層をＳｉ横方向エピタキシャル成長によ
って形成してコレクター領域と外部ベース領域を分離す
るようにしたものである。したがって、上記の如き構成
で高融点材料によってコレクターと外部ベースを分離す
ることにより、コレクター領域から外部ベース領域へ電
流が流れず、高利得のＨＢＴが得られるようになり、ま
た、これによりベースの抵抗を下げることが出来、更に
高速動作させることが出来る利点を有するものである。
に、本発明にかかるヘテロ接合バイポーラトランジスタ
は、コレクター領域から外部ベース領域への電流をなく
す為に、ベース層をＳｉ横方向エピタキシャル成長によ
って形成してコレクター領域と外部ベース領域を分離す
るようにしたものである。したがって、上記の如き構成
で高融点材料によってコレクターと外部ベースを分離す
ることにより、コレクター領域から外部ベース領域へ電
流が流れず、高利得のＨＢＴが得られるようになり、ま
た、これによりベースの抵抗を下げることが出来、更に
高速動作させることが出来る利点を有するものである。
【０００６】上記の如き構成を持つヘテロ接合バイポー
ラトランジスタは、その製造方法として、Ｓｉ基板上に
高融点材料をパターニングする工程と、気相法によりＳ
ｉを横方向成長させる工程と、成長させたＳｉ上にＳｉ
よりもバンドギャップの広い半導体を成長させる工程と
から製造することができるものである。
ラトランジスタは、その製造方法として、Ｓｉ基板上に
高融点材料をパターニングする工程と、気相法によりＳ
ｉを横方向成長させる工程と、成長させたＳｉ上にＳｉ
よりもバンドギャップの広い半導体を成長させる工程と
から製造することができるものである。
【０００７】
【作用】上記の如き構成よりなるヘテロ接合バイポーラ
トランジスタは、高融点材料によってコレクターと外部
ベースが分離されているので、コレクター領域から外部
ベース領域へ電流が流れず高利得のＨＢＴが得られ、ま
た、ベースの抵抗を下げることが出来て高速動作させる
ことが出来るものである。
トランジスタは、高融点材料によってコレクターと外部
ベースが分離されているので、コレクター領域から外部
ベース領域へ電流が流れず高利得のＨＢＴが得られ、ま
た、ベースの抵抗を下げることが出来て高速動作させる
ことが出来るものである。
【０００８】
【実施例】以下、本発明にかかるヘテロ接合バイポーラ
トランジスタの製造工程を図１に示す。実施例について
説明する。
トランジスタの製造工程を図１に示す。実施例について
説明する。
【０００９】１）まず、図１（１）に示す如く、Ｎ型Ｓ
i基板１の上面（１,１,１）に酸素雰囲気で９００℃、
１０分間の熱酸化を行って高融点材料の一種であるＳｉ
Ｏ２膜２を得る。それを、図１（２）に示す如く、弗化
水素にてエッチングを行ってＳｉＯ２膜２を所定形状に
パターニングする。
i基板１の上面（１,１,１）に酸素雰囲気で９００℃、
１０分間の熱酸化を行って高融点材料の一種であるＳｉ
Ｏ２膜２を得る。それを、図１（２）に示す如く、弗化
水素にてエッチングを行ってＳｉＯ２膜２を所定形状に
パターニングする。
【００１０】２）次に、気相成長法にてＳｉ３をＳｉＯ
２膜２上にまたがって基板１の横方向にエピタキシャル
成長させる。気相成長法は、基板温度１０００℃で、反
応ガスにＳｉＨ４、キャリアガスにＨ２、Ｐ型不純物ガ
スに例えばＢ２Ｈ６を用いる。成長形成したＳｉ３は、
エピタキシャルＰ型Ｓｉで、図１（３）に示す如く基板
１と大略平行に成長して基板１とＳｉＯ２膜２の上面を
被覆した状態で横方向に成長している。
２膜２上にまたがって基板１の横方向にエピタキシャル
成長させる。気相成長法は、基板温度１０００℃で、反
応ガスにＳｉＨ４、キャリアガスにＨ２、Ｐ型不純物ガ
スに例えばＢ２Ｈ６を用いる。成長形成したＳｉ３は、
エピタキシャルＰ型Ｓｉで、図１（３）に示す如く基板
１と大略平行に成長して基板１とＳｉＯ２膜２の上面を
被覆した状態で横方向に成長している。
【００１１】３）この後、レジスト４塗布後所定のパタ
ーニングをし、図１（４）に示す如く、Ｐ型元素例えば
ボロンを用いたイオンインプランテーションを行い高濃
度の外部ベース領域８をＳｉＯ２膜２上のエピタキシャ
ルＰ型Ｓｉ層３に形成する。イオンインプランテーショ
ンの条件は、ボロン（Ｂ＋）のエネルギー３０ｋｅｖ
で、ドーズ量１×１０１５ｃｍ−２でボロン高濃度の外
部ベース領域８を形成する。
ーニングをし、図１（４）に示す如く、Ｐ型元素例えば
ボロンを用いたイオンインプランテーションを行い高濃
度の外部ベース領域８をＳｉＯ２膜２上のエピタキシャ
ルＰ型Ｓｉ層３に形成する。イオンインプランテーショ
ンの条件は、ボロン（Ｂ＋）のエネルギー３０ｋｅｖ
で、ドーズ量１×１０１５ｃｍ−２でボロン高濃度の外
部ベース領域８を形成する。
【００１２】４）つづいて、レジスト４を除去し、図１
（５）に示す如く、気相成長法にてＳｉＯ５２を全面に
堆積させ、エミッタ領域６を形成するように上記Ｓｉ３
の上部に位置する領域を弗化水素にてエッチングを行い
開孔部を形成する。
（５）に示す如く、気相成長法にてＳｉＯ５２を全面に
堆積させ、エミッタ領域６を形成するように上記Ｓｉ３
の上部に位置する領域を弗化水素にてエッチングを行い
開孔部を形成する。
【００１３】５）さらに、図１（６）に示す如く、気相
成長法によりＮ型β−ＳｉＣ６を上記Ｓｉ３の開孔部か
ら露出している部分に成長させてのちに、弗化水素にて
エッチングを行い、ＳｉＯ２層上に堆積された多結晶Ｓ
ｉＣ膜を除去する。
成長法によりＮ型β−ＳｉＣ６を上記Ｓｉ３の開孔部か
ら露出している部分に成長させてのちに、弗化水素にて
エッチングを行い、ＳｉＯ２層上に堆積された多結晶Ｓ
ｉＣ膜を除去する。
【００１４】６）その後、外部ベース領域８と電極の接
触部を弗化水素にて除去し、それらの上部にＡｌ層９を
蒸着してエミッタ電極９１とベース電極９２を形成す
る。
触部を弗化水素にて除去し、それらの上部にＡｌ層９を
蒸着してエミッタ電極９１とベース電極９２を形成す
る。
【００１５】７）最後に基板１の裏面に例えばＡｕＳｂ
を蒸着してコレクター電極１０を形成して、図１（７）
に示す如き、ヘテロ接合のバイポーラトランジスタを得
ることができる。このようにして得たヘテロ接合のバイ
ポーラトランジスタは、上記の如くベース領域をＳｉ横
方向エピタキシャル成長によって形成し、このベース領
域によってコレクター領域と外部ベース領域が分離され
ているものである。
を蒸着してコレクター電極１０を形成して、図１（７）
に示す如き、ヘテロ接合のバイポーラトランジスタを得
ることができる。このようにして得たヘテロ接合のバイ
ポーラトランジスタは、上記の如くベース領域をＳｉ横
方向エピタキシャル成長によって形成し、このベース領
域によってコレクター領域と外部ベース領域が分離され
ているものである。
【００１６】本発明は、上記実施例に詳記した如く、Ｓ
ｉ基板上に高融点材料をパターニングする工程と、気相
法によりＳｉを横方向成長させる工程と、成長させたＳ
ｉ上にＳｉよりもバンドギャップの広い半導体を成長さ
せる工程を経て、ヘテロ接合バイポーラトランジスタを
製造し、得たヘテロ接合バイポーラトランジスタが、ベ
ース層をＳｉ横方向エピタキシャル成長によって形成
し、コレクター領域と外部ベース領域を分離して高融点
材料によってコレクター領域と外部ベース領域を分離し
ているために、コレクター領域から外部ベース領域へ電
流が流れず高利得のＨＢＴが得られ、また、ベースの抵
抗を下げることが出来て、更に高速動作させることが出
来るものである。
ｉ基板上に高融点材料をパターニングする工程と、気相
法によりＳｉを横方向成長させる工程と、成長させたＳ
ｉ上にＳｉよりもバンドギャップの広い半導体を成長さ
せる工程を経て、ヘテロ接合バイポーラトランジスタを
製造し、得たヘテロ接合バイポーラトランジスタが、ベ
ース層をＳｉ横方向エピタキシャル成長によって形成
し、コレクター領域と外部ベース領域を分離して高融点
材料によってコレクター領域と外部ベース領域を分離し
ているために、コレクター領域から外部ベース領域へ電
流が流れず高利得のＨＢＴが得られ、また、ベースの抵
抗を下げることが出来て、更に高速動作させることが出
来るものである。
【００１７】
【発明の効果】したがって、本発明は初期の目的の通り
に高速性をより向上させたヘテロ接合トランジスタを得
ることができるものである。
に高速性をより向上させたヘテロ接合トランジスタを得
ることができるものである。
【図１】 本発明のヘテロ接合バイポーラトランジスタ
の製造工程を示す説明図である。
の製造工程を示す説明図である。
１ Ｎ型Ｓｉ基板（１，１，１）（コレクター領域）
２ ＳｉＯ２
３ エピタキシャルＰ型Ｓｉ（ベース領域）
４ レジスト
５ ＣＶＤ ＳｉＯ２
６ Ｎ型β−ＳｉＣ（エミッタ領域）
７ ＣＶＤ ＳｉＯ２
８ 高濃度エピタキシャルＰ型Ｓｉ（外部ベース領
域） ９ 電極 １０ コレクター電極
域） ９ 電極 １０ コレクター電極
Claims (2)
- 【請求項１】 コレクター領域と外部ベース領域を分離
してなることを特徴とするヘテロ接合バイポーラトラン
ジスタ。 - 【請求項２】 Ｓｉ基板上に高融点材料をパターニング
する工程と、気相法によりＳｉを横方向成長させる工程
と、成長させたＳｉ上にＳｉよりもバンドギャップの広
い半導体を成長させる工程とを備えてなることを特徴と
するヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180911A JPH0529332A (ja) | 1991-07-22 | 1991-07-22 | ヘテロ接合バイポーラトランジスタとその製造方法 |
| US08/320,419 US5473172A (en) | 1991-07-22 | 1994-10-05 | Hetero junction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180911A JPH0529332A (ja) | 1991-07-22 | 1991-07-22 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529332A true JPH0529332A (ja) | 1993-02-05 |
Family
ID=16091451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180911A Pending JPH0529332A (ja) | 1991-07-22 | 1991-07-22 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5473172A (ja) |
| JP (1) | JPH0529332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610143B2 (en) * | 2001-01-16 | 2003-08-26 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| US9647099B2 (en) * | 2015-04-13 | 2017-05-09 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having an epitaxially grown base |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355848A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59203799A (ja) * | 1983-04-28 | 1984-11-17 | Sharp Corp | 炭化珪素単結晶基板の製造方法 |
| DE3683183D1 (de) * | 1985-04-10 | 1992-02-13 | Fujitsu Ltd | Verfahren zum herstellen eines selbtsausrichtenden bipolartransistors. |
| JP2590842B2 (ja) * | 1986-10-29 | 1997-03-12 | ソニー株式会社 | ヘテロ接合型バイポーラトランジスタ |
| JP2569058B2 (ja) * | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| JP2860138B2 (ja) * | 1989-03-29 | 1999-02-24 | キヤノン株式会社 | 半導体装置およびこれを用いた光電変換装置 |
-
1991
- 1991-07-22 JP JP3180911A patent/JPH0529332A/ja active Pending
-
1994
- 1994-10-05 US US08/320,419 patent/US5473172A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355848A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610143B2 (en) * | 2001-01-16 | 2003-08-26 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| US5473172A (en) | 1995-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4060580B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0590285A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0529332A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2625879B2 (ja) | 半導体装置 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP2530169B2 (ja) | 半導体装置の製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JPH0249432A (ja) | ヘテロバイポーラトランジスタ | |
| JPH0964054A (ja) | バイポーラトランジスタの作製方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPH02152239A (ja) | 半導体装置の製造方法 | |
| JP2000058555A (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JPH0620075B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0697188A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| WO2004077570A1 (ja) | バイポーラトランジスタおよび集積回路装置 |